JPS5992499A - ダイナミック・ランダム・アクセス・メモリの製造方法 - Google Patents
ダイナミック・ランダム・アクセス・メモリの製造方法Info
- Publication number
- JPS5992499A JPS5992499A JP58171424A JP17142483A JPS5992499A JP S5992499 A JPS5992499 A JP S5992499A JP 58171424 A JP58171424 A JP 58171424A JP 17142483 A JP17142483 A JP 17142483A JP S5992499 A JPS5992499 A JP S5992499A
- Authority
- JP
- Japan
- Prior art keywords
- access memory
- random access
- memory
- operating voltage
- test
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/50—Marginal testing, e.g. race, voltage or current testing
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/48—Arrangements in static stores specially adapted for testing by means external to the store, e.g. using direct memory access [DMA] or using auxiliary access paths
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
Landscapes
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Tests Of Electronic Circuits (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Semiconductor Memories (AREA)
- Dram (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の背景〕
本発明は半導体集積回路の製造およびテストに関するも
のである。さらに詳細にいえば、本発明はランダム・ア
クセス・メモリの製造およびテストに関するものである
。
のである。さらに詳細にいえば、本発明はランダム・ア
クセス・メモリの製造およびテストに関するものである
。
実際の作動する際の集積回路の不良率を下げるためには
、電子機器の作動に回路を使用する前に、各回路に通電
テストを施すことが7甘しい。通電テストを行なう最も
簡単な方法は、テスト回路内のそれぞれの回路の予定定
格の電源に、集積回路を接続し、同時に、たとえは、所
定のテスト・データのメモリへの出し入れを行なうこと
である。
、電子機器の作動に回路を使用する前に、各回路に通電
テストを施すことが7甘しい。通電テストを行なう最も
簡単な方法は、テスト回路内のそれぞれの回路の予定定
格の電源に、集積回路を接続し、同時に、たとえは、所
定のテスト・データのメモリへの出し入れを行なうこと
である。
し力・しながら、適当な通電時間内、たとえば1時間U
内に現われる潜在的な不良が比較的小さな割合でしかな
いため、このような通電テストは効率のよくないもので
ある。
内に現われる潜在的な不良が比較的小さな割合でしかな
いため、このような通電テストは効率のよくないもので
ある。
通電テストを早くするため、テストを高温で行なうこと
が公知となっている。このことは適当な長さのテスト中
に現われる不良数を、増加させるものである。しかしな
がら、デバイスの温度には限界が=1、その限界を越え
ると回復不能な損害がデバイスに生じる。
が公知となっている。このことは適当な長さのテスト中
に現われる不良数を、増加させるものである。しかしな
がら、デバイスの温度には限界が=1、その限界を越え
ると回復不能な損害がデバイスに生じる。
通電テスト中に発見できる不良デバイスの数を増加させ
る池の公知技術は、回路に印加される動作電圧を上げる
ことである。゛電圧ストレスと呼ばれるこの技術は、イ
ンテル・コーポレーション信頼性レポートRR−7,1
975年9月(IntelCorporat、ion
Re1iability Report RR−7、S
eptember 1975 )に記載されている。
る池の公知技術は、回路に印加される動作電圧を上げる
ことである。゛電圧ストレスと呼ばれるこの技術は、イ
ンテル・コーポレーション信頼性レポートRR−7,1
975年9月(IntelCorporat、ion
Re1iability Report RR−7、S
eptember 1975 )に記載されている。
添付図面第3図のグラフに示すように、通電テストにお
ケルランダム・アクセス・メモリのバッチの不良率は、
印加電圧を増加させることによって、急激に増加する。
ケルランダム・アクセス・メモリのバッチの不良率は、
印加電圧を増加させることによって、急激に増加する。
たとえば、印加動作電圧を正規の動作電圧のに1倍ない
し2倍まで上げれば、通電テ スト 動作電圧を上げるという上記の公知方法を、多くのタイ
プのデバイスに使用できるが、ランダム・アクセス・メ
モリのセル・サイズが小さくなると、動作電圧を上げる
ことによって、「良品」のデバイスが通電テスト中に破
壊されやすくなる。
し2倍まで上げれば、通電テ スト 動作電圧を上げるという上記の公知方法を、多くのタイ
プのデバイスに使用できるが、ランダム・アクセス・メ
モリのセル・サイズが小さくなると、動作電圧を上げる
ことによって、「良品」のデバイスが通電テスト中に破
壊されやすくなる。
たとえば、4ミクロンのフォトリングラフィを用いた4
にダイナミック・ランダム・アクセス・メモリでは、デ
バイスに損傷を与えることなく、正規V レベルの1
丁倍ないし2倍の範囲のV。0D 動作電圧を印加することができる。しかしながら、2ミ
クロンのフォトリングラフィを利用しだ64にメモリの
場合、正規レベルの1T倍以上にVI)Dを上げること
により、正常なデバイスの多くが、損傷を受けてしまう
。この理由は、メモリに使用されるトランジスタ・デバ
イスのサイズが小さくなると、デバイスの維持電圧が低
下し、この電圧を越えると接合の損傷、つまりドレイン
からゲートへの酸化物の短絡が生じるからである。
にダイナミック・ランダム・アクセス・メモリでは、デ
バイスに損傷を与えることなく、正規V レベルの1
丁倍ないし2倍の範囲のV。0D 動作電圧を印加することができる。しかしながら、2ミ
クロンのフォトリングラフィを利用しだ64にメモリの
場合、正規レベルの1T倍以上にVI)Dを上げること
により、正常なデバイスの多くが、損傷を受けてしまう
。この理由は、メモリに使用されるトランジスタ・デバ
イスのサイズが小さくなると、デバイスの維持電圧が低
下し、この電圧を越えると接合の損傷、つまりドレイン
からゲートへの酸化物の短絡が生じるからである。
それゆえ、本発明の目的は、比e的短時間で通電テスト
を行なうことができ、同時に通電テスト中に不良デバイ
スの大部分を検出することのできる、ダイナミック・ラ
ンダム・アクセス・メモリを提供することでらる。
を行なうことができ、同時に通電テスト中に不良デバイ
スの大部分を検出することのできる、ダイナミック・ラ
ンダム・アクセス・メモリを提供することでらる。
本発明の他の目的は、通電テスト中にメモリのトランジ
スタ・デバイスに損傷を与えることなく、高い電圧を維
持できる小さなセル・サイズを有する、ランダム・アク
セス・メモリを提供することである。
スタ・デバイスに損傷を与えることなく、高い電圧を維
持できる小さなセル・サイズを有する、ランダム・アク
セス・メモリを提供することである。
さらに、本発明の目的は、正常なデバイスを損傷するこ
となく、適当なテスト時間内で不良デバイスの大部分を
検出できる、小さなセル・サイズを有するランダム・ア
クセス・メモリ用の通電テスト方法を提供することでる
る。
となく、適当なテスト時間内で不良デバイスの大部分を
検出できる、小さなセル・サイズを有するランダム・ア
クセス・メモリ用の通電テスト方法を提供することでる
る。
本発明の上記および池の目的は、メモリの周辺(制御)
回路用、ならびに蓄積・くラド・アl/イ用の別々のv
DD(−次動作電圧)端子・ぐラドを、メモリ・チップ
上に有するランダム・アクセス・メモリによって、達成
される。通電テスト中に正規の、あるいは若干高い直の
VDDが周辺回路用vDD端子パッドに印加され、一方
正規の■DDレベルの1j−ないし2倍以上の動作電圧
が記憶・くラド・アレイV 端子パッドに印加される
。こD の場合、ダイナミック・ランダム・アクセス・メモリの
不良のほとんどが、蓄積ノくラド・アレイ内の電極の短
絡によって生じるものであるだめ、不良デバイスの大部
分を通電テスト中に、比戦的短時間で発見することがで
きる。通電テストの完了時に、2つの■ 端子パッド
は相互に接続され、D チップはパッケージに収められる。
回路用、ならびに蓄積・くラド・アl/イ用の別々のv
DD(−次動作電圧)端子・ぐラドを、メモリ・チップ
上に有するランダム・アクセス・メモリによって、達成
される。通電テスト中に正規の、あるいは若干高い直の
VDDが周辺回路用vDD端子パッドに印加され、一方
正規の■DDレベルの1j−ないし2倍以上の動作電圧
が記憶・くラド・アレイV 端子パッドに印加される
。こD の場合、ダイナミック・ランダム・アクセス・メモリの
不良のほとんどが、蓄積ノくラド・アレイ内の電極の短
絡によって生じるものであるだめ、不良デバイスの大部
分を通電テスト中に、比戦的短時間で発見することがで
きる。通電テストの完了時に、2つの■ 端子パッド
は相互に接続され、D チップはパッケージに収められる。
さらに、本発明は正規の動作電圧をメモリの周辺回路に
印加し、同時に正規の動作電圧の1丁力いし2倍以上と
いう高い動作電圧を蓄積ノくラド・アレイに印加する工
程を含む、ランダム・アクセス・メモリの通電テスト方
法を提供するものである。不尽デバイスを除去した後、
2つのvDDパッドはパッケージ作業前または作業中に
、相互に接続される。その除、回路は正常なランダム・
アクセス・メモリ回路として作動する。
印加し、同時に正規の動作電圧の1丁力いし2倍以上と
いう高い動作電圧を蓄積ノくラド・アレイに印加する工
程を含む、ランダム・アクセス・メモリの通電テスト方
法を提供するものである。不尽デバイスを除去した後、
2つのvDDパッドはパッケージ作業前または作業中に
、相互に接続される。その除、回路は正常なランダム・
アクセス・メモリ回路として作動する。
第1図には、ランダム・アクセス・メモリ・チップの基
本的構成が示されている。メモリはセンシング回路16
の両側に配置された、メモリ・セルの2つのアレイ11
、12を含んでいる。ビット・ライン導線(図示せず)
はセンシング回路16からメモリ・セルの両アレイ11
、12を横切って延びている。ワード・ライン制御回路
14、15からなる周辺回路が、毛ルの対応するアレイ
11、12の端部に配置されている。ワード・ライン1
8は制御回路14、15から、メモリ・セルのアレイ1
1、12を通ってビット・ラインに直角に延びている。
本的構成が示されている。メモリはセンシング回路16
の両側に配置された、メモリ・セルの2つのアレイ11
、12を含んでいる。ビット・ライン導線(図示せず)
はセンシング回路16からメモリ・セルの両アレイ11
、12を横切って延びている。ワード・ライン制御回路
14、15からなる周辺回路が、毛ルの対応するアレイ
11、12の端部に配置されている。ワード・ライン1
8は制御回路14、15から、メモリ・セルのアレイ1
1、12を通ってビット・ラインに直角に延びている。
第2図には、セルのアレイ11.12の一方の単独のセ
ルの略図が示されている。セルはビット・ライン33に
接続されたドレインと、ワード・ライン18の対応する
ものに接続されたゲートを有するトランジスタ31を含
んでいる。トランジスタ31のソースは、セル蓄積コン
デンサ32の極板の一方と接続されている。第1図、特
に図の圧損Uの拡大部分において、コンデンサ32の他
の極板は導電層25と電気的に一体となっており、この
層はたとえば、ポリシリコン材料で形成されており、且
つ孔27の傾斜面に延びている。アレイに各セルを形成
するには、孔27が1つ必要である。この構成において
、すべてのセルの各蓄積コンデンサの第2の極板は、導
電層25を(rして相互接続されている。
ルの略図が示されている。セルはビット・ライン33に
接続されたドレインと、ワード・ライン18の対応する
ものに接続されたゲートを有するトランジスタ31を含
んでいる。トランジスタ31のソースは、セル蓄積コン
デンサ32の極板の一方と接続されている。第1図、特
に図の圧損Uの拡大部分において、コンデンサ32の他
の極板は導電層25と電気的に一体となっており、この
層はたとえば、ポリシリコン材料で形成されており、且
つ孔27の傾斜面に延びている。アレイに各セルを形成
するには、孔27が1つ必要である。この構成において
、すべてのセルの各蓄積コンデンサの第2の極板は、導
電層25を(rして相互接続されている。
留意すべきなのは、これらの蓄積コンデンサの第2優板
を相互接続するには、他の技術を利用できるということ
である。たとえば、ビット・ラインと平行に延びる導電
性ストリップ、またはワード・ラインと平行に延びる導
電性ストリップを用いて、蓄積コンデンサの第2極板を
相互接続するコトができる。メモリ・セルのアレイ11
.12の側面にある周辺部において、多数のコネクタ1
6が導電層25(導電性ストリップの技術を利用した場
合には、ストリップ)をバス19に接続している。バス
19はvDD端子バッド21へ延びている。第1図に示
した公知の構成において、ワード・ライン制御回路(周
辺回路)14.15は図に示すようにライン22を介し
て、端子パッド2つにも直結されている。入出力および
制御の結線用に付加的なパッド23が設けられている。
を相互接続するには、他の技術を利用できるということ
である。たとえば、ビット・ラインと平行に延びる導電
性ストリップ、またはワード・ラインと平行に延びる導
電性ストリップを用いて、蓄積コンデンサの第2極板を
相互接続するコトができる。メモリ・セルのアレイ11
.12の側面にある周辺部において、多数のコネクタ1
6が導電層25(導電性ストリップの技術を利用した場
合には、ストリップ)をバス19に接続している。バス
19はvDD端子バッド21へ延びている。第1図に示
した公知の構成において、ワード・ライン制御回路(周
辺回路)14.15は図に示すようにライン22を介し
て、端子パッド2つにも直結されている。入出力および
制御の結線用に付加的なパッド23が設けられている。
この公知の構成において、蓄積セルに印加される動作電
圧は不可逆的に、周辺回路に印加されるものと同じにな
る。したがって、フォトリングラフ寸法を下げる(メモ
リの蓄積容量を増やすのに必要である)ことによって、
”周辺回路を作り上げているトランジスタの維持電圧が
低くなった場合通電テスト中にテストを早めるために印
加できる電圧は厳しく制限される。
圧は不可逆的に、周辺回路に印加されるものと同じにな
る。したがって、フォトリングラフ寸法を下げる(メモ
リの蓄積容量を増やすのに必要である)ことによって、
”周辺回路を作り上げているトランジスタの維持電圧が
低くなった場合通電テスト中にテストを早めるために印
加できる電圧は厳しく制限される。
第4図に、本発明にしたがって構成されたランダム・ア
クセス・メモリの構成を示す。第1図に示した公知デバ
イスと異なり、本発明のランダム・アクセス・メモリに
は、2つのVDD端子パツ)”35.36が設けられて
いる。端子パッド65は、バス19およびコネクター6
を介して、導電層25に接続されている。最初作製され
たとき、チップ内で端子パッド65と電気的に絶縁され
ている第2の端子パッド36は、動作電圧を供給するた
めライン22を弁して、ワード・ライン制御回路14.
15へ接続されている。
クセス・メモリの構成を示す。第1図に示した公知デバ
イスと異なり、本発明のランダム・アクセス・メモリに
は、2つのVDD端子パツ)”35.36が設けられて
いる。端子パッド65は、バス19およびコネクター6
を介して、導電層25に接続されている。最初作製され
たとき、チップ内で端子パッド65と電気的に絶縁され
ている第2の端子パッド36は、動作電圧を供給するた
めライン22を弁して、ワード・ライン制御回路14.
15へ接続されている。
通電テスト中に、正規のあるいはほぼ正規の動作電圧を
、端子パッド36を通して、ワード・ライン制御回路1
4.15へ印加することができ、一方正規動作電圧の1
丁ないし2倍以上の動作電圧を、端子パッド66を用い
て、メモリ・セルの蓄積コンデンサに印加することがで
きる。蓄積コンデンサのアレイに高い動作電圧を印加で
きることは、通電テストを大幅に促進するものであり、
一方正規の、あるい°はほぼ正規の電圧がワード・ライ
ン制御回路14.15に印加されるため、正常のデバイ
スが通電テスト中に損傷を受ける恐れはなくなる。
、端子パッド36を通して、ワード・ライン制御回路1
4.15へ印加することができ、一方正規動作電圧の1
丁ないし2倍以上の動作電圧を、端子パッド66を用い
て、メモリ・セルの蓄積コンデンサに印加することがで
きる。蓄積コンデンサのアレイに高い動作電圧を印加で
きることは、通電テストを大幅に促進するものであり、
一方正規の、あるい°はほぼ正規の電圧がワード・ライ
ン制御回路14.15に印加されるため、正常のデバイ
スが通電テスト中に損傷を受ける恐れはなくなる。
通電テストが完了し、チップがパッケージされた後、端
子パッドろ5および36を、たとえば第4図の仮想線で
示されているジャンパ67を介して、電気的に接続する
。相互接続された端子パッド65および66はついで、
パッケージの単一のvDDビンに接続される。希望する
場合には、単一の接続リード線を使用して、両端子パッ
ドろ5、ろ6およびパッケージの■ ピンを相互接続
すD ることもできる。
子パッドろ5および36を、たとえば第4図の仮想線で
示されているジャンパ67を介して、電気的に接続する
。相互接続された端子パッド65および66はついで、
パッケージの単一のvDDビンに接続される。希望する
場合には、単一の接続リード線を使用して、両端子パッ
ドろ5、ろ6およびパッケージの■ ピンを相互接続
すD ることもできる。
好ましい実施列について説明したが、本発明の範囲およ
び精神を逸脱しないさまざまな改変形が、当該技術分野
の通常の技術者には明白なものであると確信する。
び精神を逸脱しないさまざまな改変形が、当該技術分野
の通常の技術者には明白なものであると確信する。
゛ 第1図は本発明が遍心されるタイプの公知のランダ
ム・アークセス・メモリの構成を示す図である。 第2図は、第1図に示すメモリのメモリ・セル1個のみ
の略図である。第6図は印加動作電圧をパラメータとし
て、時間に対して不良率をプロットしたグラフ図である
。第4図は本発明の技術に従って構成されたランダム・
アクセス・メモリの構成を示す図である。 出願人 インタ廿乃か・ビジネス・マ汁ンズ・コーボレ
−Wン代理人 弁理士 岡 1) 次 生(外
1名)
ム・アークセス・メモリの構成を示す図である。 第2図は、第1図に示すメモリのメモリ・セル1個のみ
の略図である。第6図は印加動作電圧をパラメータとし
て、時間に対して不良率をプロットしたグラフ図である
。第4図は本発明の技術に従って構成されたランダム・
アクセス・メモリの構成を示す図である。 出願人 インタ廿乃か・ビジネス・マ汁ンズ・コーボレ
−Wン代理人 弁理士 岡 1) 次 生(外
1名)
Claims (1)
- メモリ、セルのアレイおよび該アレイに関連する周辺回
路を有するランダム・アクセス・メモリにおいて、前記
アレイ用および前記周辺回路用に、電気的に分離された
別の動作電圧端子パッドを備えたことを特徴とするラン
ダム・アクセス・メモリ。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US441709 | 1982-11-15 | ||
US06/441,709 US4527254A (en) | 1982-11-15 | 1982-11-15 | Dynamic random access memory having separated VDD pads for improved burn-in |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5992499A true JPS5992499A (ja) | 1984-05-28 |
JPS644280B2 JPS644280B2 (ja) | 1989-01-25 |
Family
ID=23753978
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP58171424A Granted JPS5992499A (ja) | 1982-11-15 | 1983-09-19 | ダイナミック・ランダム・アクセス・メモリの製造方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US4527254A (ja) |
EP (1) | EP0109006B1 (ja) |
JP (1) | JPS5992499A (ja) |
DE (1) | DE3379129D1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01118299A (ja) * | 1987-10-30 | 1989-05-10 | Nec Corp | ダイナミック型メモリ回路 |
Families Citing this family (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS609152A (ja) * | 1983-06-29 | 1985-01-18 | Fujitsu Ltd | 半導体装置 |
JPH0652784B2 (ja) * | 1984-12-07 | 1994-07-06 | 富士通株式会社 | ゲートアレイ集積回路装置及びその製造方法 |
US4704547A (en) * | 1984-12-10 | 1987-11-03 | American Telephone And Telegraph Company, At&T Bell Laboratories | IGFET gating circuit having reduced electric field degradation |
US4680762A (en) * | 1985-10-17 | 1987-07-14 | Inmos Corporation | Method and apparatus for locating soft cells in a ram |
JPH0789433B2 (ja) * | 1985-11-22 | 1995-09-27 | 株式会社日立製作所 | ダイナミツク型ram |
US5187685A (en) * | 1985-11-22 | 1993-02-16 | Hitachi, Ltd. | Complementary MISFET voltage generating circuit for a semiconductor memory |
US4751679A (en) * | 1986-12-22 | 1988-06-14 | Motorola, Inc. | Gate stress test of a MOS memory |
JPH01308070A (ja) * | 1988-06-07 | 1989-12-12 | Matsushita Electric Ind Co Ltd | 半導体記憶装置 |
JPH02177194A (ja) * | 1988-12-28 | 1990-07-10 | Mitsubishi Electric Corp | ダイナミックランダムアクセスメモリ装置 |
JPH07105160B2 (ja) * | 1989-05-20 | 1995-11-13 | 東芝マイクロエレクトロニクス株式会社 | 半導体記憶装置 |
US5258954A (en) * | 1989-06-30 | 1993-11-02 | Kabushiki Kaisha Toshiba | Semiconductor memory including circuitry for driving plural word lines in a test mode |
EP0411594A3 (en) * | 1989-07-31 | 1991-07-03 | Siemens Aktiengesellschaft | Circuit and method for testing the reliability of the function of a semi-conductor memory |
JPH03217051A (ja) * | 1990-01-23 | 1991-09-24 | Oki Electric Ind Co Ltd | 半導体記憶装置 |
US5063304A (en) * | 1990-04-27 | 1991-11-05 | Texas Instruments Incorporated | Integrated circuit with improved on-chip power supply control |
JP3556679B2 (ja) * | 1992-05-29 | 2004-08-18 | 株式会社半導体エネルギー研究所 | 電気光学装置 |
US5315598A (en) * | 1991-04-04 | 1994-05-24 | Texas Instruments Incorporated | Method to reduce burn-in time and inducing infant failure |
US6105152A (en) * | 1993-04-13 | 2000-08-15 | Micron Technology, Inc. | Devices and methods for testing cell margin of memory devices |
KR0122100B1 (ko) * | 1994-03-10 | 1997-11-26 | 김광호 | 스트레스회로를 가지는 반도체집적회로 및 그 스트레스전압공급방법 |
US6455336B1 (en) | 2001-08-27 | 2002-09-24 | International Business Machines Corporation | Power reduction method and design technique for burn-in |
BR0308252A (pt) | 2002-03-07 | 2005-02-01 | Akzo Nobel Coatings Int Bv | Composição de revestimento compreendendo um ligante acetal-funcional |
US8553476B2 (en) | 2011-03-03 | 2013-10-08 | Sandisk 3D Llc | Three dimensional memory system with page of data across word lines |
US9053766B2 (en) | 2011-03-03 | 2015-06-09 | Sandisk 3D, Llc | Three dimensional memory system with intelligent select circuit |
US8374051B2 (en) | 2011-03-03 | 2013-02-12 | Sandisk 3D Llc | Three dimensional memory system with column pipeline |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS50128938A (ja) * | 1974-03-29 | 1975-10-11 | ||
JPS56127526U (ja) * | 1980-02-25 | 1981-09-28 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3702466A (en) * | 1969-11-05 | 1972-11-07 | Nippon Electric Co | Semiconductor integrated circuit memory device utilizing insulated gate type semiconductor elements |
US3781670A (en) * | 1972-12-29 | 1973-12-25 | Ibm | Ac performance test for large scale integrated circuit chips |
US4371963A (en) * | 1980-12-24 | 1983-02-01 | Ncr Corporation | Method and apparatus for detecting and correcting errors in a memory |
JPS58161195A (ja) * | 1982-03-19 | 1983-09-24 | Fujitsu Ltd | スタテイツク型半導体記憶装置 |
US4464754A (en) * | 1982-03-26 | 1984-08-07 | Rca Corporation | Memory system with redundancy for error avoidance |
-
1982
- 1982-11-15 US US06/441,709 patent/US4527254A/en not_active Expired - Fee Related
-
1983
- 1983-09-19 JP JP58171424A patent/JPS5992499A/ja active Granted
- 1983-11-03 DE DE8383110959T patent/DE3379129D1/de not_active Expired
- 1983-11-03 EP EP83110959A patent/EP0109006B1/en not_active Expired
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS50128938A (ja) * | 1974-03-29 | 1975-10-11 | ||
JPS56127526U (ja) * | 1980-02-25 | 1981-09-28 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01118299A (ja) * | 1987-10-30 | 1989-05-10 | Nec Corp | ダイナミック型メモリ回路 |
Also Published As
Publication number | Publication date |
---|---|
EP0109006A3 (en) | 1987-04-01 |
US4527254A (en) | 1985-07-02 |
EP0109006B1 (en) | 1989-02-01 |
EP0109006A2 (en) | 1984-05-23 |
DE3379129D1 (en) | 1989-03-09 |
JPS644280B2 (ja) | 1989-01-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS5992499A (ja) | ダイナミック・ランダム・アクセス・メモリの製造方法 | |
US5138427A (en) | Semiconductor device having a particular structure allowing for voltage stress test application | |
US6625073B1 (en) | Apparatus and method for testing for defects between memory cells in packaged semiconductor memory devices | |
US5317532A (en) | Semiconductor memory device having voltage stress testing capability | |
US5965902A (en) | Method and apparatus for testing of dielectric defects in a packaged semiconductor memory device | |
TW399277B (en) | Semiconductor device and its testing method | |
US5771188A (en) | Adjustable cell plate generator | |
US5898700A (en) | Test signal generator and method for testing a semiconductor wafer having a plurality of memory chips | |
EP0492609A2 (en) | Semiconductor device with voltage stress testing pads | |
US7450450B2 (en) | Circuitry for a programmable element | |
EP0144710A2 (en) | Circuit for applying a voltage to a memory cell mos capacitor of a semiconductor memory device | |
KR100464411B1 (ko) | 분할된 디커플링 커패시터를 이용한 전원선 잡음 제거회로 및 이를 구비하는 반도체 장치 | |
US5896039A (en) | Configurable probe pads to facilitate parallel testing of integrated circuit devices | |
US5297087A (en) | Methods and devices for accelerating failure of marginally defective dielectric layers | |
KR100249641B1 (ko) | 집적 회로 테스트에서 번인 시간을 단축시키고 초기 고장을 유도하는 방법 | |
JP2504140B2 (ja) | Mos型ダイナミック半導体記憶装置 | |
JPS60235455A (ja) | ダイナミツクメモリ− | |
JPS5937866Y2 (ja) | 半導体icメモリ | |
JP3745875B2 (ja) | 半導体メモリ装置のバーンインストレス制御回路 | |
KR100512159B1 (ko) | 반도체 메모리 장치의 패드 레이 아웃 | |
JPS63268189A (ja) | 記憶装置の試験方法 | |
JP2002304898A (ja) | 半導体テスト方法および半導体集積回路装置 | |
JPH0730068A (ja) | 半導体記憶装置 | |
JPS6366068B2 (ja) | ||
JPH0743960B2 (ja) | ダイナミック型メモリ回路 |