JPS60190029A - デイジタルパルス幅変調回路 - Google Patents
デイジタルパルス幅変調回路Info
- Publication number
- JPS60190029A JPS60190029A JP4540284A JP4540284A JPS60190029A JP S60190029 A JPS60190029 A JP S60190029A JP 4540284 A JP4540284 A JP 4540284A JP 4540284 A JP4540284 A JP 4540284A JP S60190029 A JPS60190029 A JP S60190029A
- Authority
- JP
- Japan
- Prior art keywords
- resolution
- pulse width
- width modulation
- circuit
- digital pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/82—Digital/analogue converters with intermediate conversion to time interval
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、特に高い分解能を必要とする安価なパルス幅
変調回路に関する。
変調回路に関する。
従来のディジタルパルス幅変調回路の例を第1図に示す
。
。
周波数fckの基準クロックOLKを計数するカウンタ
ONTは、N分周するカウンタで、その計数出力DOK
は、パラレルデータであり、その値は、第2崗中のDO
Kに示されるように、O&C始まり、N−1まで単調増
加する短歯状波である。
ONTは、N分周するカウンタで、その計数出力DOK
は、パラレルデータであり、その値は、第2崗中のDO
Kに示されるように、O&C始まり、N−1まで単調増
加する短歯状波である。
一方、パルス幅変調人力り工Nは、0からN−1までの
値をとる任意のパラレルデータである。ディジタル1グ
ニチユードコンパレータCMPは、A入力とB入力のパ
ラレルデータの数値の大きさを比較し、A>Bのときそ
の比較結果出力Cを1とし、A≦Bのとき、Cを0とす
る。
値をとる任意のパラレルデータである。ディジタル1グ
ニチユードコンパレータCMPは、A入力とB入力のパ
ラレルデータの数値の大きさを比較し、A>Bのときそ
の比較結果出力Cを1とし、A≦Bのとき、Cを0とす
る。
第3図に示すように、今、時刻t。において、DOK=
0かつD工NeKであり、時刻1.において、DOK=
D工N=Hになるとすると、OMFの出力COTは、時
刻t0よりtlまでの間00UT==1であり、時刻t
1よりt、までの間0OUT=0となる。このとき、C
OU Tのパルスデューティ比DTは DT=− l となり、また、出力00UTの基本周波数foutは ck fOut=□ となる。
0かつD工NeKであり、時刻1.において、DOK=
D工N=Hになるとすると、OMFの出力COTは、時
刻t0よりtlまでの間00UT==1であり、時刻t
1よりt、までの間0OUT=0となる。このとき、C
OU Tのパルスデューティ比DTは DT=− l となり、また、出力00UTの基本周波数foutは ck fOut=□ となる。
上記の回路を一般のTTLic等を用いて実現するとき
、基準クロックの周波1fckは、10〜20MHzが
限度である。一方、出力の基本周波数foutを、例え
ば10KH2と限定すると、分解能は、Nに等しく cK N=−=1000〜2000 ont となる。
、基準クロックの周波1fckは、10〜20MHzが
限度である。一方、出力の基本周波数foutを、例え
ば10KH2と限定すると、分解能は、Nに等しく cK N=−=1000〜2000 ont となる。
すなわち、この回路を、DA変換器として用いる場合は
、その分解能は、たかだかI Qbitないしは、11
bit程度となる。
、その分解能は、たかだかI Qbitないしは、11
bit程度となる。
今、分解能を16bit得ようとすると、f(!kを、
16−52倍、jなわち、320 MHz程度に上げな
ければならず、超高速の論理回路を必要とし、高価なも
のになる。
16−52倍、jなわち、320 MHz程度に上げな
ければならず、超高速の論理回路を必要とし、高価なも
のになる。
本発明は、出力の基本周波数の下限が決められている場
合において、特に高速の素子を使用せずに、高分解能を
得ることを目的としたものである。
合において、特に高速の素子を使用せずに、高分解能を
得ることを目的としたものである。
本発明は、出力の基本周波数は等しいが基準クロックと
分解能が互いに少し異なる2つの、ディジタルパルス幅
変調回路と、前記2つのディジタルパルス幅変調回路の
出力パルスを平f#スる回路と、その平滑出力を加算す
る回路とにより、分解能を飛躍的に向上させたものであ
る。
分解能が互いに少し異なる2つの、ディジタルパルス幅
変調回路と、前記2つのディジタルパルス幅変調回路の
出力パルスを平f#スる回路と、その平滑出力を加算す
る回路とにより、分解能を飛躍的に向上させたものであ
る。
本発明の実施例を第6図に示す。
今、2つのディジタルパルス幅変調回路(以降PWM回
路と称する)があり、1つは、基準クロック周波数fc
k、を25.5KH1分解能N。
路と称する)があり、1つは、基準クロック周波数fc
k、を25.5KH1分解能N。
を255とし、他の1つは、基準クロック周波数f c
k、を25.6MHz、分解能N、を256とする。
k、を25.6MHz、分解能N、を256とする。
また、前者の入力をD工NI、後者の入力をDIR,と
する。それぞれのPWM回路の動作は、従来技術の項で
述べたものと全く同一であるとする。
する。それぞれのPWM回路の動作は、従来技術の項で
述べたものと全く同一であるとする。
さらにディジタル比較器OMF、%0MPtそれぞれの
出力00UT、、C0UT2は、それぞれ、ローパスフ
ィルタLPF、、LPF、で平滑されたのち、アナログ
加算回路VADに入力される。
出力00UT、、C0UT2は、それぞれ、ローパスフ
ィルタLPF、、LPF、で平滑されたのち、アナログ
加算回路VADに入力される。
以上により、アナログ加算回路VADの出力電圧vOは
、 =ポーX (256X (DIR,+D工N、))−D
IR2−■ となる。
、 =ポーX (256X (DIR,+D工N、))−D
IR2−■ となる。
今、DIR,、DIR,は、それぞれ
0≦D工N、≦254
0≦D工N2≦255
の値をとるとき、(9式の右辺の(1内の式をD D=
(256X (DIR,+DDIR2−DIR,)−
■と置くとき、 0≦DD≦65279 なる任意の整数DDに対し、■を充た丁DIN、。
(256X (DIR,+DDIR2−DIR,)−
■と置くとき、 0≦DD≦65279 なる任意の整数DDに対し、■を充た丁DIN、。
DIR,が存在する。
よって、本回路の出力の分解能は65280となり、お
よそ216 である。
よそ216 である。
このとき、出力00UT、、0OUT、ともに、その基
本波周波数は100KH2と、高い周波数が得られる。
本波周波数は100KH2と、高い周波数が得られる。
本発明によれば、出力の基本周波数と、パルス幅変調基
本クロック周波数が同一の、従来方式のデジタルパルス
幅変調回路に比べて、分解能が、およそ2乗にまで高め
ることができる。
本クロック周波数が同一の、従来方式のデジタルパルス
幅変調回路に比べて、分解能が、およそ2乗にまで高め
ることができる。
また、DA変換器として使用した場合に、一般のDA変
換器より安価に構成できるなどの効果がある。
換器より安価に構成できるなどの効果がある。
第1図は、従来のディジタルパルス幅変調回路を示す。
第2図は、第1図の回路の動作タイムチャートな示す。
第5図は、本発明によるディジタルパルス幅変調回路の
一実施例を示す。 C)JT、、CNT、・・・基準クロックカウンタ、O
MF、、OMP、・・・ディジタルコンパレータ、LP
F、、LPF、−0−バスフィルタ、VAD・・・アナ
ログ電圧加算器 坏1図 CLに DCに 第 3 図 LKI
一実施例を示す。 C)JT、、CNT、・・・基準クロックカウンタ、O
MF、、OMP、・・・ディジタルコンパレータ、LP
F、、LPF、−0−バスフィルタ、VAD・・・アナ
ログ電圧加算器 坏1図 CLに DCに 第 3 図 LKI
Claims (1)
- 2つの、変換ゲインの互いに異なるディジタルパルス幅
変調回路と、前記の2つのパルス幅変調回路の出力パル
スをそれぞれ平滑化する2つのローパスフィルタと、前
記の2つのローパスフィルタの出力を加算する加算回路
とから成ることを特徴とするディジタルパルス幅変調回
路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4540284A JPS60190029A (ja) | 1984-03-12 | 1984-03-12 | デイジタルパルス幅変調回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4540284A JPS60190029A (ja) | 1984-03-12 | 1984-03-12 | デイジタルパルス幅変調回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS60190029A true JPS60190029A (ja) | 1985-09-27 |
Family
ID=12718258
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4540284A Pending JPS60190029A (ja) | 1984-03-12 | 1984-03-12 | デイジタルパルス幅変調回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS60190029A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63103680A (ja) * | 1986-10-16 | 1988-05-09 | Sony Corp | モ−タのデジタル駆動装置 |
FR2682768A1 (fr) * | 1991-10-21 | 1993-04-23 | Otic Fischer & Porter | Methodes de conversion de rapports d'impedances applicables aux appareils de mesure, notamment aux transmetteurs de pression industriels, et leurs dispositifs de mise en óoeuvre. |
JP2011259323A (ja) * | 2010-06-10 | 2011-12-22 | Panasonic Electric Works Co Ltd | 複数のpwm信号を用いて出力を制御する方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5255854A (en) * | 1975-10-31 | 1977-05-07 | Fujitsu Fanuc Ltd | Digitalltooanalog converter system |
JPS57147323A (en) * | 1981-03-06 | 1982-09-11 | Matsushita Electric Works Ltd | Relaxation oscillating circuit |
JPS57147327A (en) * | 1981-03-05 | 1982-09-11 | Matsushita Electric Ind Co Ltd | Digital-to-analog converter |
JPS5934796A (ja) * | 1982-08-20 | 1984-02-25 | Matsushita Electric Ind Co Ltd | デジタル信号再生装置 |
-
1984
- 1984-03-12 JP JP4540284A patent/JPS60190029A/ja active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5255854A (en) * | 1975-10-31 | 1977-05-07 | Fujitsu Fanuc Ltd | Digitalltooanalog converter system |
JPS57147327A (en) * | 1981-03-05 | 1982-09-11 | Matsushita Electric Ind Co Ltd | Digital-to-analog converter |
JPS57147323A (en) * | 1981-03-06 | 1982-09-11 | Matsushita Electric Works Ltd | Relaxation oscillating circuit |
JPS5934796A (ja) * | 1982-08-20 | 1984-02-25 | Matsushita Electric Ind Co Ltd | デジタル信号再生装置 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63103680A (ja) * | 1986-10-16 | 1988-05-09 | Sony Corp | モ−タのデジタル駆動装置 |
FR2682768A1 (fr) * | 1991-10-21 | 1993-04-23 | Otic Fischer & Porter | Methodes de conversion de rapports d'impedances applicables aux appareils de mesure, notamment aux transmetteurs de pression industriels, et leurs dispositifs de mise en óoeuvre. |
JP2011259323A (ja) * | 2010-06-10 | 2011-12-22 | Panasonic Electric Works Co Ltd | 複数のpwm信号を用いて出力を制御する方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100237539B1 (ko) | 주파수 합성기 | |
US6317067B1 (en) | Pulse density modulation based digital-to-analog conversion | |
JP3112605B2 (ja) | D/a変換回路 | |
JPH0340972B2 (ja) | ||
US6147632A (en) | Sampling frequency conversion apparatus and fractional frequency dividing apparatus for sampling frequency conversion | |
JPH0813004B2 (ja) | A/d変換器 | |
JPH066229A (ja) | D/a変換器 | |
US5410310A (en) | Method and apparatus for extending the resolution of a sigma-delta type analog to digital converter | |
JPH05206957A (ja) | シグマデルタ変換器の分割フィルタ及び同前を用いるアナログ/ディジタル変換器 | |
JPS62502091A (ja) | アナログ・デイジタル変換器における又は関する改良 | |
JPS60190029A (ja) | デイジタルパルス幅変調回路 | |
US4532496A (en) | Pulse width modulation type digital to analog converter | |
JPH0787376B2 (ja) | デルタ変調符号の復号装置 | |
JPH02184119A (ja) | オーバーサンプリング形デジタル―アナログ変換回路 | |
JP3199199B2 (ja) | Δς型a/d変換器 | |
JP2691174B2 (ja) | Ad変換回路 | |
JPH0630443B2 (ja) | デジタル・フエイズ・ロツクド・ル−プ用入力回路 | |
JPS6352808B2 (ja) | ||
JPH10308671A (ja) | Pwm回路/加重回路併用式デルタシグマ型d/a変換装置 | |
JPS58124326A (ja) | クロツク発生回路 | |
JPH01220524A (ja) | D/aコンバータ | |
JPS63288518A (ja) | Pll回路 | |
JPS60191523A (ja) | デイジタル−アナログ変換器 | |
JPS6354823A (ja) | Pll回路 | |
JPS62203425A (ja) | デジタル−アナログ変換回路 |