JPS60190029A - デイジタルパルス幅変調回路 - Google Patents

デイジタルパルス幅変調回路

Info

Publication number
JPS60190029A
JPS60190029A JP4540284A JP4540284A JPS60190029A JP S60190029 A JPS60190029 A JP S60190029A JP 4540284 A JP4540284 A JP 4540284A JP 4540284 A JP4540284 A JP 4540284A JP S60190029 A JPS60190029 A JP S60190029A
Authority
JP
Japan
Prior art keywords
resolution
pulse width
width modulation
circuit
digital pulse
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4540284A
Other languages
English (en)
Inventor
Takeshi Hanada
花田　武
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP4540284A priority Critical patent/JPS60190029A/ja
Publication of JPS60190029A publication Critical patent/JPS60190029A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/82—Digital/analogue converters with intermediate conversion to time interval

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は、特に高い分解能を必要とする安価なパルス幅
変調回路に関する。
〔発明の背景〕
従来のディジタルパルス幅変調回路の例を第１図に示す
。
周波数ｆｃｋの基準クロックＯＬＫを計数するカウンタ
ＯＮＴは、Ｎ分周するカウンタで、その計数出力ＤＯＫ
は、パラレルデータであり、その値は、第２崗中のＤＯ
Ｋに示されるように、Ｏ＆Ｃ始まり、Ｎ−１まで単調増
加する短歯状波である。
一方、パルス幅変調人力り工Ｎは、０からＮ−１までの
値をとる任意のパラレルデータである。ディジタル１グ
ニチユードコンパレータＣＭＰは、Ａ入力とＢ入力のパ
ラレルデータの数値の大きさを比較し、Ａ＞Ｂのときそ
の比較結果出力Ｃを１とし、Ａ≦Ｂのとき、Ｃを０とす
る。
第３図に示すように、今、時刻ｔ。において、ＤＯＫ＝
０かつＤ工ＮｅＫであり、時刻１．において、ＤＯＫ＝
Ｄ工Ｎ＝Ｈになるとすると、ＯＭＦの出力ＣＯＴは、時
刻ｔ０よりｔｌまでの間００ＵＴ＝＝１であり、時刻ｔ
１よりｔ、までの間０ＯＵＴ＝０となる。このとき、Ｃ
ＯＵ　Ｔのパルスデューティ比ＤＴは ＤＴ＝− ｌ となり、また、出力００ＵＴの基本周波数ｆｏｕｔは ｃｋ ｆＯｕｔ＝□　となる。
上記の回路を一般のＴＴＬｉｃ等を用いて実現するとき
、基準クロックの周波１ｆｃｋは、１０〜２０ＭＨｚが
限度である。一方、出力の基本周波数ｆｏｕｔを、例え
ば１０ＫＨ２と限定すると、分解能は、Ｎに等しく ｃＫ Ｎ＝−＝１０００〜２０００ ｏｎｔ となる。
すなわち、この回路を、ＤＡ変換器として用いる場合は
、その分解能は、たかだかＩ　Ｑｂｉｔないしは、１１
ｂｉｔ程度となる。
今、分解能を１６ｂｉｔ得ようとすると、ｆ（！ｋを、
１６−５２倍、ｊなわち、３２０　ＭＨｚ程度に上げな
ければならず、超高速の論理回路を必要とし、高価なも
のになる。
〔発明の目的〕
本発明は、出力の基本周波数の下限が決められている場
合において、特に高速の素子を使用せずに、高分解能を
得ることを目的としたものである。
〔発明の概要〕
本発明は、出力の基本周波数は等しいが基準クロックと
分解能が互いに少し異なる２つの、ディジタルパルス幅
変調回路と、前記２つのディジタルパルス幅変調回路の
出力パルスを平ｆ＃スる回路と、その平滑出力を加算す
る回路とにより、分解能を飛躍的に向上させたものであ
る。
〔発明の実施例〕
本発明の実施例を第６図に示す。
今、２つのディジタルパルス幅変調回路（以降ＰＷＭ回
路と称する）があり、１つは、基準クロック周波数ｆｃ
ｋ、を２５．５ＫＨ１分解能Ｎ。
を２５５とし、他の１つは、基準クロック周波数ｆ　ｃ
　ｋ、を２５．６ＭＨｚ、分解能Ｎ、を２５６とする。
また、前者の入力をＤ工ＮＩ、後者の入力をＤＩＲ，と
する。それぞれのＰＷＭ回路の動作は、従来技術の項で
述べたものと全く同一であるとする。
さらにディジタル比較器ＯＭＦ、％０ＭＰｔそれぞれの
出力００ＵＴ、、Ｃ０ＵＴ２は、それぞれ、ローパスフ
ィルタＬＰＦ、、ＬＰＦ、で平滑されたのち、アナログ
加算回路ＶＡＤに入力される。
以上により、アナログ加算回路ＶＡＤの出力電圧ｖＯは
、 ＝ポーＸ　（２５６Ｘ　（ＤＩＲ，＋Ｄ工Ｎ、））−Ｄ
ＩＲ２−■ となる。
今、ＤＩＲ，、ＤＩＲ，は、それぞれ ０≦Ｄ工Ｎ、≦２５４ ０≦Ｄ工Ｎ２≦２５５ の値をとるとき、（９式の右辺の（１内の式をＤ　Ｄ＝
　（２５６Ｘ　（ＤＩＲ，＋ＤＤＩＲ２−ＤＩＲ，）−
■と置くとき、 ０≦ＤＤ≦６５２７９ なる任意の整数ＤＤに対し、■を充た丁ＤＩＮ、。
ＤＩＲ，が存在する。
よって、本回路の出力の分解能は６５２８０となり、お
よそ２１６　である。
このとき、出力００ＵＴ、、０ＯＵＴ、ともに、その基
本波周波数は１００ＫＨ２と、高い周波数が得られる。
〔発明の効果〕
本発明によれば、出力の基本周波数と、パルス幅変調基
本クロック周波数が同一の、従来方式のデジタルパルス
幅変調回路に比べて、分解能が、およそ２乗にまで高め
ることができる。
また、ＤＡ変換器として使用した場合に、一般のＤＡ変
換器より安価に構成できるなどの効果がある。
【図面の簡単な説明】
第１図は、従来のディジタルパルス幅変調回路を示す。 第２図は、第１図の回路の動作タイムチャートな示す。 第５図は、本発明によるディジタルパルス幅変調回路の
一実施例を示す。 Ｃ）ＪＴ、、ＣＮＴ、・・・基準クロックカウンタ、Ｏ
ＭＦ、、ＯＭＰ、・・・ディジタルコンパレータ、ＬＰ
Ｆ、、ＬＰＦ、−０−バスフィルタ、ＶＡＤ・・・アナ
ログ電圧加算器 坏１図 ＣＬに ＤＣに 第　３　図 ＬＫＩ

Claims (1)

    【特許請求の範囲】
  1. ２つの、変換ゲインの互いに異なるディジタルパルス幅
    変調回路と、前記の２つのパルス幅変調回路の出力パル
    スをそれぞれ平滑化する２つのローパスフィルタと、前
    記の２つのローパスフィルタの出力を加算する加算回路
    とから成ることを特徴とするディジタルパルス幅変調回
    路。
JP4540284A 1984-03-12 1984-03-12 デイジタルパルス幅変調回路 Pending JPS60190029A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4540284A JPS60190029A (ja) 1984-03-12 1984-03-12 デイジタルパルス幅変調回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4540284A JPS60190029A (ja) 1984-03-12 1984-03-12 デイジタルパルス幅変調回路

Publications (1)

Publication Number Publication Date
JPS60190029A true JPS60190029A (ja) 1985-09-27

Family

ID=12718258

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4540284A Pending JPS60190029A (ja) 1984-03-12 1984-03-12 デイジタルパルス幅変調回路

Country Status (1)

Country Link
JP (1) JPS60190029A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63103680A (ja) * 1986-10-16 1988-05-09 Sony Corp モ−タのデジタル駆動装置
FR2682768A1 (fr) * 1991-10-21 1993-04-23 Otic Fischer & Porter Methodes de conversion de rapports d'impedances applicables aux appareils de mesure, notamment aux transmetteurs de pression industriels, et leurs dispositifs de mise en óoeuvre.
JP2011259323A (ja) * 2010-06-10 2011-12-22 Panasonic Electric Works Co Ltd 複数のｐｗｍ信号を用いて出力を制御する方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5255854A (en) * 1975-10-31 1977-05-07 Fujitsu Fanuc Ltd Digitalltooanalog converter system
JPS57147323A (en) * 1981-03-06 1982-09-11 Matsushita Electric Works Ltd Relaxation oscillating circuit
JPS57147327A (en) * 1981-03-05 1982-09-11 Matsushita Electric Ind Co Ltd Digital-to-analog converter
JPS5934796A (ja) * 1982-08-20 1984-02-25 Matsushita Electric Ind Co Ltd デジタル信号再生装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5255854A (en) * 1975-10-31 1977-05-07 Fujitsu Fanuc Ltd Digitalltooanalog converter system
JPS57147327A (en) * 1981-03-05 1982-09-11 Matsushita Electric Ind Co Ltd Digital-to-analog converter
JPS57147323A (en) * 1981-03-06 1982-09-11 Matsushita Electric Works Ltd Relaxation oscillating circuit
JPS5934796A (ja) * 1982-08-20 1984-02-25 Matsushita Electric Ind Co Ltd デジタル信号再生装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63103680A (ja) * 1986-10-16 1988-05-09 Sony Corp モ−タのデジタル駆動装置
FR2682768A1 (fr) * 1991-10-21 1993-04-23 Otic Fischer & Porter Methodes de conversion de rapports d'impedances applicables aux appareils de mesure, notamment aux transmetteurs de pression industriels, et leurs dispositifs de mise en óoeuvre.
JP2011259323A (ja) * 2010-06-10 2011-12-22 Panasonic Electric Works Co Ltd 複数のｐｗｍ信号を用いて出力を制御する方法

Similar Documents

Publication Publication Date Title
KR100237539B1 (ko) 주파수 합성기
US6317067B1 (en) Pulse density modulation based digital-to-analog conversion
JP3112605B2 (ja) Ｄ／ａ変換回路
JPH0340972B2 (ja)
US6147632A (en) Sampling frequency conversion apparatus and fractional frequency dividing apparatus for sampling frequency conversion
JPH0813004B2 (ja) Ａ／ｄ変換器
JPH066229A (ja) Ｄ／ａ変換器
US5410310A (en) Method and apparatus for extending the resolution of a sigma-delta type analog to digital converter
JPH05206957A (ja) シグマデルタ変換器の分割フィルタ及び同前を用いるアナログ／ディジタル変換器
JPS62502091A (ja) アナログ・デイジタル変換器における又は関する改良
JPS60190029A (ja) デイジタルパルス幅変調回路
US4532496A (en) Pulse width modulation type digital to analog converter
JPH0787376B2 (ja) デルタ変調符号の復号装置
JPH02184119A (ja) オーバーサンプリング形デジタル―アナログ変換回路
JP3199199B2 (ja) Δς型ａ／ｄ変換器
JP2691174B2 (ja) Ａｄ変換回路
JPH0630443B2 (ja) デジタル・フエイズ・ロツクド・ル−プ用入力回路
JPS6352808B2 (ja)
JPH10308671A (ja) Ｐｗｍ回路／加重回路併用式デルタシグマ型ｄ／ａ変換装置
JPS58124326A (ja) クロツク発生回路
JPH01220524A (ja) Ｄ／ａコンバータ
JPS63288518A (ja) Ｐｌｌ回路
JPS60191523A (ja) デイジタル−アナログ変換器
JPS6354823A (ja) Ｐｌｌ回路
JPS62203425A (ja) デジタル−アナログ変換回路