JPS6018786A - 分周器の零検出回路 - Google Patents
分周器の零検出回路Info
- Publication number
- JPS6018786A JPS6018786A JP12674083A JP12674083A JPS6018786A JP S6018786 A JPS6018786 A JP S6018786A JP 12674083 A JP12674083 A JP 12674083A JP 12674083 A JP12674083 A JP 12674083A JP S6018786 A JPS6018786 A JP S6018786A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- zero
- level
- reset
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G04—HOROLOGY
- G04G—ELECTRONIC TIME-PIECES
- G04G3/00—Producing timing pulses
- G04G3/02—Circuits for deriving low frequency timing pulses from pulses of higher frequency
- G04G3/022—Circuits for deriving low frequency timing pulses from pulses of higher frequency the desired number of pulses per unit of time being obtained by adding to or substracting from a pulse train one or more pulses
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Electric Clocks (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は分周器の零検出回路に関する。
近年電子時計の進歩と共に種々の機能が附加されてきて
いるが、その中に於いてＩＣＣランプイズの小型化を企
ることによりデザイン性の良い、自由度の高い商品が市
場から要求されてきている。
いるが、その中に於いてＩＣＣランプイズの小型化を企
ることによりデザイン性の良い、自由度の高い商品が市
場から要求されてきている。
従ってＩＣの小型化を企るために回路構成の簡（＋１
ｃ、。
ｃ、。
素化と云う事が重要になってきて（・る。例えば従来複
数のバイナリ−カウンターより成り、クロックを計数し
て分周動作を行わせ、且つ該バイナリ−カウンターの出
力信号により、リセットをかけて構成される任意分周器
に於いて、前記複数のバイナリ−カウンターの内容が全
てＬレベルにあることを検出するのに複数のバイナリ−
カウンターの出力を全てゲートにとることで０検出を行
っていたが、この方法だとバイナリ−カウンターの段数
外の情報線と、バイナリ−カウンターと同数の入力を持
つゲートが必要となるため、非常に回路構成として大き
くなると共に少なからず消費電流の増大に継がると云う
欠点を有していた。
数のバイナリ−カウンターより成り、クロックを計数し
て分周動作を行わせ、且つ該バイナリ−カウンターの出
力信号により、リセットをかけて構成される任意分周器
に於いて、前記複数のバイナリ−カウンターの内容が全
てＬレベルにあることを検出するのに複数のバイナリ−
カウンターの出力を全てゲートにとることで０検出を行
っていたが、この方法だとバイナリ−カウンターの段数
外の情報線と、バイナリ−カウンターと同数の入力を持
つゲートが必要となるため、非常に回路構成として大き
くなると共に少なからず消費電流の増大に継がると云う
欠点を有していた。
本発明の目的とするところは、前記欠点を改良して回路
構成が簡単で、且つチップ面積の少ない分周器の零検出
回路を提供することにある。
構成が簡単で、且つチップ面積の少ない分周器の零検出
回路を提供することにある。
以下本発明の実施例を図面に基き説明する。
第１図は本発明に於けるブロック線図であり、第２図は
第１図中に於ける各部の電圧波形図である。
第１図中に於ける各部の電圧波形図である。
（２）
１は水晶を時間基準とする発振回路、２は該発振回路１
からの発振信号を入力として分周動作し分周信号ｆ、、
１６１１ｚ、ｌ ＩｌｚＨｚ信号力する分周回路、６は
切換回路であり前記分周回路２から出力される１ １１
ｚ信号、及び１６１１ｚ信号を入力と１〜、後述するコ
ントロール信号ＰｃＫよりＩ Ｈｚ信号、１６ ｔｌｚ
Ｈｚ信号択的に出力する。
からの発振信号を入力として分周動作し分周信号ｆ、、
１６１１ｚ、ｌ ＩｌｚＨｚ信号力する分周回路、６は
切換回路であり前記分周回路２から出力される１ １１
ｚ信号、及び１６１１ｚ信号を入力と１〜、後述するコ
ントロール信号ＰｃＫよりＩ Ｈｚ信号、１６ ｔｌｚ
Ｈｚ信号択的に出力する。
４は波形整形回路であり、ＮＡＮＤゲ−１・４ａ、４１
）、４Ｃより構成され、前記切換回路乙の出力端子Ｑと
ＮＡＮＤゲートデーａ、４ｂの一方の入力端が接続され
Ｎ Ａ Ｎ Ｄター）４ａの他方の入力端及びＮＡＮＤ
ゲート４Ｃの一方の入力端はＮ Ａ Ｎ ｒ）ゲート４
１〕の出力端に接続され、Ｎ Ａ、 Ｎ Ｄデート４ｂ
の他方の入力端はＮ Ａ Ｎ Ｄター１− ／Ｉ Ｃの
出力端が接続され、Ｎ Ａ Ｎ Ｉ）ゲ−１・４Ｃの他
方の入力端には前記分周回路２からの分周信号ｆ１が供
給されており第２図（イ）ＶＣ示す如くモーター駆動用
信号Ｐ。を出力１〜ている。
）、４Ｃより構成され、前記切換回路乙の出力端子Ｑと
ＮＡＮＤゲートデーａ、４ｂの一方の入力端が接続され
Ｎ Ａ Ｎ Ｄター）４ａの他方の入力端及びＮＡＮＤ
ゲート４Ｃの一方の入力端はＮ Ａ Ｎ ｒ）ゲート４
１〕の出力端に接続され、Ｎ Ａ、 Ｎ Ｄデート４ｂ
の他方の入力端はＮ Ａ Ｎ Ｄター１− ／Ｉ Ｃの
出力端が接続され、Ｎ Ａ Ｎ Ｉ）ゲ−１・４Ｃの他
方の入力端には前記分周回路２からの分周信号ｆ１が供
給されており第２図（イ）ＶＣ示す如くモーター駆動用
信号Ｐ。を出力１〜ている。
５は、駆動回路であり、前記波形整形回路４からの信号
Ｐ９を人力としてモーター６に供給する。
Ｐ９を人力としてモーター６に供給する。
１１はモーター乙に連動して動作する指針式表示装置、
７は秒帰零用スイッチ回路であり、外部操作部材に連動
して動作するスイッチＳＷＩ、該スイッチＳＷＩからの
スイッチ信号をインバーター７ａを介してクロック入力
とするデータタイプフリップフロップ７ｂ（以下Ｄ −
Ｆ Ｆと略記）から成り、前記スイッチＳＷＩがＯＮさ
れると同期して前記Ｄ−ＦＦ７ｂがデータＶｄｄを読み
込み第２図（ロ）に示す如くコントロール信号Ｐ。を出
力する。なお、Ｄ−ＦＦ７ａは後述する零検出回路９の
信号Ｐ２によりリセットされる。
７は秒帰零用スイッチ回路であり、外部操作部材に連動
して動作するスイッチＳＷＩ、該スイッチＳＷＩからの
スイッチ信号をインバーター７ａを介してクロック入力
とするデータタイプフリップフロップ７ｂ（以下Ｄ −
Ｆ Ｆと略記）から成り、前記スイッチＳＷＩがＯＮさ
れると同期して前記Ｄ−ＦＦ７ｂがデータＶｄｄを読み
込み第２図（ロ）に示す如くコントロール信号Ｐ。を出
力する。なお、Ｄ−ＦＦ７ａは後述する零検出回路９の
信号Ｐ２によりリセットされる。
８は秒針位置検出用回路であり、パイナリー力カ７ タ
ー ８ ａ、８ｂ、８Ｃ１８ｄ、８ｅ、８ｆ、及びＮＡ
ＮＤゲー）デー、８ｈ、インバーター８１より構成され
、前記バイナリ−カウンター（以下１”−Ｆ Ｆと略記
）は、前記波形整形回路４からのモーター駆動用信号Ｐ
ｒｌを入力として８ａ。
ー ８ ａ、８ｂ、８Ｃ１８ｄ、８ｅ、８ｆ、及びＮＡ
ＮＤゲー）デー、８ｈ、インバーター８１より構成され
、前記バイナリ−カウンター（以下１”−Ｆ Ｆと略記
）は、前記波形整形回路４からのモーター駆動用信号Ｐ
ｒｌを入力として８ａ。
８１）、８Ｃ１８ｄ、８ｅ、８ｆが従続されており、順
次分周動作を行い、前記ＮＡＮＤゲート８ｇにより６０
を検出したときＮＡＮＤゲー）デーを介して全段をリセ
ットする６０進カウンターとして構成されており、該Ｎ
ＡＮＤゲート８ｇからは、第２図（ハ）に示すごとく６
０秒検出信号ＰＲが出力される。
次分周動作を行い、前記ＮＡＮＤゲート８ｇにより６０
を検出したときＮＡＮＤゲー）デーを介して全段をリセ
ットする６０進カウンターとして構成されており、該Ｎ
ＡＮＤゲート８ｇからは、第２図（ハ）に示すごとく６
０秒検出信号ＰＲが出力される。
１０はイニシャライズ用スイッチ回路であり、外部操作
部材に連動して動作するスイッチＳＷ２とインバーター
１０８よりなり、前記表示装置１１に於ける秒針が零秒
にあるときに前記スイッチＳＷ２をＯＮすることにより
インバーター１０ａを介して前記秒針位置検出用回路８
のＮＡＮＤゲ−） ８ ａ Ｋ Ｉ、レベルの信号を供
給して、Ｔ −１” Ｆ８ａ〜８「までのカウンターを
リセットしイニシャライズする。
部材に連動して動作するスイッチＳＷ２とインバーター
１０８よりなり、前記表示装置１１に於ける秒針が零秒
にあるときに前記スイッチＳＷ２をＯＮすることにより
インバーター１０ａを介して前記秒針位置検出用回路８
のＮＡＮＤゲ−） ８ ａ Ｋ Ｉ、レベルの信号を供
給して、Ｔ −１” Ｆ８ａ〜８「までのカウンターを
リセットしイニシャライズする。
９は零検出回路であり、ＮＡＮＤゲート９ａ、９ｂＫよ
りラッチ回路が構成されている。該ランチ回路のセット
別入力端は前記秒針位置検出回路８からの６０秒検出Ｍ
’Ｐｒ’ Ｐ ｎが入力され、リセット側入力端は前
記波形整形回路４からモーター駆動用信号１）Ｄが入力
され、零検出信号Ｐ２を出力する。
りラッチ回路が構成されている。該ランチ回路のセット
別入力端は前記秒針位置検出回路８からの６０秒検出Ｍ
’Ｐｒ’ Ｐ ｎが入力され、リセット側入力端は前
記波形整形回路４からモーター駆動用信号１）Ｄが入力
され、零検出信号Ｐ２を出力する。
次に上記構成に於ける動作の説明を行う。
電子時計は電池の投入と共に時刻台ぜを必ず行うことに
なるが、この時秒針を零の位置にする必要がある。した
がって電池投入時前記イニシャライズ用スイッチＳＷ２
をＯＮすると前記秒針位置検出回路８のＴ−ＦＦ８ａ〜
８ｆ及びＮＡＮＤゲート８ｇ、８１］により構成される
６０進カウンターはリセットされその内容は零になる。
なるが、この時秒針を零の位置にする必要がある。した
がって電池投入時前記イニシャライズ用スイッチＳＷ２
をＯＮすると前記秒針位置検出回路８のＴ−ＦＦ８ａ〜
８ｆ及びＮＡＮＤゲート８ｇ、８１］により構成される
６０進カウンターはリセットされその内容は零になる。
この状態から通常は、前記発振回路１かもの発振信号を
入力として前記分周回路２が分周動作を行い、該分周回
路２からのＩ ＨｚＯ分周信号が前記切換回路６を介し
て選択的に前記波形整形回路４に供給されている。
入力として前記分周回路２が分周動作を行い、該分周回
路２からのＩ ＨｚＯ分周信号が前記切換回路６を介し
て選択的に前記波形整形回路４に供給されている。
該波形整形回路４かものモーター駆動信号ＰＤは第２図
（イ）に示す如（１１１ｚ信号に同期して前記分周信号
ｆ１の半周期のパルスを出力する。このモーター駆動信
号ＰｎＫ対応して前記モーター６及び表示装置１１０秒
針は運針されると共に、前記秒針位置検出回路８のＴ−
ＦＦ８ａはインバーター８１を介して入力されるモータ
ー駆動信号ＰＤを計数１〜、前甫；秒針の運針された数
に対応する数を計数記憶している。
（イ）に示す如（１１１ｚ信号に同期して前記分周信号
ｆ１の半周期のパルスを出力する。このモーター駆動信
号ＰｎＫ対応して前記モーター６及び表示装置１１０秒
針は運針されると共に、前記秒針位置検出回路８のＴ−
ＦＦ８ａはインバーター８１を介して入力されるモータ
ー駆動信号ＰＤを計数１〜、前甫；秒針の運針された数
に対応する数を計数記憶している。
この状態から前記秒帰零用スイッチ７のスイッチＳＷＩ
をＯＮすると、回期してＤ −Ｆ Ｆ ７１）の反転出
力端子ＱはＩ７レベルのコントロール信号ＰＣとなり、
前記切換回路６は前記分周回路２からの１６ ［１ｚの
分周信号を選択し、切換出力する。
をＯＮすると、回期してＤ −Ｆ Ｆ ７１）の反転出
力端子ＱはＩ７レベルのコントロール信号ＰＣとなり、
前記切換回路６は前記分周回路２からの１６ ［１ｚの
分周信号を選択し、切換出力する。
そして１６ｔｌｚ分周信号は前記波形整形回路４に供給
され第２図（イ）に示す如くモーター駆動用信号Ｐ、、
は１゛１の時点より１６Ｈｚに同期した早送りパルスと
なる。従って前記秒針位置検出回路８に入力される信号
も１６１１７の早送り信号が入力される。
され第２図（イ）に示す如くモーター駆動用信号Ｐ、、
は１゛１の時点より１６Ｈｚに同期した早送りパルスと
なる。従って前記秒針位置検出回路８に入力される信号
も１６１１７の早送り信号が入力される。
そして秒針が零の位置に来た時点すなわち１゛２の時点
では前記秒針位置検出回路８のＴ −Ｆ’ Ｆ８ａ〜８
ｆは６０をカウントｌ、ＮＡ Ｎ Ｄデート８ｇからは
第２図（）・）に示す如く６０秒検出信号ＰＲを出力す
る。
では前記秒針位置検出回路８のＴ −Ｆ’ Ｆ８ａ〜８
ｆは６０をカウントｌ、ＮＡ Ｎ Ｄデート８ｇからは
第２図（）・）に示す如く６０秒検出信号ＰＲを出力す
る。
該６０秒検出信号ＰＲが出力されると前記Ｔ −Ｆ Ｆ
８ ａ〜８ｆはリセットされると共に、前記零検出回
路９のセット側入力に供給されるため、第２図（ニ）に
示ず如く零検出信号Ｐ２はＩ」レベルとなる。
８ ａ〜８ｆはリセットされると共に、前記零検出回
路９のセット側入力に供給されるため、第２図（ニ）に
示ず如く零検出信号Ｐ２はＩ」レベルとなる。
従って前記秒帰零スイッチ回路７のＤ −Ｆ Ｆ７１）
はりセットされ反転出力端子Ｑからは１ルベルのコント
ロール信号ＰＣが出力されるため前記切換回路６は再び
前記分周回路２のｌ Ｈｚ倍信号選択し切換出力しはじ
める。
はりセットされ反転出力端子Ｑからは１ルベルのコント
ロール信号ＰＣが出力されるため前記切換回路６は再び
前記分周回路２のｌ Ｈｚ倍信号選択し切換出力しはじ
める。
そして次に１ ｆｌｚ信号の立上りが前記波形整形回路
４に供給されてモーター駆動用信号ＰＤが出力される時
点Ｔ３まで前記零検出回路９からの零検出信号Ｐ２はＩ
−Ｔレベルを保つ。
４に供給されてモーター駆動用信号ＰＤが出力される時
点Ｔ３まで前記零検出回路９からの零検出信号Ｐ２はＩ
−Ｔレベルを保つ。
すなわち秒針が零位置から１秒の位置に動く間、又は前
記秒針位置検出回路８のＴ−ＦＦ８ａ〜８ｆの内容が０
から１に変化する間のみ零検出信号Ｐｚを出力している
。
記秒針位置検出回路８のＴ−ＦＦ８ａ〜８ｆの内容が０
から１に変化する間のみ零検出信号Ｐｚを出力している
。
」二記の如く本発明は複数のバイナリ−カウンターより
構成される任意分周器に於ける零状態をレベル信号とし
て取り出すのに非常に簡単な回路構成により実現するこ
とを可能とし、ひいてはＩＣＣランプイズの小型化に影
響を与えデザイン性の豊かな時計を提供する上で効果が
あった。
構成される任意分周器に於ける零状態をレベル信号とし
て取り出すのに非常に簡単な回路構成により実現するこ
とを可能とし、ひいてはＩＣＣランプイズの小型化に影
響を与えデザイン性の豊かな時計を提供する上で効果が
あった。
【図面の簡単な説明】
第１図は本発明に於けるブロック線図であり、第２図は
第１図中に於ける電圧波形図である。 １・・・・・・発振回路、 ２・・・・・分周回路、 ３・・・・・切換回路、 ４・・・・・・波形整形回路、 ７・・・・・秒帰零用スイッチ回路、 ８・・・・・・秒針位置検出回路、 ９・・・・・・零検出回路、 １１・・・・・・指針式表示装置。
第１図中に於ける電圧波形図である。 １・・・・・・発振回路、 ２・・・・・分周回路、 ３・・・・・切換回路、 ４・・・・・・波形整形回路、 ７・・・・・秒帰零用スイッチ回路、 ８・・・・・・秒針位置検出回路、 ９・・・・・・零検出回路、 １１・・・・・・指針式表示装置。
Claims (1)
- 複数のバイナリ−カウンターより成り、クロックを計数
して分周動作を行うと共に、前記バイナリ−カウンター
の任意段からの出力信号をリセット信号としてリセット
を行う任意分周器に於いて、前記リセット信号によりセ
ットされ、且つ前記バイナリ−カウンターがリセットさ
れた後の最初のクロック信号によりリセットされるラッ
チ回路を設け、該ラッチ回路の出力信号を零検出信号と
した事を特徴とする分周器の零検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12674083A JPS6018786A (ja) | 1983-07-12 | 1983-07-12 | 分周器の零検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12674083A JPS6018786A (ja) | 1983-07-12 | 1983-07-12 | 分周器の零検出回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6018786A true JPS6018786A (ja) | 1985-01-30 |
Family
ID=14942726
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12674083A Pending JPS6018786A (ja) | 1983-07-12 | 1983-07-12 | 分周器の零検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6018786A (ja) |
-
1983
- 1983-07-12 JP JP12674083A patent/JPS6018786A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5361290A (en) | Clock generating circuit for use in single chip microcomputer | |
| JPS61191973A (ja) | 試験回路をそなえた半導体集積回路 | |
| JPH1195859A (ja) | 集積回路内蔵発振回路 | |
| JP3523362B2 (ja) | クロック回路及びこれを用いたプロセッサ | |
| JPH10276083A (ja) | 偶数奇数分周回路 | |
| JPS6018786A (ja) | 分周器の零検出回路 | |
| JPS6129577B2 (ja) | ||
| JPH0783262B2 (ja) | シンセサイザ装置 | |
| JP2964704B2 (ja) | クロック停止回路 | |
| JPH10322182A (ja) | クロック断検出回路 | |
| US4247932A (en) | Electronic timepiece | |
| JP4149634B2 (ja) | 分周回路 | |
| KR970024896A (ko) | 비디오 신호의 수직동기신호 생성장치 | |
| JP2597110B2 (ja) | 電子時計 | |
| JPH0193916A (ja) | 同期式状態保持回路 | |
| JP2000163155A (ja) | データ処理回路 | |
| JPH067383Y2 (ja) | クロック発生回路 | |
| JPS5850060A (ja) | 電子式卓上計算機 | |
| JPH1168555A (ja) | クロック分周切替回路 | |
| JPH05299984A (ja) | 周波数逓倍回路及び画面表示装置 | |
| JPS601983B2 (ja) | 分周回路 | |
| JPS6244387Y2 (ja) | ||
| JP2622853B2 (ja) | ２逓倍回路 | |
| JPS6029751Y2 (ja) | 電子時計 | |
| JPS6233394Y2 (ja) |