JPS6018714A - ウオツチドツグタイマ - Google Patents
ウオツチドツグタイマInfo
- Publication number
- JPS6018714A JPS6018714A JP12734483A JP12734483A JPS6018714A JP S6018714 A JPS6018714 A JP S6018714A JP 12734483 A JP12734483 A JP 12734483A JP 12734483 A JP12734483 A JP 12734483A JP S6018714 A JPS6018714 A JP S6018714A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- counter
- cpu
- interrupt
- watchdog timer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01D—MEASURING NOT SPECIALLY ADAPTED FOR A SPECIFIC VARIABLE; ARRANGEMENTS FOR MEASURING TWO OR MORE VARIABLES NOT COVERED IN A SINGLE OTHER SUBCLASS; TARIFF METERING APPARATUS; MEASURING OR TESTING NOT OTHERWISE PROVIDED FOR
- G01D3/00—Indicating or recording apparatus with provision for the special purposes referred to in the subgroups
- G01D3/08—Indicating or recording apparatus with provision for the special purposes referred to in the subgroups with provision for safeguarding the apparatus, e.g. against abnormal operation, against breakdown
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Testing Or Calibration Of Command Recording Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、システムの異常停止を前もってシステムに通
知するようにしたウォッチドッグタイマに関するもので
ある。
知するようにしたウォッチドッグタイマに関するもので
ある。
従来、コンピュータシステムの異常を検出する装置とし
てウォッチドッグタイマがある。このウォッチドッグタ
イマは、第1図に示すように、コンピュータシステムの
プログラムが一定周期、例えば10秒毎にウォッチドッ
グタイマに信号を出力し、一定時間以内1例えば、30
秒以内にプログラムからの信号がない場合は、異常とし
て、異常信号を外部に出力する。
てウォッチドッグタイマがある。このウォッチドッグタ
イマは、第1図に示すように、コンピュータシステムの
プログラムが一定周期、例えば10秒毎にウォッチドッ
グタイマに信号を出力し、一定時間以内1例えば、30
秒以内にプログラムからの信号がない場合は、異常とし
て、異常信号を外部に出力する。
コンピュータシステムVi、信頼性を向上させるために
、ソフトウェアプログラムに、自システムの監視機能を
備えているが、下記のよう!:ctJ合は、検知するこ
とができ彦かった。
、ソフトウェアプログラムに、自システムの監視機能を
備えているが、下記のよう!:ctJ合は、検知するこ
とができ彦かった。
■ リアルタイムクロックの異常による停止、例えば、
中央波)I処理装置(以下cpvと略称する。)の割込
Vf可ビットのビット落ち等によるリアルタイムクロッ
クは停止は、ウォッチドッグタイマへのアクセスを含め
全ての機能は停止する。
中央波)I処理装置(以下cpvと略称する。)の割込
Vf可ビットのビット落ち等によるリアルタイムクロッ
クは停止は、ウォッチドッグタイマへのアクセスを含め
全ての機能は停止する。
(2) ソフトウェアプログラムの誤りによってプログ
ラムが永久ループをした場合、そのプログラムより優先
順位の低いプログラムは実行不可能となり、この低いプ
ログラムにウォッチドッグタイマをアクセスするプログ
ラムが入っている場合はシステム停止となる。
ラムが永久ループをした場合、そのプログラムより優先
順位の低いプログラムは実行不可能となり、この低いプ
ログラムにウォッチドッグタイマをアクセスするプログ
ラムが入っている場合はシステム停止となる。
これらの異常は5システムを停止するまでも々く、復旧
できるものであるが、従来のウオッチドックタイマでは
、その検出ができなかった。
できるものであるが、従来のウオッチドックタイマでは
、その検出ができなかった。
本発明は、上記事情に鑑みカされたもので、その目的と
するところは、システムの停止を前もってCPUに通知
することのできるウオツクドッグタイマを提供しようと
いうものである。
するところは、システムの停止を前もってCPUに通知
することのできるウオツクドッグタイマを提供しようと
いうものである。
以下、本発明を第2図・第3図に基づいて詳述する。
第2図において、1はCPUインタフェースで、cpv
<図示省略)のプログラムの動作により一定周期で信号
Wを、後述のウォッチドッグタイマ2に出力する。壕だ
、ウォッチドッグタイマ2からの割込信号Rを入力して
CPUに出力する。この割込信号Rは、割込み許可信号
とのAND条件をとらないようにしてCPUへ出力する
ために、割込み許可信号の有無にかかわらずCPUの許
す最優先順位の信号となる。
<図示省略)のプログラムの動作により一定周期で信号
Wを、後述のウォッチドッグタイマ2に出力する。壕だ
、ウォッチドッグタイマ2からの割込信号Rを入力して
CPUに出力する。この割込信号Rは、割込み許可信号
とのAND条件をとらないようにしてCPUへ出力する
ために、割込み許可信号の有無にかかわらずCPUの許
す最優先順位の信号となる。
ウォッチドッグタイマ2は、カウンタ3と割込発生回路
4とから41′〜成する。カウンタ3け、一定時間経過
後のm秒にカウントアツプして、システム異常信号りと
して出力する第1のカウンタ31と、常秒よシ短いn秒
でカウントアツプしてシステムリカバリ信号R1として
割込発生回路4に出力する第2のカウンタとを有してい
る。また、各カウンタ31,32け、信号Wによりクリ
アされる。割込発生回路41′J、信号R1の入力によ
り、割込信号RをCPUインタフェース1に出力する。
4とから41′〜成する。カウンタ3け、一定時間経過
後のm秒にカウントアツプして、システム異常信号りと
して出力する第1のカウンタ31と、常秒よシ短いn秒
でカウントアツプしてシステムリカバリ信号R1として
割込発生回路4に出力する第2のカウンタとを有してい
る。また、各カウンタ31,32け、信号Wによりクリ
アされる。割込発生回路41′J、信号R1の入力によ
り、割込信号RをCPUインタフェース1に出力する。
第3図は、信号Wと各カウンタ31,32との信号の関
係を示したタイムチャート図で、イは信号W、口はカウ
ンタ32からの信号R1、ハはカウンタ31からの信号
りを夫々示している。
係を示したタイムチャート図で、イは信号W、口はカウ
ンタ32からの信号R1、ハはカウンタ31からの信号
りを夫々示している。
以」二のようK il、¥成されたものにおいて、次に
動作を説明する0、 今、システムが正常である場合、プログラムはn秒よシ
知い時間の1fd期でCPUインタフェース1を介して
・111号Wをカウンタ3に出力する。この信号Wによ
り各カウンタ31.32はクリアされる。
動作を説明する0、 今、システムが正常である場合、プログラムはn秒よシ
知い時間の1fd期でCPUインタフェース1を介して
・111号Wをカウンタ3に出力する。この信号Wによ
り各カウンタ31.32はクリアされる。
このとき、何らかの異常で、第3図・イの時刻1、に示
すように、信号Wが発生しなかったとすると、第3・口
に示すように前回の信号Wよ、9s秒後の時刻t2で信
号R1を割込発生回路4に出力する。割込発生回路4で
、割込信号RをCPUインタフェース1を介してCPH
に出力する。CPUでは、この割込信号Rを入力するこ
とによシ異常箇所の検出を行なうrl例えば、CPUは
、リアルタイムクロックの割込許可ビットのビット落チ
の異常を検出すると、割込許可ビットを立てることによ
シ後1日させる。また、cpvは、自システム内のプロ
グラム情報を調査し、永久ループ中のプロセスを発見し
て、そのプログラムを停止させることにより復旧させる
。そして、この復旧処理を行なっても異常が回復しない
場合は、第3図・ハに示すように時刻t3でシステム異
常信号りを外部に出力する。
すように、信号Wが発生しなかったとすると、第3・口
に示すように前回の信号Wよ、9s秒後の時刻t2で信
号R1を割込発生回路4に出力する。割込発生回路4で
、割込信号RをCPUインタフェース1を介してCPH
に出力する。CPUでは、この割込信号Rを入力するこ
とによシ異常箇所の検出を行なうrl例えば、CPUは
、リアルタイムクロックの割込許可ビットのビット落チ
の異常を検出すると、割込許可ビットを立てることによ
シ後1日させる。また、cpvは、自システム内のプロ
グラム情報を調査し、永久ループ中のプロセスを発見し
て、そのプログラムを停止させることにより復旧させる
。そして、この復旧処理を行なっても異常が回復しない
場合は、第3図・ハに示すように時刻t3でシステム異
常信号りを外部に出力する。
以上のように、本発明は、システムの異常信号を出力す
る前に、システムへ通知するようにしたもので、リアル
タイムクロックの割込許可ビットのビット落ちや、プロ
グラムの永久ループによるシステムダウンを防止する。
る前に、システムへ通知するようにしたもので、リアル
タイムクロックの割込許可ビットのビット落ちや、プロ
グラムの永久ループによるシステムダウンを防止する。
また、割込を発生するまでのインターバル時間は設定可
能でおるので、あらゆるアプリケーションシステムに対
応できる等の優れた利点を有するものである。
能でおるので、あらゆるアプリケーションシステムに対
応できる等の優れた利点を有するものである。
第1図は従来のウォッチドッグタイマのタイムチャート
図、第2図は本発明の一実施例を示した構成図、第3図
は本発明を説明するためのタイムチャート図である。 1はCPUインタフェース、2はウォッチドッグタイマ
、3はカウンタ、4Fi割込発生回路。 特許出願人
図、第2図は本発明の一実施例を示した構成図、第3図
は本発明を説明するためのタイムチャート図である。 1はCPUインタフェース、2はウォッチドッグタイマ
、3はカウンタ、4Fi割込発生回路。 特許出願人
Claims (1)
- 中央演算処理装置から一定周期で信号をウォッチドッグ
タイマに出力するものにおいて、前記ウォッチドッグタ
イマに、一定時間経過後にシステム異常信号を出力する
第1のカウンタと、この第1のカウンタよシ短い時間で
カウントアツプしてシステムリカバリ信号を出力する第
2のカウンタと、このシステムリカバリ信号によル割込
信号を前記中央演算処理装置へ出力する割込発生回路と
を設けたことを特徴とするウォッチドッグタイマ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12734483A JPS6018714A (ja) | 1983-07-13 | 1983-07-13 | ウオツチドツグタイマ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12734483A JPS6018714A (ja) | 1983-07-13 | 1983-07-13 | ウオツチドツグタイマ |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6018714A true JPS6018714A (ja) | 1985-01-30 |
Family
ID=14957597
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP12734483A Pending JPS6018714A (ja) | 1983-07-13 | 1983-07-13 | ウオツチドツグタイマ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6018714A (ja) |
-
1983
- 1983-07-13 JP JP12734483A patent/JPS6018714A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN109144851B (zh) | 面向任务死限监控的多余度软件调试装置及调试方法 | |
JPS6018714A (ja) | ウオツチドツグタイマ | |
KR100687616B1 (ko) | 프로세서의 장애 감지 복구 장치 및 그 방법 | |
JPS5983438A (ja) | プログラム異常検出方式 | |
JPS6260019A (ja) | 情報処理装置 | |
JPS5868166A (ja) | プロセツサ異常監視装置 | |
JPH0581080A (ja) | マイクロプロセツサの暴走監視装置 | |
JPH04155543A (ja) | マイコン誤動作自己検知方式 | |
JPS5819097B2 (ja) | 電子計算機システム監視方式 | |
JPH04182842A (ja) | タイマ監視方式 | |
JP2675645B2 (ja) | システム故障監視装置 | |
JPS5845054B2 (ja) | ウォッチドッグ・タイマの異常救済方式 | |
JPS58184667A (ja) | 情報処理装置 | |
JPH01281540A (ja) | 障害検知装置 | |
JPS6051141B2 (ja) | プログラム暴走検出方式 | |
JPS6343561Y2 (ja) | ||
JPS6320548A (ja) | Cpuのス−パ−バイザ/リセツト回路 | |
JPS63280345A (ja) | プログラム異常検出方法 | |
JPH0277854A (ja) | マイクロプロセッサのリセット方式 | |
JPH10143393A (ja) | 診断処理装置 | |
JPS62175046A (ja) | アラ−ム通知方式 | |
JPH01154258A (ja) | ウォッチドッグタイマによる誤動作検出装置 | |
JPS616743A (ja) | 演算制御ユニツト | |
JPS58158751A (ja) | コンピユ−タの異常検出方法 | |
JPS61267848A (ja) | 通信制御方式 |