JPS5845054B2 - ウォッチドッグ・タイマの異常救済方式 - Google Patents
ウォッチドッグ・タイマの異常救済方式Info
- Publication number
- JPS5845054B2 JPS5845054B2 JP54153959A JP15395979A JPS5845054B2 JP S5845054 B2 JPS5845054 B2 JP S5845054B2 JP 54153959 A JP54153959 A JP 54153959A JP 15395979 A JP15395979 A JP 15395979A JP S5845054 B2 JPS5845054 B2 JP S5845054B2
- Authority
- JP
- Japan
- Prior art keywords
- watchdog timer
- clock
- computer
- time
- idle
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Debugging And Monitoring (AREA)
Description
【発明の詳細な説明】
本発明は、計算機においてクロック割込み回路とウォッ
チドッグ・タイマ回路とを共通のクロック源で動作させ
るときの、クロック源の故障によるウォッチドッグ・タ
イマの異常を救済する方式%式% 計算機においては、定周期プログラムを起動するタイ□
ング信号を演算制御装置に与えるためにクロック割込み
回路が設けられ、また、クロック割込み抜は等によるプ
ログラムの異常ルーピングを検出するためにウォッチド
ッグ・タイマ回路が設けられる。
チドッグ・タイマ回路とを共通のクロック源で動作させ
るときの、クロック源の故障によるウォッチドッグ・タ
イマの異常を救済する方式%式% 計算機においては、定周期プログラムを起動するタイ□
ング信号を演算制御装置に与えるためにクロック割込み
回路が設けられ、また、クロック割込み抜は等によるプ
ログラムの異常ルーピングを検出するためにウォッチド
ッグ・タイマ回路が設けられる。
クロック割込み回路もウォッチドッグ・タイマ回路も、
それぞれ基本のクロック源から信号をもらって動作する
が、小形で廉価な計算機においては、クロック割込み回
路もウォッチドッグ・タイマ回路も共通のクロック源に
よって動作させることが行なわれる。
それぞれ基本のクロック源から信号をもらって動作する
が、小形で廉価な計算機においては、クロック割込み回
路もウォッチドッグ・タイマ回路も共通のクロック源に
よって動作させることが行なわれる。
その場合、クロック源が故障すると、クロック割込み異
常になるとともにそれを検出すべきウォッチドッグ・タ
イマも異常になるので、確実な異常検出ができなくなる
。
常になるとともにそれを検出すべきウォッチドッグ・タ
イマも異常になるので、確実な異常検出ができなくなる
。
本発明の目的は、クロック割込み回路のクロック源とウ
ォッチドッグ・タイマ回路のクロック源とを共通化した
場合の、共通りロック源の故障によるウォッチドッグ・
タイマの異常を簡単な手法で救済する方式を提供するこ
とにある。
ォッチドッグ・タイマ回路のクロック源とを共通化した
場合の、共通りロック源の故障によるウォッチドッグ・
タイマの異常を簡単な手法で救済する方式を提供するこ
とにある。
本発明は、計算機に備えられた稼動率管理機能の一部で
ある空き時間計測ルーチンを利用し、空き時間計数値が
所定値を越えたとき、ウォッチドッグ・タイマのタイム
アツプに相当する異常報知信号を発するようにしたもの
である。
ある空き時間計測ルーチンを利用し、空き時間計数値が
所定値を越えたとき、ウォッチドッグ・タイマのタイム
アツプに相当する異常報知信号を発するようにしたもの
である。
以下、図面によって本発明を説明する。
第1図は、本発明実施例の概念的構成図である。
第1図において、1は基本クロック源、2・2′は分周
器、3はウォッチドッグ・タイマ、4はオアゲート、5
は計算機本体、51は計算機内の1秒周期プログラム、
52は計算機内のモニタ・プログラムの1部をなすアイ
ドル・ルーチンである。
器、3はウォッチドッグ・タイマ、4はオアゲート、5
は計算機本体、51は計算機内の1秒周期プログラム、
52は計算機内のモニタ・プログラムの1部をなすアイ
ドル・ルーチンである。
基本クロック源1の信号は、分周器2で1秒周期のクロ
ックに分周され、計算機本体5にクロック割込み信号と
して与えられるとともに、分周器2′で適宜に分周され
てウォッチドッグ・タイマにカウント・クロックとして
与えられる。
ックに分周され、計算機本体5にクロック割込み信号と
して与えられるとともに、分周器2′で適宜に分周され
てウォッチドッグ・タイマにカウント・クロックとして
与えられる。
計算機本体5においては、クロック割込みがあるたびに
、1秒周期プログラム51が実行され、例えば外部の制
御対象のDDC(ダイレクト・ディジタル・コントロー
ル)等が行なわれる。
、1秒周期プログラム51が実行され、例えば外部の制
御対象のDDC(ダイレクト・ディジタル・コントロー
ル)等が行なわれる。
このプログラムの実行過程でウォッチドッグ・タイマ3
のリセットが行なわれる。
のリセットが行なわれる。
1秒周期プログラム51の実行が終わると、計算機5は
モニタ・エンドし、アイドル・ルーチン52において、
次のクロック割込みまでの計算機空き時間を計測する。
モニタ・エンドし、アイドル・ルーチン52において、
次のクロック割込みまでの計算機空き時間を計測する。
空き時間の計測は、アイドル・ルーチン52のルーピン
グ回数に基づいて行なわれる。
グ回数に基づいて行なわれる。
アイドル・ルーチンの命令ステップ数と1命令当りの実
行時間が予めわかっているので、ルーピング回数から空
き時間を求めることが可能になる。
行時間が予めわかっているので、ルーピング回数から空
き時間を求めることが可能になる。
このような空き時間計測は、計算機5の稼動率管理機能
の一部として普通に設けられるものである。
の一部として普通に設けられるものである。
空き時間計測値が所定の限度を越えると、計算機5から
警報が発せられる。
警報が発せられる。
ウォッチドッグ・タイマ3は、1秒周期プログラムによ
るリセットのたびに初期化され、その初期値からのカウ
ント・ダウンを行なう。
るリセットのたびに初期化され、その初期値からのカウ
ント・ダウンを行なう。
クロック割込みが正常で、それに応じた1秒周期プログ
ラムが正常に実行されている間は、ウォッチドッグ・タ
イマ3はタイムアツプすることはないが、どちらか力過
常になってリセットがなされなくなるとウォッチドッグ
・タイマ3はタイムアツプし報知信号を発生する。
ラムが正常に実行されている間は、ウォッチドッグ・タ
イマ3はタイムアツプすることはないが、どちらか力過
常になってリセットがなされなくなるとウォッチドッグ
・タイマ3はタイムアツプし報知信号を発生する。
ウォッチドッグ・タイマ3のタイムアツプ信号と、計算
機5のアイドル・ルーチン52からの警報信号と、計算
機5のダウン信号(ラン信号の否定値)はオアゲート4
により論理和され、異常報知信号として出力される。
機5のアイドル・ルーチン52からの警報信号と、計算
機5のダウン信号(ラン信号の否定値)はオアゲート4
により論理和され、異常報知信号として出力される。
1秒周期プログラム51の一例とアイドル・ルーチンの
一例をフローチャートによって第2図に示す。
一例をフローチャートによって第2図に示す。
1秒周期プログラム51は、段階511〜515によっ
て構成される。
て構成される。
段階511,512は稼動率管理のための空き時間計測
データ処理であり、データ処理にともなって空き時間の
秒カウンタはリセットされる。
データ処理であり、データ処理にともなって空き時間の
秒カウンタはリセットされる。
段階513はDDC処理、段階514はウォッチドッグ
・タイマ3のリセット処理、段階515はシーケンス制
御処理である。
・タイマ3のリセット処理、段階515はシーケンス制
御処理である。
アイドル・ルーチン52は段階521〜524によって
構成される。
構成される。
段階521はクロック割込みの有無に基づく分岐点であ
って、クロック割込みがあるときは1秒周期プログラム
に分岐し、クロック割込みがないときは段階522に分
岐する。
って、クロック割込みがあるときは1秒周期プログラム
に分岐し、クロック割込みがないときは段階522に分
岐する。
段階522は空き時間の秒カウンタを単位量だけカウン
ト・アップさせる処理であって、アイドル・ルーチン5
2の命令ステップ数に応じた単位量を空き時間秒カウン
タに積算させる。
ト・アップさせる処理であって、アイドル・ルーチン5
2の命令ステップ数に応じた単位量を空き時間秒カウン
タに積算させる。
このカウンタは単なるレジスタであってよい。
段階523は空き時間秒カウンタの計数値に基づく分岐
点であって、計数値が所定値(例えば4秒)より小さい
ときは段階521に戻り、計数値が所定値以上ならば段
階524に分岐する。
点であって、計数値が所定値(例えば4秒)より小さい
ときは段階521に戻り、計数値が所定値以上ならば段
階524に分岐する。
段階524は警報信号発生処理である。
このように構成された装置の動作は次のとおりである。
動作説明図を第3図に示す。基本クロック源1とその他
の各部がすべて正常であるときは、1秒ごとのクロック
割込みのつど、1秒周期プログラム51が正常に実行さ
れ、かつウォッチドッグ・タイマ3は常にタイムアツプ
以前にリセットされ、またアイドル・ルーチン52によ
る空き時間の秒計数値は常に1秒以下である。
の各部がすべて正常であるときは、1秒ごとのクロック
割込みのつど、1秒周期プログラム51が正常に実行さ
れ、かつウォッチドッグ・タイマ3は常にタイムアツプ
以前にリセットされ、またアイドル・ルーチン52によ
る空き時間の秒計数値は常に1秒以下である。
この状態で、基本クロック源1が故障してクロック信号
を発しなくなると、クロック割込みが行なわれなくなる
が、クロック割込みがとだえたことを検出すべきウォッ
チドッグ・タイマ3も動作も停止しているので、ウォッ
チドッグ・タイマ3による異常検出は不可能となる。
を発しなくなると、クロック割込みが行なわれなくなる
が、クロック割込みがとだえたことを検出すべきウォッ
チドッグ・タイマ3も動作も停止しているので、ウォッ
チドッグ・タイマ3による異常検出は不可能となる。
しかし、このとき計算機5はアイドル・ル・−チン52
でルーピングしており、その間に空き時間秒カウンタの
計数値が増加するので、それが所定値に到するとともに
警報が発せられる。
でルーピングしており、その間に空き時間秒カウンタの
計数値が増加するので、それが所定値に到するとともに
警報が発せられる。
この警報はオアゲート4を通じてウォッチドッグ・タイ
マ3のタイムアツプ相当の信号として出力される。
マ3のタイムアツプ相当の信号として出力される。
このように本発明は、計算機に備えられた稼動率管理機
能の一部である空き時間計測ルーチンを利用し、空き時
間計数値が所定値を越えたとき、ウォッチドッグ・タイ
マのタイムアツプに相当する異常報知信号を発するよう
にしたので、クロック割込み回路のクロック源とウォッ
チドッグ・タイマ回路のクロック源を共通化した場合の
クロック源の故障によるウォッチドッグ・タイマの異常
を簡単な手法で救済できる。
能の一部である空き時間計測ルーチンを利用し、空き時
間計数値が所定値を越えたとき、ウォッチドッグ・タイ
マのタイムアツプに相当する異常報知信号を発するよう
にしたので、クロック割込み回路のクロック源とウォッ
チドッグ・タイマ回路のクロック源を共通化した場合の
クロック源の故障によるウォッチドッグ・タイマの異常
を簡単な手法で救済できる。
第1図は、本発明実施例の概念的構成図、第2図は、計
算機プログラム例のフローチャート、第3図は、第1図
の装置の動作説明図である。 1・・・・・・基本クロック源、2,2′・・・・・・
分周器、3・・・・・・ウォッチドッグ・タイマ 4・
・・・・・オアゲート、5・・・・・・計算機本体。
算機プログラム例のフローチャート、第3図は、第1図
の装置の動作説明図である。 1・・・・・・基本クロック源、2,2′・・・・・・
分周器、3・・・・・・ウォッチドッグ・タイマ 4・
・・・・・オアゲート、5・・・・・・計算機本体。
Claims (1)
- 1 割薄機が稼動率管理機能の一部として定周期プログ
ラムの実行動作の合い間の空き時間を計測するルーチン
を持ち、クロック割込み回路とウォッチドッグ・タイマ
とが共通のクロック源の信号に基づいて動作するように
なっている計算機システムにおいて、空き時間計測値が
所定の限度を越えたとき報知信号を発するようにしたウ
ォッチドッグ・タイマの異常救済方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP54153959A JPS5845054B2 (ja) | 1979-11-27 | 1979-11-27 | ウォッチドッグ・タイマの異常救済方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP54153959A JPS5845054B2 (ja) | 1979-11-27 | 1979-11-27 | ウォッチドッグ・タイマの異常救済方式 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5676858A JPS5676858A (en) | 1981-06-24 |
JPS5845054B2 true JPS5845054B2 (ja) | 1983-10-06 |
Family
ID=15573805
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP54153959A Expired JPS5845054B2 (ja) | 1979-11-27 | 1979-11-27 | ウォッチドッグ・タイマの異常救済方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5845054B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0351160Y2 (ja) * | 1984-12-13 | 1991-10-31 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2602918B2 (ja) * | 1988-10-04 | 1997-04-23 | 三菱電機株式会社 | 時間測定方法 |
-
1979
- 1979-11-27 JP JP54153959A patent/JPS5845054B2/ja not_active Expired
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0351160Y2 (ja) * | 1984-12-13 | 1991-10-31 |
Also Published As
Publication number | Publication date |
---|---|
JPS5676858A (en) | 1981-06-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4072852A (en) | Digital computer monitoring and restart circuit | |
JPS60263235A (ja) | マイクロコンピユ−タシステム | |
JPS5845054B2 (ja) | ウォッチドッグ・タイマの異常救済方式 | |
US4785417A (en) | Electronic postage meter having an out of sequence checking arrangement | |
JP4194748B2 (ja) | 演算制御装置 | |
JP2870250B2 (ja) | マイクロプロセッサの暴走監視装置 | |
JPS5983438A (ja) | プログラム異常検出方式 | |
JPS60100235A (ja) | 自己診断回路 | |
JPH0426738B2 (ja) | ||
SU903886A1 (ru) | Устройство дл обнаружени ошибок в блоках контрол процессора | |
JPH05233374A (ja) | ウオッチドッグタイマ装置 | |
JPH04283840A (ja) | 情報処理装置の診断方法 | |
JPS61165143A (ja) | Cpuの誤動作防止方式 | |
JPS6051141B2 (ja) | プログラム暴走検出方式 | |
JPS5868166A (ja) | プロセツサ異常監視装置 | |
JPS5937880Y2 (ja) | 異常監視装置 | |
JP2516711B2 (ja) | ウォッチドッグタイマ装置 | |
JPH05257748A (ja) | マイクロプロセッサ装置 | |
JPS5819097B2 (ja) | 電子計算機システム監視方式 | |
JPS626262B2 (ja) | ||
JPS6320548A (ja) | Cpuのス−パ−バイザ/リセツト回路 | |
JPS6284315A (ja) | フアン停止検出方法 | |
JPS5834855B2 (ja) | 計算機監視方法 | |
JPH01185742A (ja) | プログラム暴走検出回路 | |
JPS5983255A (ja) | 複写機の制御方法 |