JPH0277854A - マイクロプロセッサのリセット方式 - Google Patents
マイクロプロセッサのリセット方式Info
- Publication number
- JPH0277854A JPH0277854A JP63230360A JP23036088A JPH0277854A JP H0277854 A JPH0277854 A JP H0277854A JP 63230360 A JP63230360 A JP 63230360A JP 23036088 A JP23036088 A JP 23036088A JP H0277854 A JPH0277854 A JP H0277854A
- Authority
- JP
- Japan
- Prior art keywords
- microprocessor
- reset
- output
- counter
- pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims description 5
- 238000001514 detection method Methods 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000004069 differentiation Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はマイクロプロセッサのリセット方式に関し、特
にマイクロプロセッサが正常に動作できなくなった場合
にそれを検出してマイクロプロセッサにリセットをかけ
る方式に関する。
にマイクロプロセッサが正常に動作できなくなった場合
にそれを検出してマイクロプロセッサにリセットをかけ
る方式に関する。
従来、この種のリセットはシステムにマイクロプロセッ
サを複数個使用し、お互いに情報の交換を行なうことで
マイクロプロセッサの異常動作を検出し、リセットを行
なう方式となっていた。
サを複数個使用し、お互いに情報の交換を行なうことで
マイクロプロセッサの異常動作を検出し、リセットを行
なう方式となっていた。
上述した従来のリセット方式は、マイクロプロセッサが
複数使用されているシステムでのみ可能となっているの
で、マイクロプロセッサが１個しか使用されていないシ
ステムではマイクロプロセッサが正常に動作できなくな
ったときに人間の介在なしに正常状態に復帰できないと
いう欠点がある。
複数使用されているシステムでのみ可能となっているの
で、マイクロプロセッサが１個しか使用されていないシ
ステムではマイクロプロセッサが正常に動作できなくな
ったときに人間の介在なしに正常状態に復帰できないと
いう欠点がある。
本発明のマイクロプロセッサのリセット方式は、マイク
ロプロセッサシステムの出力端子より一定の周期でパル
スを出力するようにプログラムされたソフトウェアと、
その出力パルスを一定期間計測しパルスの有無を検出す
る検出回路と、その検出回路でパルスが検出できなかっ
たときにマイクロプロセッサの゛リセット端子にリセッ
トパルスを供給するリセット回路を有している。
ロプロセッサシステムの出力端子より一定の周期でパル
スを出力するようにプログラムされたソフトウェアと、
その出力パルスを一定期間計測しパルスの有無を検出す
る検出回路と、その検出回路でパルスが検出できなかっ
たときにマイクロプロセッサの゛リセット端子にリセッ
トパルスを供給するリセット回路を有している。
次に、本考案について図面を参照して説明する。
第１図は本発明の一実施例を示す概略図である。
図において、１のマイクロプロセッサより出力されたパ
ルスは、２の論理微分回路で微分され、３のカウンタの
リセット端子に供給される。３０カウンタは外部クロッ
クをカウントし、カウントアツプするとマイクロプロセ
ッサのリセット端子にリセットパルスを供給する。
ルスは、２の論理微分回路で微分され、３のカウンタの
リセット端子に供給される。３０カウンタは外部クロッ
クをカウントし、カウントアツプするとマイクロプロセ
ッサのリセット端子にリセットパルスを供給する。
マイクロプロセッサ１が正常に動作している場合には、
マイクロプロセッサ１で制御される出力パルスＡが一定
周期で出力されるため、カウンタ３のリセット端子にも
一定周期でリセット信号Ｂが供給され、カウンタ３はカ
ウントアツプすることがないのでマイクロプロセッサ１
のリセットパルスＣは出力されない（第２図）。
マイクロプロセッサ１で制御される出力パルスＡが一定
周期で出力されるため、カウンタ３のリセット端子にも
一定周期でリセット信号Ｂが供給され、カウンタ３はカ
ウントアツプすることがないのでマイクロプロセッサ１
のリセットパルスＣは出力されない（第２図）。
マイクロプロセッサ１が正常に動作できなくなり、マイ
クロプロセッサ１で制御される出力パルスＡがハイレベ
ルで固定されると、カウンタ３のリセットが行なわれな
くなり、カウンタ３はカウントアツプし、マイクロプロ
セッサ１のリセットパルスＣを出力する（第３図）。
クロプロセッサ１で制御される出力パルスＡがハイレベ
ルで固定されると、カウンタ３のリセットが行なわれな
くなり、カウンタ３はカウントアツプし、マイクロプロ
セッサ１のリセットパルスＣを出力する（第３図）。
マイクロプロセッサ１が正常に動作できなくなり、マイ
クロプロセッサ１で制御される出力パルスＡがロウレベ
ルで固定されると、カウンタ３のリセットが行なわれな
くなり、カウンタ３はカウントアツプし、マイクロプロ
セッサ１のリセットパルスＣを出力する（第４図）。
クロプロセッサ１で制御される出力パルスＡがロウレベ
ルで固定されると、カウンタ３のリセットが行なわれな
くなり、カウンタ３はカウントアツプし、マイクロプロ
セッサ１のリセットパルスＣを出力する（第４図）。
以上説明したように本発明は、マイクロプロセッサが正
常に動作している場合にある一定の周期のパルスを出す
ようにプログラムされたソフトウェアと、この周期でリ
セットかがけられないとマイクロプロセッサのリセット
信号を出力するリセット回路を使用することにより、マ
イクロプロセッサの動作不良を防ぐ効果がある。
常に動作している場合にある一定の周期のパルスを出す
ようにプログラムされたソフトウェアと、この周期でリ
セットかがけられないとマイクロプロセッサのリセット
信号を出力するリセット回路を使用することにより、マ
イクロプロセッサの動作不良を防ぐ効果がある。
第１図は、この発明によるリセット方式のハードウェア
の一実施例を示す概略ブロック図、第２図、第３図及び
第４図は第１図に示すハードウェアの動作例を示すタイ
ミングチャートである。 １・・・・・・マイクロプロセッサ、２・・・・・・論
理微分回路、３・・・・・・カウンタ、Ａ・・・・・・
マイクロプロセッサの出力信号、Ｂ・・・・・・Ａが微
分された出力信号、Ｃ・・・・・・カウントアツプによ
るキャリイ信号。 代理人 弁理士 内 原 晋
の一実施例を示す概略ブロック図、第２図、第３図及び
第４図は第１図に示すハードウェアの動作例を示すタイ
ミングチャートである。 １・・・・・・マイクロプロセッサ、２・・・・・・論
理微分回路、３・・・・・・カウンタ、Ａ・・・・・・
マイクロプロセッサの出力信号、Ｂ・・・・・・Ａが微
分された出力信号、Ｃ・・・・・・カウントアツプによ
るキャリイ信号。 代理人 弁理士 内 原 晋
Claims (1)
- マイクロプロセッサ及びＩＤポートなどで構成されるマ
イクロプロセッサシステムの出力端子より一定の周期で
パルスを出力するようにプログラムされたソフトウェア
と、該出力パルスを一定期間計測しパルスの有無を検出
する検出回路と、該検出回路で該パルスが検出できない
ときに該マイクロプロセッサのリセット端子にリセット
パルスを供給するリセット回路を有するマイクロプロセ
ッサのリセット方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63230360A JPH0277854A (ja) | 1988-09-13 | 1988-09-13 | マイクロプロセッサのリセット方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63230360A JPH0277854A (ja) | 1988-09-13 | 1988-09-13 | マイクロプロセッサのリセット方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0277854A true JPH0277854A (ja) | 1990-03-16 |
Family
ID=16906639
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63230360A Pending JPH0277854A (ja) | 1988-09-13 | 1988-09-13 | マイクロプロセッサのリセット方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0277854A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9284328B2 (en) | 2011-12-27 | 2016-03-15 | Canon Kabushiki Kaisha | Organic compound |
-
1988
- 1988-09-13 JP JP63230360A patent/JPH0277854A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9284328B2 (en) | 2011-12-27 | 2016-03-15 | Canon Kabushiki Kaisha | Organic compound |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0277854A (ja) | マイクロプロセッサのリセット方式 | |
| JPH0426914Y2 (ja) | ||
| JPS5855535B2 (ja) | 車両用マルチコンピユ−タ装置 | |
| JP2592525B2 (ja) | 共通バスシステムの異常検出回路 | |
| JPH0296840A (ja) | 中央処理装置の暴走防止回路 | |
| JP3154538B2 (ja) | データ入出力装置 | |
| JPS63292821A (ja) | パルス断検出回路 | |
| JP2516711B2 (ja) | ウォッチドッグタイマ装置 | |
| JP2774595B2 (ja) | Ｃｐｕシステムの動作監視装置 | |
| JPS6361350A (ja) | 情報処理方式 | |
| JPH0498540A (ja) | プロセッサ負荷監視方式 | |
| JPS58221533A (ja) | 遠方監視制御方式 | |
| JPH0452977B2 (ja) | ||
| JPH01199242A (ja) | マイクロコンピュータ系の異常検出装置 | |
| JPH02143340A (ja) | 電子回路の異常監視方法 | |
| JPS60262252A (ja) | マイクロプロセツサ暴走監視方式 | |
| JPH0748736B2 (ja) | 信号伝送装置 | |
| JPS63280345A (ja) | プログラム異常検出方法 | |
| JPH05189271A (ja) | 中央処理装置の異常検知装置 | |
| JPH0335341A (ja) | ステータス信号検出器 | |
| JPS61105147A (ja) | クロツク断検出回路 | |
| JPS6052110A (ja) | ノイズ誤動作防止回路 | |
| JPH029251A (ja) | フレーミングエラー・ステータス回路 | |
| JPS5827559B2 (ja) | コウツウシンゴウセイギヨソウチノ イジヨウカンシカイロ | |
| JPH05324407A (ja) | Ｃｐｕ監視方式 |