JPH023291A - ツェナーダイオードの二重インプラント製作法 - Google Patents

ツェナーダイオードの二重インプラント製作法

Info

Publication number
JPH023291A
JPH023291A JP32957088A JP32957088A JPH023291A JP H023291 A JPH023291 A JP H023291A JP 32957088 A JP32957088 A JP 32957088A JP 32957088 A JP32957088 A JP 32957088A JP H023291 A JPH023291 A JP H023291A
Authority
JP
Japan
Prior art keywords
region
concentration
type
prescribed
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP32957088A
Other languages
English (en)
Inventor
G Ellenberger Gary
ゲリー・ジー・エレンバーガー
E Gandi William Jr
ウィリアム・イー・ギャンディー,ジュニア
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Motorola Solutions Inc
Original Assignee
Motorola Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Motorola Inc filed Critical Motorola Inc
Publication of JPH023291A publication Critical patent/JPH023291A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Light Receiving Elements (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は一般にツェナーダイオードを製作する方法に関
する。更に詳細には、ダイオードの二つの半導体領域を
厳密に制御することにより、たとえば降伏電圧などの広
範囲な特性を有するデバイスの製作に必要な異なる出発
基板材料の数を少なくした、ツェナーダイオードの二重
インブラント製作法に関する。
(従来技術および解決すべき課題) 従来技術の製作方法を使用して広範囲のツェナー電圧を
得るためには、特定の種々のドーパント濃度を備えた広
範囲な出発基板材料が必要でおる。
所要のPN接合およびその結果たるツェナー電圧をもた
らすような所定のドーパント濃度および濃度プロフッイ
ルとを作り出すために、加熱工程が温度および時間の双
方について広い範囲を包含しなければならない。ざらに
、特定の出発基板材料内部のドーパント濃度は、ロット
が異なればあるいは特定のウェーハ内部でもかなり変動
する可能性がおる。
従って本発明の一目的は、出発基板材料の特性の変化に
比較的依存しないツェナーダイオードの製作方法を提供
することである。
本発明の他の目的は、P型およびN型の双方の領域を出
発基板材料内に比較的制御した条件下で作り出すツェナ
ーダイオード製作方法を提供することでおる。
本発明の更に他の目的は任意の出発基板材料から数種の
異なるドーパント濃度を作り出すのに使用しうる被制御
プロセスを利用してバックグラウンドドーパント濃度を
作り出すツェナーダイオード製作方法を提供することで
ある。
(課題を解決するための手段) 前述および他の目的を達成するために、本発明に従った
ツェナーダイオード二重インブラント製作法は、以下の
諸段階から成っている。半導体基板を準備する段階;基
板内に所定の分量および深さまで第1の型の不純物原子
の第1の領域を形成する段階;基板および基板内に形成
した第1の領域を加熱および冷却して、前記第1の領域
内に前記第1の不純物の所定の濃度および濃度プロファ
イルをもたらす段階;前記第1の領域内に所定の分量お
よび深さまで第2の型の不純物の第2の領域を形成する
段階;ならびに基板および基板内に含まれている二つの
領域を所定の時間・温度プロファイルで加熱および冷却
して、前記第2の領域内に前記第2の不純物の所定の濃
度および濃度プロファイルとを作り出し、これにより前
記第1の領域と第2の領域との間に前記ツェナーダイオ
ードの降伏電圧を決定する接合を作り出す段階。
好適実施例においては、N型出発基板に対して、たとえ
ばリンのインブラントに続きアニール工程を行うことに
よって、所定の深さまで−様なドーピングのN型領域を
形成する。アニール工程は、通常、所望の−様なN型領
域だけでなく上層の酸化物層をも生成する。次にN型領
域の上方に作られた酸化物層を所定の場所で除去する。
結果としての開口の下の領域をイオンインブラント工程
により衝撃し、先に作られているN領域内に比較的浅い
P領域を形成する。次にアニール工程を行って最終構造
を固定し、厳密に制御された濃度および濃度プロファイ
ルのN領域内に厳密に制御された濃度および濃度プロフ
ァイルとのP領域を生成する。
(実施例の詳細な説明) 第1図は、基板14、拡散領域16、上面接続体20お
よび誘電体層18から成る従来のツェナーダイオードの
概略断面図を示す。典型的な構造では基板はN型シリコ
ンでおり、拡散領域は濃くドープしたP型である。ホウ
素は拡散領域16にドープするのに便利な不純物でおり
、二酸化シリコンは誘電体層18に使用され、金属層2
0はTi−Ni−Agまたは他の金属とするのが便利で
おる。基板電極12もTi−Ni−Agまたは他の金属
とすることができる。
第2図は、本発明に従って形成した、同様なツェナーダ
イオード30の断面の概略図でおる。ダイオード30は
上面34aと下部電極32とを備えた基板34を備えて
いる。上面34aはその上に誘電体層40と上部電極4
2とを備えている。基板34がシリコンでおる場合には
、二酸化シリコンまたは窒化シリコンが誘電体層40と
して有用であり、丁+−Ni−Aqは上部電極42また
は電極32として有用でおるが、他の金属も使用するこ
とができる。ドープ領域36は、イオンインブラントに
よって形成されるが、表面34aから基板34に貫入し
ている。
ドープ領域38は、拡張または好ましくはイオンインブ
ラントにより形成することができ、ドープ領域36の内
部に横方向に存在し、上部電極42と接触している。領
域36と38との間のPN接合は降伏電圧すなわちツェ
ナー電圧を発生する。
第3A図〜第3E図は第2図に示す半導体接合を形成す
る好ましい方法を示す。第3A図において、基板50は
その上に開口52aを有する在来のマスキング@52を
備えている。基板50は代表的には第3A図に矢印で示
すように、開口52aを通してイオンで衝撃され、これ
により第3B図に示すように濃くドープされた比較的浅
い領域56を生成する。ドープ領域をその中に備えてい
る基板50は次に当業者には良く知られているように所
定の時間・温度プロファイルを用いて制御された雰囲気
内で加熱され、第3C図に示すように所定の深さ、濃度
および濃度プロファイルを有する濃くドープされたN+
十領領域56生成し、その上層に酸化物層58が形成さ
れる。
次に結果として得られた@造を、従来手段であけた酸化
物層58の開口を通して、最初の衝撃に使用したものと
は逆極性のイオンで衝撃する(第3D図)。この第2の
イオン衝撃は第3E図に示すように濃くPドープされた
領域60を生ずる。次にこの得られた構造を所定の時間
・温度プロファイルで再びアニールし、領域56と領域
60との間の接合にP十不純物の所定の濃度および濃度
プロファイルとを生ずる。
図面から理解されるとおり、ツェナーダイオードのP−
N接合を形成するのに使用するN領域とP領域とは共に
特定のプロセスを行って制御され、出発基板材料のバッ
クグラウンド濃度には左右されない。たとえば、第3B
図に示す領域56の不純物濃度プロファイルを第4A図
に示しておるが、ここで曲線60はN++イオンの濃度
対基板材料内の深さの関係を表わしており、曲線61は
出発基板材料50のバックグラウンド濃度を表わしてい
る。点線68は第1のインブラント領域の所要の初期深
さを表わしている。第4B図は第3C図に示すようなア
ニール工程後の領IIj、56の濃度プロファイルを示
す。第4C図の曲線64は第2のイオンインブラントか
ら生ずる領域60のP+イオンの代表的な濃度プロファ
イルを示す。第4D図の曲線66はアニール工程後の領
域60のP+イオンの濃度プロファイルを示す。そして
P+イオンの所要の濃度だけでなく、曲線62と交差す
るときの曲線66の濃度の変化割合すなわち傾斜を形成
するのにもアニール工程か19立つことがわかる。すな
わち、本発明の方法によって、N+イオンの濃度すなわ
ち第4D図の曲線62の高さだけでなく、P+イオンの
濃度と濃度の変化割合すなわち第4D図の曲線66の(
辰幅および傾斜をも制御することができる。ツェナー電
圧を決定すると共に、わかるとあり、本発明の二重イン
ブラントプロセスを利用してはるかに制御可能となるの
は曲線66と62との間のこの接合である。
好ましい方法について2段階のイオンインブラントから
成るものとして本発明を説明したが、当業者に公知の他
のインブラントプロセスをインブラントプロセスのいず
れか一方または他方または両方に置換えることができる
ことを理解すべきでおる。その他に、第2のイオンイン
ブラント段階は、たとえば、本発明の譲受人に譲渡され
た同時係属の米国特許出願第588.628Mに記載さ
れている高温短時間アニールプロセスである。典型的な
従来技術のツェナーダイオードは、たとえば、第4D図
の曲線66と曲線61との交差に従って変る。
わかるとおり、この交差は線61で示される出発基板の
あまり制御されないバックグラウンド不純物レベルに依
存するばかりでなく、各種出発基板材料によって変る曲
線61の公称レベルによっても変る。
前述の方法に加えて、濃度および濃度プロファイルは共
に出発材料に第1および第2の不純物領域を形成し、次
にアニール工程を1回だけ行って濃度および濃度プロフ
ァイルを所要値に変えることにより制御することができ
る。前述のプロセスの場合のように、両不純物領域の濃
度および濃度プロファイルとを共に変えてこれら二つの
領域間の接合に所要の特性を与え、これにより所要のツ
ェナーダイオード特性を得る。たとえば、第4D図に曲
線62として示した比較的一定の濃度を有する第1の不
純物領域は事実、これに限らないが、第4D図に曲線6
6として示した第2の不純物領域のものと同様な曲線を
含むほとんどどんな所要の濃度および濃度プロファイル
を持つこともできる。
【図面の簡単な説明】
第1図は、従来技術により形成した代表的なツェナーダ
イオードの概略断面図を示す。 第2図は、本発明に従って形成したツェナーダイオード
の概略断面図を示す。 第3A図〜第3E図は、本発明のツェナーダイオードの
製作過程にあける各段階での概略断面図を示す。 第4A図〜第4D図は製作過程の各段階における出発基
板内の各種不純物の濃度対深さプロファイルの関係を示
すグラフである。 32・・・下部電極、 34.50・・・基板、36、
38.60・・・ドープ領域、 18、40・・・誘電体層、 42・・・上部電極。

Claims (1)

  1. 【特許請求の範囲】 1、ツェナーダイオードを製作する方法であって; 第1の表面を有する半導体出発材料を準備する段階; 前記出発材料内にあいて前記第1の表面まで延ばして、
    第1の不純物の所定の第1の濃度および濃度プロファイ
    ルを有する第1の領域を形成する段階; 前記第1の領域内において前記第1の表面まで延ばして
    、第2の不純物の所定の第2の濃度および濃度プロファ
    イルを有する第2の領域を形成する段階;ならびに 前記出発材料、前記第1の領域、および前記第2の領域
    を加熱および冷却し、改変した第1の領域および改変し
    た第2の領域を形成して、前記改変した第1の領域が所
    定の改変した第1の濃度および濃度プロファイルを有し
    、前記改変した第2の領域が所定の改変した第2の濃度
    および濃度プロファイルを有するようにし、以て前記改
    変した第1の領域と前記改変した第2の領域との間に、
    当該ツェナーダイオードの降伏電圧を決定する接合を作
    る段階; から成ることを特徴とする方法。 2、ツェナーダイオードを製作する方法であって、ツェ
    ナー接合を形成する二つの不純物領域の濃度および濃度
    プロファイルとを厳密に制御し、以てツェナーダイオー
    ド特性の予測可能性および出発材料の特性変化に対する
    非依存性をもたらすことを特徴とする方法。
JP32957088A 1988-01-11 1988-12-28 ツェナーダイオードの二重インプラント製作法 Pending JPH023291A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14259588A 1988-01-11 1988-01-11
US142,595 1988-01-11

Publications (1)

Publication Number Publication Date
JPH023291A true JPH023291A (ja) 1990-01-08

Family

ID=22500493

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32957088A Pending JPH023291A (ja) 1988-01-11 1988-12-28 ツェナーダイオードの二重インプラント製作法

Country Status (1)

Country Link
JP (1) JPH023291A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006344858A (ja) * 2005-06-10 2006-12-21 Renesas Technology Corp 半導体装置およびその製造方法
US8375602B2 (en) 2007-10-19 2013-02-19 Asics Corporation Shoe having lace fitting structure
WO2019198614A1 (ja) * 2018-04-13 2019-10-17 株式会社デンソー 半導体装置およびその製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006344858A (ja) * 2005-06-10 2006-12-21 Renesas Technology Corp 半導体装置およびその製造方法
US8375602B2 (en) 2007-10-19 2013-02-19 Asics Corporation Shoe having lace fitting structure
WO2019198614A1 (ja) * 2018-04-13 2019-10-17 株式会社デンソー 半導体装置およびその製造方法
JP2019186463A (ja) * 2018-04-13 2019-10-24 株式会社デンソー 半導体装置およびその製造方法
US11322584B2 (en) 2018-04-13 2022-05-03 Denso Corporation Semiconductor device and manufacturing method for same

Similar Documents

Publication Publication Date Title
US5863831A (en) Process for fabricating semiconductor device with shallow p-type regions using dopant compounds containing elements of high solid solubility
US4044452A (en) Process for making field effect and bipolar transistors on the same semiconductor chip
JP2551940B2 (ja) 半導体素子の製造方法
EP0227085A2 (en) A method of manufacturing IGFETs having minimal junction depth using epitaxial recrystallization
US4992838A (en) Vertical MOS transistor with threshold voltage adjustment
US4373252A (en) Method for manufacturing a semiconductor structure having reduced lateral spacing between buried regions
US5773356A (en) Gettering regions and methods of forming gettering regions within a semiconductor wafer
US4502894A (en) Method of fabricating polycrystalline silicon resistors in integrated circuit structures using outdiffusion
EP0211174B1 (en) Monolithic temperature compensated voltage-reference diode and method for its manufacture
JP3125112B2 (ja) 高電流密度を有するバイポーラパワー素子とファストダイオードの集積構造ならびに関連する製造プロセス
US6445043B1 (en) Isolated regions in an integrated circuit
EP0417737B1 (en) Method of manufacturing a semiconductor device using ion implantation
JPH023291A (ja) ツェナーダイオードの二重インプラント製作法
JPS6122455B2 (ja)
JP3073257B2 (ja) シリコン本体の製造方法
US5340752A (en) Method for forming a bipolar transistor using doped SOG
CA1131797A (en) Fabrication of a semiconductor device in a simulated epitaxial layer
US3475235A (en) Process for fabricating a semiconductor device
KR0154307B1 (ko) 반도체장치의 제조방법
JPH098310A (ja) 半導体装置の製造方法
JPH08274353A (ja) エピタキシャルウェハおよびその製造方法ならびに可変容量ダイオードの製造方法および可変容量ダイオード
JPS6321355B2 (ja)
JPS60175416A (ja) 半導体装置の製造方法
JPH04168764A (ja) 半導体装置の製造方法
JPS59200464A (ja) バイポ−ラ型半導体装置の製造方法