JPS60148375A - スイツチング電源回路 - Google Patents
スイツチング電源回路Info
- Publication number
- JPS60148375A JPS60148375A JP316184A JP316184A JPS60148375A JP S60148375 A JPS60148375 A JP S60148375A JP 316184 A JP316184 A JP 316184A JP 316184 A JP316184 A JP 316184A JP S60148375 A JPS60148375 A JP S60148375A
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- current
- power supply
- voltage
- switching element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
- H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
- H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、大電流、高能率のスーでツチングｔ″ｆｌｊ
： ｊｊｒ：ｊ回路に関するものである。
： ｊｊｒ：ｊ回路に関するものである。
従来、フライバック形スイッチング電源回路は、第１図
に示すように、直流入力電源（１）に、変成器（２）の
１次巻線（３）と開閉素子（４）を結合し、また前記変
成器（２）の２次巻線（５）に、ダイオード（６）とコ
ンデンサ（７）を介して出力匍５−（・（８） （！ｌ
）を結合し、この出力端子（８）（り）に、比ｉｉ支検
出増幅：ｉ’ｔ＞ （１（１）、絶縁回路（１１）を介
して前記開閉素ｉ’ （’Ｉ）に結合して構成されてい
る。このように、フライバック形は回路構成が極めて簡
単であるが、つぎのような欠点を有している。すなわち
、第１図の各部の電源波形図を示す第２図において、′
Ｉ′１−Ｔ２間は開閉素子（４）の導通期間、Ｔ ２−
Ｔ ３間は不導通期間である。この第２図からも明ら
かなように、変成器（２）の２次巻線（５）とダイオー
ド（６）を流れる電源（＋２）のピーク値と実効値は最
終出力電流（ｉｏ）の３〜４倍大きく、この点からみて
も各部の利用効率が良好とはいえない。このことは、１
次巻線（３）と開閉素子（４）の負担においても、同一
である。さらに最も重要な点は、第２図に斜線で示した
コンデンサ（７）の充電電流（Δ）と放電電流（１う）
が甚しく太さいため、このコンデンサ（７）の負４１ｊ
を他方式に比して大きくし、この点に才？いて低電圧、
大電流出力のスイッチング電源には本方式であるフライ
バンク形力１ＡＸＩＦ済的に適合しｔ！５ない用人な欠
点である。
に示すように、直流入力電源（１）に、変成器（２）の
１次巻線（３）と開閉素子（４）を結合し、また前記変
成器（２）の２次巻線（５）に、ダイオード（６）とコ
ンデンサ（７）を介して出力匍５−（・（８） （！ｌ
）を結合し、この出力端子（８）（り）に、比ｉｉ支検
出増幅：ｉ’ｔ＞ （１（１）、絶縁回路（１１）を介
して前記開閉素ｉ’ （’Ｉ）に結合して構成されてい
る。このように、フライバック形は回路構成が極めて簡
単であるが、つぎのような欠点を有している。すなわち
、第１図の各部の電源波形図を示す第２図において、′
Ｉ′１−Ｔ２間は開閉素子（４）の導通期間、Ｔ ２−
Ｔ ３間は不導通期間である。この第２図からも明ら
かなように、変成器（２）の２次巻線（５）とダイオー
ド（６）を流れる電源（＋２）のピーク値と実効値は最
終出力電流（ｉｏ）の３〜４倍大きく、この点からみて
も各部の利用効率が良好とはいえない。このことは、１
次巻線（３）と開閉素子（４）の負担においても、同一
である。さらに最も重要な点は、第２図に斜線で示した
コンデンサ（７）の充電電流（Δ）と放電電流（１う）
が甚しく太さいため、このコンデンサ（７）の負４１ｊ
を他方式に比して大きくし、この点に才？いて低電圧、
大電流出力のスイッチング電源には本方式であるフライ
バンク形力１ＡＸＩＦ済的に適合しｔ！５ない用人な欠
点である。
つぎに、第３図はフォワード形スイッチング電源回路で
、この回路では、第１図の回路において、変成器（２）
をトランスに置き換え、かつ２次側に転流ダイオード（
１２）とチョークコイル（＋３）を旬月している。この
フォワード形はフライバック形に次いで筒車な方式であ
るがやはりっぎのような欠点を有する。
、この回路では、第１図の回路において、変成器（２）
をトランスに置き換え、かつ２次側に転流ダイオード（
１２）とチョークコイル（＋３）を旬月している。この
フォワード形はフライバック形に次いで筒車な方式であ
るがやはりっぎのような欠点を有する。
すなわち、第４図（ａ） （ｂ）に才昌）で、ゴｌｉ’
７間は開閉素子（４）の導通期間、ｉ’ ２− Ｔ ３
間は不導通期間である。また、（Ｖ ＋ ）（Ｖ ２）
は１次巻線（：３）と２次巻線（５）の電圧、（Ｖｏ）
は出力電圧、（１９）は２次巻線（５）の電流、（＋４
）はダイオード（＋２）の電流、（＋３）はダイオ−Ｆ
（６）（＋ｚ）の後の電流で、Ｔ ３ ＝ １２＋ １
４、（Ｉｎ）は出力電流である。さらに、第４図（ｂ）
の斜桿部分（（ニ）は、コンデンサ（７）の充放電１１
．７の負１１１電？≦εである９、二のイ１担電流（、
Ｃ）は第４し１（ｂ）が１゛）も明らかなように僅少で
ある。しかし比較的大きなチョークコイル（ｔｅｌ）を
必要とする。また、第４図（＋＋ ） （ｂ ）におい
て、出力電圧（Ｖ Ｄ ）に対してそれと等票の電圧時
間秘を供給するためには２次巻線（５）に誘起されろ電
圧（Ｖ２）の波高は比較的太きく ／’Ａる。このため
１−ランス（２）の１次巻線（３）ど２次巻線（５）の
巻線ｙ；りを（Ｎ １）（Ｎ ２）とすると、２次巻線
（５）の巻線νｊ′Ｊ（Ｎ２）を大きくとる必要があり
、このことは１次巻線（３）の電流ｒ、＝ｒ、・Ｎ ７
／ Ｎ Ｉが比喉）的大きくなり、また２次側のダイ
オーＦ（６）ｍ）等の電圧性↑ｌ（も増大するなどの欠
点があった。
７間は開閉素子（４）の導通期間、ｉ’ ２− Ｔ ３
間は不導通期間である。また、（Ｖ ＋ ）（Ｖ ２）
は１次巻線（：３）と２次巻線（５）の電圧、（Ｖｏ）
は出力電圧、（１９）は２次巻線（５）の電流、（＋４
）はダイオード（＋２）の電流、（＋３）はダイオ−Ｆ
（６）（＋ｚ）の後の電流で、Ｔ ３ ＝ １２＋ １
４、（Ｉｎ）は出力電流である。さらに、第４図（ｂ）
の斜桿部分（（ニ）は、コンデンサ（７）の充放電１１
．７の負１１１電？≦εである９、二のイ１担電流（、
Ｃ）は第４し１（ｂ）が１゛）も明らかなように僅少で
ある。しかし比較的大きなチョークコイル（ｔｅｌ）を
必要とする。また、第４図（＋＋ ） （ｂ ）におい
て、出力電圧（Ｖ Ｄ ）に対してそれと等票の電圧時
間秘を供給するためには２次巻線（５）に誘起されろ電
圧（Ｖ２）の波高は比較的太きく ／’Ａる。このため
１−ランス（２）の１次巻線（３）ど２次巻線（５）の
巻線ｙ；りを（Ｎ １）（Ｎ ２）とすると、２次巻線
（５）の巻線νｊ′Ｊ（Ｎ２）を大きくとる必要があり
、このことは１次巻線（３）の電流ｒ、＝ｒ、・Ｎ ７
／ Ｎ Ｉが比喉）的大きくなり、また２次側のダイ
オーＦ（６）ｍ）等の電圧性↑ｌ（も増大するなどの欠
点があった。
本発明は以上のような従来の欠点を解決するためになさ
れたもので、直流入力電源□間に不飽和リアクタ、コン
デンサおよびトランスの１次巻線を直列に結合し、前記
不飽和リアクタとコンデンサの接合点と前記直流入力電
源の他極との間に半導体開閉素子を結合し、前記１−ラ
ンスの２次巻線を全波整流器とる波回路を介して出力端
Ｐに結合し、この出力端子に出力側電圧を検出し増幅す
る比較検出増幅器を結合し、この比ｉｊＱ検出増幅器を
、絶縁手段を介して前記半導体開閉ズ４子に結合してな
り、１）１ｆ記叱す１交検出増幅器からのパルス信−）
によりｎ；■記半導体開閉素子の導通パルス幅を制御す
るようにしたものである 以下、本発明の実施例を図面に基づいて説明する。
れたもので、直流入力電源□間に不飽和リアクタ、コン
デンサおよびトランスの１次巻線を直列に結合し、前記
不飽和リアクタとコンデンサの接合点と前記直流入力電
源の他極との間に半導体開閉素子を結合し、前記１−ラ
ンスの２次巻線を全波整流器とる波回路を介して出力端
Ｐに結合し、この出力端子に出力側電圧を検出し増幅す
る比較検出増幅器を結合し、この比ｉｊＱ検出増幅器を
、絶縁手段を介して前記半導体開閉ズ４子に結合してな
り、１）１ｆ記叱す１交検出増幅器からのパルス信−）
によりｎ；■記半導体開閉素子の導通パルス幅を制御す
るようにしたものである 以下、本発明の実施例を図面に基づいて説明する。
第５図において、（２０）は直流入力電源で、この直流
入力電源（２０）の正極から不飽和リアクタ（２１）、
コンデンサ（２２）、ｔ；よびトランス（２３）の１次
巻線（２゛４）を介し、て前記直流入力電源（２０）の
負極に結合する。前記不飽和リアクタ（２１）とコンデ
ン！Ｉ−（２２）の結合点から半導体開閉素子としての
１−ランジスタ（１９）のコレクタ、エミッタを経て前
記直流入力電源（２０）の負極に結合する。また、前記
トランス（２３）の２次巻線（２５）の両端に、全波整
流器としてのダイオード（２６）’（２７）を糸古合し
て、これらの夕゛イオード（２６） （２７）のカソー
ド側をｌｌいに結合する。この結合点と、前記１ヘラン
ス（２３）の中点とは、チョークコイル（２８）とコン
デンサ（２９）からなるチョーク人力形のる波回路（：
＋ｏ）を介して出力端（−（３１） （４１２）に結合
する。さらに、この出力端子（３１）（３２）にｌＦ出
力電圧を検出し、基ｌ（＋！雷電圧比較増幅オイ、比Ｉ
Ｉ・ン検出増幅器（３３）を結合し、この比較検出増幅
ｆ！：ｔ （：＋３）は、１−ランス、フォトカブラな
との絶縁Ｆ段に１／ｌ）を介して前記１ヘランジスタ（
＋９）のベースに結合する。
入力電源（２０）の正極から不飽和リアクタ（２１）、
コンデンサ（２２）、ｔ；よびトランス（２３）の１次
巻線（２゛４）を介し、て前記直流入力電源（２０）の
負極に結合する。前記不飽和リアクタ（２１）とコンデ
ン！Ｉ−（２２）の結合点から半導体開閉素子としての
１−ランジスタ（１９）のコレクタ、エミッタを経て前
記直流入力電源（２０）の負極に結合する。また、前記
トランス（２３）の２次巻線（２５）の両端に、全波整
流器としてのダイオード（２６）’（２７）を糸古合し
て、これらの夕゛イオード（２６） （２７）のカソー
ド側をｌｌいに結合する。この結合点と、前記１ヘラン
ス（２３）の中点とは、チョークコイル（２８）とコン
デンサ（２９）からなるチョーク人力形のる波回路（：
＋ｏ）を介して出力端（−（３１） （４１２）に結合
する。さらに、この出力端子（３１）（３２）にｌＦ出
力電圧を検出し、基ｌ（＋！雷電圧比較増幅オイ、比Ｉ
Ｉ・ン検出増幅器（３３）を結合し、この比較検出増幅
ｆ！：ｔ （：＋３）は、１−ランス、フォトカブラな
との絶縁Ｆ段に１／ｌ）を介して前記１ヘランジスタ（
＋９）のベースに結合する。
つぎに本発明によるスーｒツチンク″市源回路の作用を
第６図（ａ）（ｂ）と第７図（，１）（ｂ）により説明
ずろ。
第６図（ａ）（ｂ）と第７図（，１）（ｂ）により説明
ずろ。
第６図（ａ） （ｂ）は入力電圧（Ｖｉ）が比曽的高い
ときの各部の電圧、電流の波形であり、また第７１ン１
（ａ）（ｂ）は入力端子（Ｖ ｊ）が比較的低いときの
波形である。
ときの各部の電圧、電流の波形であり、また第７１ン１
（ａ）（ｂ）は入力端子（Ｖ ｊ）が比較的低いときの
波形である。
まず第６図（ａ）（ｂ）によってその動作を説明すると
、′１゛璽−゛ｒ２間はトランジスタ（１９）の導通期
間、同じ＜”Ｊ’ ２−７３間は不導通期間である。不
飽和リアクタ（２１）の両端間電圧（ＶＱ）は入力電圧
（Ｖｉ）と１−ランジスタ（１９）の両端間電圧（Ｖｓ
）との差の電圧である。ここで、不飽和リアクタ（２１
）を流れる入力側電流（１１）は、ｉ” 、−Ｔ２の導
通期間には の傾斜をもち、またゴ２−Ｔ３の不導通期間には−（Ｖ
ｓ −Ｖ」）−Ｌ、−”−”’ ニ、に、 ッテＭＬ
制すα Ａシる減速の傾斜をもつ。なお、１−は不飽和リアクタ
（２１）のインダクタンスである。
、′１゛璽−゛ｒ２間はトランジスタ（１９）の導通期
間、同じ＜”Ｊ’ ２−７３間は不導通期間である。不
飽和リアクタ（２１）の両端間電圧（ＶＱ）は入力電圧
（Ｖｉ）と１−ランジスタ（１９）の両端間電圧（Ｖｓ
）との差の電圧である。ここで、不飽和リアクタ（２１
）を流れる入力側電流（１１）は、ｉ” 、−Ｔ２の導
通期間には の傾斜をもち、またゴ２−Ｔ３の不導通期間には−（Ｖ
ｓ −Ｖ」）−Ｌ、−”−”’ ニ、に、 ッテＭＬ
制すα Ａシる減速の傾斜をもつ。なお、１−は不飽和リアクタ
（２１）のインダクタンスである。
以Ｊ二の藷特徴はいわゆるブースト形スイッチングコン
バータと全く同様であるが、１〜ランジスタ（＋９）よ
りも移設の動作は本発明の独特のものである。すなわち
、コンデンサ（２２）の両端間電圧（Ｖｃ）は通過電流
の交番によって第６図（ａ）のように、多少の電圧の傾
斜をもつとはいえ、Ｖｉ、＝Ｖｃと考えて差し支えない
。なぜならば、コンデンサ（２２）通過後の１−ランス
（２３）の印加電圧の１ピ負の電圧時間積は当然等欺で
あるので、第（５図（、）の電圧（■Ｓ）は第６図（ｂ
）のようにその零点がシフ１−され、そのシフ１−され
る値は電圧（Ｖｃ）となるからである。
バータと全く同様であるが、１〜ランジスタ（＋９）よ
りも移設の動作は本発明の独特のものである。すなわち
、コンデンサ（２２）の両端間電圧（Ｖｃ）は通過電流
の交番によって第６図（ａ）のように、多少の電圧の傾
斜をもつとはいえ、Ｖｉ、＝Ｖｃと考えて差し支えない
。なぜならば、コンデンサ（２２）通過後の１−ランス
（２３）の印加電圧の１ピ負の電圧時間積は当然等欺で
あるので、第（５図（、）の電圧（■Ｓ）は第６図（ｂ
）のようにその零点がシフ１−され、そのシフ１−され
る値は電圧（Ｖｃ）となるからである。
つぎに各部の電流についてみろと、”Ｉ” 、 −Ｔ・
。
。
間（不導通期間）の入力電流（ＩＩ）は全く同じ電流が
１〜ランス（２３）の流入電流（Ｉｔ、）となる。この
電流（，１＋、）は１〜ランス（２３）の出力側に結合
さＡしる負νｉによって規定される電流であるが、こＡ
しは負荷側のる波ＲＨ（３０）がチョーク人力形で構成
されているので、Ｔ ＋ −丁ｙ １ｉｉＪ （導通期
間）も宿屋の′「Ｅ流時間積の電流が流れるのは第６図
（［））のＩＩで示した通りである。
１〜ランス（２３）の流入電流（Ｉｔ、）となる。この
電流（，１＋、）は１〜ランス（２３）の出力側に結合
さＡしる負νｉによって規定される電流であるが、こＡ
しは負荷側のる波ＲＨ（３０）がチョーク人力形で構成
されているので、Ｔ ＋ −丁ｙ １ｉｉＪ （導通期
間）も宿屋の′「Ｅ流時間積の電流が流れるのは第６図
（［））のＩＩで示した通りである。
前記１−ランジスタ（１９）の通過電流（ＩＳ）は第６
図（ａ）の斜線にて示すように、ゴ＋７「２間の］ｊと
■しの合成である。
図（ａ）の斜線にて示すように、ゴ＋７「２間の］ｊと
■しの合成である。
つぎに第７図（ａ） （ｂ）は入力電圧（ｖｌ）の低い
時の各部の電圧電流であるが（Ｔｔ−Ｔ２）／（Ｔ Ｉ
−１”３）の導通比を第３図の場合より拡大することに
よ−）で、第７１図（ｂ）のようにトランス（２３）の
交番印加電圧および電流の大きさは第６図（ｂ）と同様
に確保さ１しる。したがって第５図の比較検出増幅：ｌ
Ｎ３３）の出力によって１−ランジスタ（１９）の導通
比を制御すれば出力型バー（Ｖｏ）は希望する値に制ｆ
：ＩＩＩされ１１トろことは明らかである。
時の各部の電圧電流であるが（Ｔｔ−Ｔ２）／（Ｔ Ｉ
−１”３）の導通比を第３図の場合より拡大することに
よ−）で、第７１図（ｂ）のようにトランス（２３）の
交番印加電圧および電流の大きさは第６図（ｂ）と同様
に確保さ１しる。したがって第５図の比較検出増幅：ｌ
Ｎ３３）の出力によって１−ランジスタ（１９）の導通
比を制御すれば出力型バー（Ｖｏ）は希望する値に制ｆ
：ＩＩＩされ１１トろことは明らかである。
本発明において、出力側のろ波回路（３０）はチョーク
インブー７１−形てｔ：Ｖｉ成されているが、こ拉はコ
ンデン力−インプラ１〜形でも制御可能である。しかし
。
インブー７１−形てｔ：Ｖｉ成されているが、こ拉はコ
ンデン力−インプラ１〜形でも制御可能である。しかし
。
コンデンサインプソ１〜形は各部の電圧電流が第８図（
ｚＩ）（ｂ）のようになり、若干の問題点を：ｆｊする
。
ｚＩ）（ｂ）のようになり、若干の問題点を：ｆｊする
。
ずなわち電圧（Ｖｔ２）は第６図（ｂ）の電圧（ＶＬ）
の整流されたものであるが、コンデンザインプットの場
合、電圧（ＶｔＺ）の高い半一リ′イクルのみ出力側電
流（Ｉｌｌ、２）が流れ、低い゛１′−サイクルの場合
、この電ｌｌｔ （Ｉ シ２ ）は零となる。出力電流
（１ｏ）は当然斜線を施した部分を平雷・にした電流で
あるから、平滑化にするためのコンデンサの負担は莫大
となる。また、トランス（２３）の入力側電流（Ｉｌｌ
）は当然正負の交ｎ電流ｌＲｉ’ Ｉｔｉｌ Ｊ’ｉ’
（が／ｊｉ； ｉ江てなくてはならないので”ｌ”、−
Ｔ１間の畠カロ１１１電流Ｎ１．７）が零の期間もトラ
ンス（２３）の偏磁型Ｗ５（ｌφ）として供給する結果
、各部の負担を増大させるものである。これに対し、第
９図（ａ）（＋１）はす１−クインブソト形の場合の電
圧、電流の波形であるが、出力側電流（ＩＩ；２’）は
連続となり、コンデンサの１１世電流は斜線のようにｆ
ｈ少どなる。当然出ＪＪ電圧（ＶＯ）のリップルも第８
し１（ａ）（１＋）と比ｌ：１１＜ シて；徒歩する。
の整流されたものであるが、コンデンザインプットの場
合、電圧（ＶｔＺ）の高い半一リ′イクルのみ出力側電
流（Ｉｌｌ、２）が流れ、低い゛１′−サイクルの場合
、この電ｌｌｔ （Ｉ シ２ ）は零となる。出力電流
（１ｏ）は当然斜線を施した部分を平雷・にした電流で
あるから、平滑化にするためのコンデンサの負担は莫大
となる。また、トランス（２３）の入力側電流（Ｉｌｌ
）は当然正負の交ｎ電流ｌＲｉ’ Ｉｔｉｌ Ｊ’ｉ’
（が／ｊｉ； ｉ江てなくてはならないので”ｌ”、−
Ｔ１間の畠カロ１１１電流Ｎ１．７）が零の期間もトラ
ンス（２３）の偏磁型Ｗ５（ｌφ）として供給する結果
、各部の負担を増大させるものである。これに対し、第
９図（ａ）（＋１）はす１−クインブソト形の場合の電
圧、電流の波形であるが、出力側電流（ＩＩ；２’）は
連続となり、コンデンサの１１世電流は斜線のようにｆ
ｈ少どなる。当然出ＪＪ電圧（ＶＯ）のリップルも第８
し１（ａ）（１＋）と比ｌ：１１＜ シて；徒歩する。
これを１次側電流（ｒ ｌ； ２ ）でみろ」ノ↓合Ｌ
１２次側の電流に相当するものは第９し１（ｈ）の′７
翳）！＋’による１−下の振分けであるが、’１７ ＋
’Ｌ” ２、ｉ’ ２−７３間の電流時間積が等−嘔
となるためには；・、’７を綿のＬうにトランス（２３
）の偏磁電流（１φ）によってもシフ１−されなけｉＬ
ばならない。このｌ７５合の（Ｇ’６ ｔｅｌ＜電流（
■φ）も第８図（Ｊ、）’（ｂ）に比１１りし２てイら
′・少てあり、全体の動作は理想的ＬＳ 近＜行なわれ
ろ。本発明に利用されるチョークコイル（２８）の必要
とされろｆ：Ｘ）＋・時間積はＶｔ２ （Ｔ ｔ −１
” ２ ）トＶｌ；ソ（Ｔ’７ ’ｒ’ ：（）の差の
半分であって、僅少であるので極めて小型のものである
。
１２次側の電流に相当するものは第９し１（ｈ）の′７
翳）！＋’による１−下の振分けであるが、’１７ ＋
’Ｌ” ２、ｉ’ ２−７３間の電流時間積が等−嘔
となるためには；・、’７を綿のＬうにトランス（２３
）の偏磁電流（１φ）によってもシフ１−されなけｉＬ
ばならない。このｌ７５合の（Ｇ’６ ｔｅｌ＜電流（
■φ）も第８図（Ｊ、）’（ｂ）に比１１りし２てイら
′・少てあり、全体の動作は理想的ＬＳ 近＜行なわれ
ろ。本発明に利用されるチョークコイル（２８）の必要
とされろｆ：Ｘ）＋・時間積はＶｔ２ （Ｔ ｔ −１
” ２ ）トＶｌ；ソ（Ｔ’７ ’ｒ’ ：（）の差の
半分であって、僅少であるので極めて小型のものである
。
以上の説明のように本発明ではチョークインプット形ろ
波回路が理論−に必須条件ではあるが、（Ｔ＋ ｉ、’
３）の発振周期を高周波化すればトランス（２３）の１
次、２次間の渥洩インダクタンスが充分この作用をする
のでｔＩｖｉ造十の必須条件ではない。
波回路が理論−に必須条件ではあるが、（Ｔ＋ ｉ、’
３）の発振周期を高周波化すればトランス（２３）の１
次、２次間の渥洩インダクタンスが充分この作用をする
のでｔＩｖｉ造十の必須条件ではない。
本発明において、トランジスタ（１，９）の通過電流（
１ｓ）は入力側型ＩＭＮｉ、）と負荷電流（＋ １．）
の合成で、−見負担が太きいように思えるが、実際には
１ヘランス（２３）の電圧（Ｖ＋、）は人力ミノ［、に
焦関係に一定となるのでトランス（２３）の１次、２次
巻線比をフォワードコンバータ等に比申ンして３倍近く
とることができろ。したがって負荷電流（１１）は僅少
であり、かつ不導通期間（Ｔ２〜Ｔ３）間も、ｌ−ラン
ス（２３）に、入力端よりエネルギが供給されるので１
個の素子のオン、オフにて正負両相の電力が１１１られ
る等の利点もあって半導体開閉素子の電圧、電流負担は
フォワードコンバータ以下であり、またフライバック方
式と比較した場合は低電圧、大電流出力においてコンデ
ンサのｆ＋、 Ｊｊ’、ｌや１ヘランス２次側の電流の
実効値負担が大きいので装造にやや困難を伴い、これが
小出力電流側に限定さＡしる理由であるが、本発明によ
れば容易に入電ｌ！ｌδのものも製作可能である。
１ｓ）は入力側型ＩＭＮｉ、）と負荷電流（＋ １．）
の合成で、−見負担が太きいように思えるが、実際には
１ヘランス（２３）の電圧（Ｖ＋、）は人力ミノ［、に
焦関係に一定となるのでトランス（２３）の１次、２次
巻線比をフォワードコンバータ等に比申ンして３倍近く
とることができろ。したがって負荷電流（１１）は僅少
であり、かつ不導通期間（Ｔ２〜Ｔ３）間も、ｌ−ラン
ス（２３）に、入力端よりエネルギが供給されるので１
個の素子のオン、オフにて正負両相の電力が１１１られ
る等の利点もあって半導体開閉素子の電圧、電流負担は
フォワードコンバータ以下であり、またフライバック方
式と比較した場合は低電圧、大電流出力においてコンデ
ンサのｆ＋、 Ｊｊ’、ｌや１ヘランス２次側の電流の
実効値負担が大きいので装造にやや困難を伴い、これが
小出力電流側に限定さＡしる理由であるが、本発明によ
れば容易に入電ｌ！ｌδのものも製作可能である。
以上のように本発明は実用に供して効］＋ｌ！Ｉ；入で
ある。
ある。
第１図は従来のフライバック形スイソチンク電源回路図
、第２図は第１図の各部の波形１ス１、第ｒ（図は従来
のフォワード形スイッチング電源回路図、第４図は第３
図の各部の波形図、第５図は本発明によるスイッチング
電源回路の一実施例を示す電気回路図、第６図（ａ）に
））ど第７ Ｅ７１ （＋＋）（ｂ）は第ｒ；Ｈにおけ
る各部の波形図、第８図に＋）（ｂ）ｌ：］コンデンサ
インプット形の各部の波形図、第０図（ａ’、）（ｂ）
はチョークインプット形の波形図である。 （１９）・ １ヘランジスタ、（２０）・・・直流入力
電源、（２１）・・不飽和リアクタ、（２２）・・・コ
ンデンサ、（２３）・・１−ランス、（２４）・・・１
次巻線、（２５）・・２次巻線、（２６）（２７）・・
ダイオード、（２８）・・・ヂョークコイル、（２９）
・コンデンサ、（：（０）・・ろ波回路、（３１）（３
２）・・・出力端−ｒ−１（３３）・・・比較検出増幅
；（）；、（３４）・・・絶縁手段。 出願人 電設機ｊｊｉ％ 、’、ｌ−業株人会社ゆ １
１・〈ｊ 、−１う ２ ト］ 第４図
、第２図は第１図の各部の波形１ス１、第ｒ（図は従来
のフォワード形スイッチング電源回路図、第４図は第３
図の各部の波形図、第５図は本発明によるスイッチング
電源回路の一実施例を示す電気回路図、第６図（ａ）に
））ど第７ Ｅ７１ （＋＋）（ｂ）は第ｒ；Ｈにおけ
る各部の波形図、第８図に＋）（ｂ）ｌ：］コンデンサ
インプット形の各部の波形図、第０図（ａ’、）（ｂ）
はチョークインプット形の波形図である。 （１９）・ １ヘランジスタ、（２０）・・・直流入力
電源、（２１）・・不飽和リアクタ、（２２）・・・コ
ンデンサ、（２３）・・１−ランス、（２４）・・・１
次巻線、（２５）・・２次巻線、（２６）（２７）・・
ダイオード、（２８）・・・ヂョークコイル、（２９）
・コンデンサ、（：（０）・・ろ波回路、（３１）（３
２）・・・出力端−ｒ−１（３３）・・・比較検出増幅
；（）；、（３４）・・・絶縁手段。 出願人 電設機ｊｊｉ％ 、’、ｌ−業株人会社ゆ １
１・〈ｊ 、−１う ２ ト］ 第４図
Claims (4)
- （１）直流入力電源間に不飽和リアクタ、コンデンサお
よび１ヘランスの１次巻線を直列に結合し、前記不飽和
リアクタとコンデンサの接合点と前記直流入力電源の他
極との間に゛１６導体開閉素子を結合し、前記１−ラン
スの２次巻線を全波整流器どろ波目）゛）１を介して出
力端子に結合し、この出力端子に出力側電圧を検出し増
幅する比較検出増幅器を結合し、この比較検出増幅器を
、絶縁手段を介して前記半導体開閉素子に結合してなり
、ｉ１１記比較検出増幅器からのパルス借りにより市記
半導体開閉素：ｎの導通パルス幅を制御するようにした
ことを特徴とするスイッチング電源回路。 - （２）半導体開閉素子はｊ・ランジスタまたはＭＯＳ
Ｆ Ｆ： ｌ’からなる特許請求の範囲第１項記載のス
イッチング電源回路。 - （３）ろ波回路は、チョークインプットフィルタからな
る特許請求の範囲第１項記代のスイッチング電源回路。 - （４）ろ波回路は］ンデンサインプソ１〜フィルタから
なる特許請求の範囲第１項記載のスイッチング電源回路
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP316184A JPS60148375A (ja) | 1984-01-11 | 1984-01-11 | スイツチング電源回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP316184A JPS60148375A (ja) | 1984-01-11 | 1984-01-11 | スイツチング電源回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60148375A true JPS60148375A (ja) | 1985-08-05 |
Family
ID=11549628
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP316184A Pending JPS60148375A (ja) | 1984-01-11 | 1984-01-11 | スイツチング電源回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60148375A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03207268A (ja) * | 1989-12-29 | 1991-09-10 | Isao Takahashi | スイッチングレギュレータ |
| JPH04331460A (ja) * | 1990-09-28 | 1992-11-19 | American Teleph & Telegr Co <Att> | 電力変換装置 |
| JP2015008589A (ja) * | 2013-06-25 | 2015-01-15 | サンケン電気株式会社 | スイッチング電源装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5771271A (en) * | 1980-10-22 | 1982-05-04 | Fujitsu Ltd | Dc-dc converter |
| JPS5727784B2 (ja) * | 1978-12-09 | 1982-06-12 |
-
1984
- 1984-01-11 JP JP316184A patent/JPS60148375A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5727784B2 (ja) * | 1978-12-09 | 1982-06-12 | ||
| JPS5771271A (en) * | 1980-10-22 | 1982-05-04 | Fujitsu Ltd | Dc-dc converter |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03207268A (ja) * | 1989-12-29 | 1991-09-10 | Isao Takahashi | スイッチングレギュレータ |
| JPH04331460A (ja) * | 1990-09-28 | 1992-11-19 | American Teleph & Telegr Co <Att> | 電力変換装置 |
| JP2015008589A (ja) * | 2013-06-25 | 2015-01-15 | サンケン電気株式会社 | スイッチング電源装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0779700B1 (en) | DC power supply with enhanced input power factor | |
| Fujiwara et al. | A novel lossless passive snubber for soft-switching boost-type converters | |
| EP0503862A2 (en) | Class E fixed frequency converter | |
| JPH05111259A (ja) | 電源回路 | |
| JP2001037226A (ja) | 直流双方向コンバータ | |
| JP2011097688A (ja) | 電力変換装置及び電力変換方法 | |
| US4725938A (en) | High voltage resonant DC/DC converter | |
| JPS5931245B2 (ja) | 電源電圧制御型増幅器 | |
| US7158389B2 (en) | Switching power supply circuit | |
| JPS59191485A (ja) | 低損失高周波インバ−タ | |
| JP2799410B2 (ja) | 直流コンバータ装置 | |
| JPS60148375A (ja) | スイツチング電源回路 | |
| JPH0634577B2 (ja) | 電源装置 | |
| JP2917857B2 (ja) | 共振型コンバータ装置 | |
| JPH0670543A (ja) | 直列共振コンバータ | |
| JPH07135769A (ja) | 直列共振コンバータ | |
| JPH08168240A (ja) | Ｄｃ−ｄｃコンバータ | |
| JPH0644310Y2 (ja) | スイッチング電源装置 | |
| JPH0678537A (ja) | スイッチング電源装置 | |
| JPH0630559A (ja) | 共振形スイッチング電源 | |
| JPS61132071A (ja) | 電源装置 | |
| JPH10225119A (ja) | スイッチング電源 | |
| JPH0578273B2 (ja) | ||
| JP3324774B2 (ja) | 電源装置 | |
| JP4396108B2 (ja) | 力率改善回路 |