JPS6014460A - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JPS6014460A JPS6014460A JP58122901A JP12290183A JPS6014460A JP S6014460 A JPS6014460 A JP S6014460A JP 58122901 A JP58122901 A JP 58122901A JP 12290183 A JP12290183 A JP 12290183A JP S6014460 A JPS6014460 A JP S6014460A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- circuit
- input
- output
- noise
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 12
- 239000002184 metal Substances 0.000 claims abstract description 5
- 229910052751 metal Inorganic materials 0.000 claims abstract description 5
- 239000000758 substrate Substances 0.000 claims 1
- 239000003990 capacitor Substances 0.000 abstract description 3
- 238000000034 method Methods 0.000 abstract description 3
- 230000001681 protective effect Effects 0.000 abstract 2
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000002238 attenuated effect Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
- 239000011701 zinc Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Logic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は、接地電圧または電源電圧の与え方により雑
音の低減化ケ図った半導体集積回路に関するものである
。
音の低減化ケ図った半導体集積回路に関するものである
。
従来の半導体集積回路を、2人力論理和ゲートな集積化
したものを例に取って第1図により説明する。第1図に
おいて、1は2人力論理和ゲートな集積化した半導体集
積回路チップ(以下単にチップという)、2〜5は前記
チップ1と外部回路(図示せず)欠接続する入出力端子
で、2は電源端子、3け接地端子、4a、4bは入力端
子、5は出カメ;A子でk)ろ。6は入力保訝回路、7
は内部回路、8は出力回路、9は入力保護抵抗体、10
は入力仮設トランジスター11a、11bは出力トラン
ジスタであ。
したものを例に取って第1図により説明する。第1図に
おいて、1は2人力論理和ゲートな集積化した半導体集
積回路チップ(以下単にチップという)、2〜5は前記
チップ1と外部回路(図示せず)欠接続する入出力端子
で、2は電源端子、3け接地端子、4a、4bは入力端
子、5は出カメ;A子でk)ろ。6は入力保訝回路、7
は内部回路、8は出力回路、9は入力保護抵抗体、10
は入力仮設トランジスター11a、11bは出力トラン
ジスタであ。
次に動作について説明する。
入力端子4a、4bに接地電圧と電源電圧の範囲内の正
常な電圧が印加さ第1た場合、入力作直トランジスタ1
0はオフしたままブIので入力電圧はそのまま内部回路
7に伝達し、そのレベルに応じた論理出力が内部回路7
から出力回路8に印加され、出力トランジスタ11aと
11bの一方かオンして出力端子51とおして外部回路
製充電または放電する。また、入力端子4a、4bK接
地電圧と電源電圧の範囲外の異常な電圧が偶発的に印加
された場合、入力保ねトランジスタ10がオンするので
、入力電圧は入力保護トランジスタ10と入力保護抵抗
体9で抵抗分割されるため、内部回路7は過電圧の印加
D・ら保護さ4る。
常な電圧が印加さ第1た場合、入力作直トランジスタ1
0はオフしたままブIので入力電圧はそのまま内部回路
7に伝達し、そのレベルに応じた論理出力が内部回路7
から出力回路8に印加され、出力トランジスタ11aと
11bの一方かオンして出力端子51とおして外部回路
製充電または放電する。また、入力端子4a、4bK接
地電圧と電源電圧の範囲外の異常な電圧が偶発的に印加
された場合、入力保ねトランジスタ10がオンするので
、入力電圧は入力保護トランジスタ10と入力保護抵抗
体9で抵抗分割されるため、内部回路7は過電圧の印加
D・ら保護さ4る。
しかし、この場合、過電流が入力保護抵抗体9゜入力保
護トランジスタ10ケとおして接地端子3に流れるため
に、接地端子3およびチップ1内の接地配置K雑音が生
じる。さらに、出力端子5にも出力信号の反射波等の原
因による過電圧が印加されることがあり、この場合にも
過電流が出力トランジスタ11a、11b火とおして電
源端子2または接地端子3に流れるため、電源端子2.
接地端子3および電源配線、接地配線に雑音が生じる。
護トランジスタ10ケとおして接地端子3に流れるため
に、接地端子3およびチップ1内の接地配置K雑音が生
じる。さらに、出力端子5にも出力信号の反射波等の原
因による過電圧が印加されることがあり、この場合にも
過電流が出力トランジスタ11a、11b火とおして電
源端子2または接地端子3に流れるため、電源端子2.
接地端子3および電源配線、接地配線に雑音が生じる。
これらの配線は内部回路?FCも接続されているので、
上記の各端子による雑音は入力保護回路6、出力回路8
のみならず内部回路7にも伝達し、卒 誤動作ランチアンプの一因となる。
上記の各端子による雑音は入力保護回路6、出力回路8
のみならず内部回路7にも伝達し、卒 誤動作ランチアンプの一因となる。
従来の半導体集積回路は以上σ〕ように、内部回路7に
入力保護回路6および出力回路8と同一系統の電源配線
、接地配綜が接続されているので、入出力端子に印加さ
れた過電圧に基づく雑音が電源配線、接地配置!3!を
とおして内部回路7等に伝達されるという欠点があった
。
入力保護回路6および出力回路8と同一系統の電源配線
、接地配綜が接続されているので、入出力端子に印加さ
れた過電圧に基づく雑音が電源配線、接地配置!3!を
とおして内部回路7等に伝達されるという欠点があった
。
この発明は、上記のような従来のものの欠点を除去する
ためになされたもので、電源端子および接地端子の少な
くとも一方xM数個設けて、内部回路に接続される電源
配線、接地配線次入力保護回路および出力回路に接続さ
れるそれらと別系統にてることにより、内部回路を入出
力端子に印加さiた過電圧に基づく雑音から隔離するこ
とを目的としている。以下この発明の一実施例1図面に
ついて説明する。
ためになされたもので、電源端子および接地端子の少な
くとも一方xM数個設けて、内部回路に接続される電源
配線、接地配線次入力保護回路および出力回路に接続さ
れるそれらと別系統にてることにより、内部回路を入出
力端子に印加さiた過電圧に基づく雑音から隔離するこ
とを目的としている。以下この発明の一実施例1図面に
ついて説明する。
第2図はこの発明の一実施例1示す構成図で、2a、2
bは電源端子、3a、3bは接地端子であり、電源端子
2aと接地端子3aは入力保護回路6および出力回路8
の専用であり、電源端子2bと接地端子3bは内部回路
7の専用として設けられたものである。
bは電源端子、3a、3bは接地端子であり、電源端子
2aと接地端子3aは入力保護回路6および出力回路8
の専用であり、電源端子2bと接地端子3bは内部回路
7の専用として設けられたものである。
第3図にはチップ1ンセラミツクパツケージ等の容量1
2に取り付けたところな示す平面図で、13〜16は前
記容量12内に設けられた外部端子で、13は電源端子
、14は接地端子、15a。
2に取り付けたところな示す平面図で、13〜16は前
記容量12内に設けられた外部端子で、13は電源端子
、14は接地端子、15a。
15bは入力端子、16は出力端子である。チップ1内
の各端子2〜5と外部端子である各端子13〜16は金
属ワイヤ11をとおして接続されている。特に、チップ
1内の電源端子2a、2b、!:接地端子3a、3bは
1つの外部端子13または14に接続されている。した
がって、必要な外部端子数は従来の場合と同じである。
の各端子2〜5と外部端子である各端子13〜16は金
属ワイヤ11をとおして接続されている。特に、チップ
1内の電源端子2a、2b、!:接地端子3a、3bは
1つの外部端子13または14に接続されている。した
がって、必要な外部端子数は従来の場合と同じである。
なお、半導体ヱ!Svt回路基板が電源または接地と同
電位の場合、前記基板ンとおして電源端子2a、2bま
たは接地端子3a、3bが接続されることになるが、金
4配線に比べて基板のインピーダンスは太きい。
電位の場合、前記基板ンとおして電源端子2a、2bま
たは接地端子3a、3bが接続されることになるが、金
4配線に比べて基板のインピーダンスは太きい。
入力端子4a、4bおよび出方端子5に過電圧が印加さ
れた場合、従来の場合と同様に入力保護回路6と出力回
路8Vc接続される電源端子2a。
れた場合、従来の場合と同様に入力保護回路6と出力回
路8Vc接続される電源端子2a。
接地端子3aK雑音が生じる。この雑音は外部電源端子
13.外部接地端子14を介してチップ1内部の電源端
子2b、接地端子3b、さらに内部回路7へと伝達され
る。しかし、金属ワイヤ17の有するインピータンスの
ために雑音は減衰して伝達さハる。しかも、外部電源端
子13.外部接地端子14は低インピーダンスで電源に
接続されており、外部は源端子13.外部接地端子14
1filには一般にデカンプル容量が並列接続さ才1て
いるので、内部回路IKおける電源上圧!(G If、
接地電圧慴音は微少である。
13.外部接地端子14を介してチップ1内部の電源端
子2b、接地端子3b、さらに内部回路7へと伝達され
る。しかし、金属ワイヤ17の有するインピータンスの
ために雑音は減衰して伝達さハる。しかも、外部電源端
子13.外部接地端子14は低インピーダンスで電源に
接続されており、外部は源端子13.外部接地端子14
1filには一般にデカンプル容量が並列接続さ才1て
いるので、内部回路IKおける電源上圧!(G If、
接地電圧慴音は微少である。
なお、上記実施例では、入力法8!!i回路6および出
力回路80群と内部回路7の群の2群に排他的に分割し
たものを示したが、雑音に敏感な一部の内部回路70群
(で入力保護回路6.出方回路8が含まれないような分
割方法であれば、雑音に鈍感な一部の内部回路7が入力
保護回路6および出力回路8Vc含まれても、あるいは
3群以上に分割しても、上記実施例と同様の効果を奏す
る。
力回路80群と内部回路7の群の2群に排他的に分割し
たものを示したが、雑音に敏感な一部の内部回路70群
(で入力保護回路6.出方回路8が含まれないような分
割方法であれば、雑音に鈍感な一部の内部回路7が入力
保護回路6および出力回路8Vc含まれても、あるいは
3群以上に分割しても、上記実施例と同様の効果を奏す
る。
また、電源端子2a、2bと接地端子3a、3bの両方
72間ずつ設けたものを示したが−どららか一方のみの
端子を複数個設けて、他方は1個に共通化したものでも
よい。
72間ずつ設けたものを示したが−どららか一方のみの
端子を複数個設けて、他方は1個に共通化したものでも
よい。
また、上記実施例では、内部回路7として2人力論理和
ゲートのもの火水したが、ランダム−ジンクでもメ化り
でも何でもよく、いかなる内部回路7の場合にも適用で
きることはいうまでもない。
ゲートのもの火水したが、ランダム−ジンクでもメ化り
でも何でもよく、いかなる内部回路7の場合にも適用で
きることはいうまでもない。
以上説明したように、この尤す」によJしは、半導体集
積回路の内部回路の市況f+j11子および接地4子を
入力保護回路および出力口11./、のそれらと別に設
けたので、入出力雑音に対して動作の安定したものが得
ら才する効果がある。
積回路の内部回路の市況f+j11子および接地4子を
入力保護回路および出力口11./、のそれらと別に設
けたので、入出力雑音に対して動作の安定したものが得
ら才する効果がある。
第1図は従来の半導体集積回路を示す図、第2図はこの
発明の一実施flKよる半導体集積回路を示す図、第3
図はこの発明の一実施例による半専体集λti回路l答
量に取り付けたところン示す平面図である。 図中、1は半導体集積回路チップ、2a+2bは電源端
子、3a*3bは接地端子、4a、4bは入力端子、5
は出力端子、6は入力保護回路、7は内部回路、8は出
力回路、9は入力保護抵抗体、10は入力保護トランジ
スタ、11a、ilbは出力トランジスタ、12は容−
1i1.13は外部青源DIAI子、14は外部接Jj
l(端子、15a、15bは外部入力端子、16は外部
入力端子、17は金属ワイヤである。 第1図 第2図 4魯− 第3図
発明の一実施flKよる半導体集積回路を示す図、第3
図はこの発明の一実施例による半専体集λti回路l答
量に取り付けたところン示す平面図である。 図中、1は半導体集積回路チップ、2a+2bは電源端
子、3a*3bは接地端子、4a、4bは入力端子、5
は出力端子、6は入力保護回路、7は内部回路、8は出
力回路、9は入力保護抵抗体、10は入力保護トランジ
スタ、11a、ilbは出力トランジスタ、12は容−
1i1.13は外部青源DIAI子、14は外部接Jj
l(端子、15a、15bは外部入力端子、16は外部
入力端子、17は金属ワイヤである。 第1図 第2図 4魯− 第3図
Claims (1)
- 【特許請求の範囲】 電源端子、接地端子、入出力端子、内部回路。 入力仮設回路および出力回路を同一の基板上に形成して
なる半導体集積回路において、前記電源端子、接地端子
の少なくとも一方を複数個備え、前記複数個備えた電源
端子または接地端子火前記内部回路用と前記入力保護回
路用で別個のものを用いて金属配線でそilぞれ内部回
路と入力保護回路と欠接続したことを特徴とする半導体
集積回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58122901A JPS6014460A (ja) | 1983-07-04 | 1983-07-04 | 半導体集積回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58122901A JPS6014460A (ja) | 1983-07-04 | 1983-07-04 | 半導体集積回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS6014460A true JPS6014460A (ja) | 1985-01-25 |
JPH0212027B2 JPH0212027B2 (ja) | 1990-03-16 |
Family
ID=14847418
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP58122901A Granted JPS6014460A (ja) | 1983-07-04 | 1983-07-04 | 半導体集積回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6014460A (ja) |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61283152A (ja) * | 1985-06-07 | 1986-12-13 | Nec Corp | 半導体装置 |
JPS63296234A (ja) * | 1987-05-27 | 1988-12-02 | Nec Corp | 集積回路装置 |
JPH0228362A (ja) * | 1988-06-10 | 1990-01-30 | Nec Ic Microcomput Syst Ltd | 半導体集積回路装置 |
JPH02150105A (ja) * | 1988-12-01 | 1990-06-08 | Matsushita Electric Ind Co Ltd | 差動増幅回路装置 |
US4979016A (en) * | 1988-05-16 | 1990-12-18 | Dallas Semiconductor Corporation | Split lead package |
US5473514A (en) * | 1990-12-20 | 1995-12-05 | Kabushiki Kaisha Toshiba | Semiconductor device having an interconnecting circuit board |
US7352031B2 (en) | 2002-05-28 | 2008-04-01 | Oki Electric Industry, Co., Ltd. | Electrostatic-breakdown-preventive and protective circuit for semiconductor-device |
JP2012009717A (ja) * | 2010-06-26 | 2012-01-12 | Zycube:Kk | 半導体チップ及びそれを搭載した半導体モジュール |
JP2016006837A (ja) * | 2014-06-20 | 2016-01-14 | ザインエレクトロニクス株式会社 | 半導体装置 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5423387A (en) * | 1977-07-22 | 1979-02-21 | Hitachi Ltd | Semiconductor integrated-circuit device |
JPS5828852A (ja) * | 1981-08-13 | 1983-02-19 | Fujitsu Ltd | 大規模集積回路 |
JPS5868043U (ja) * | 1981-11-02 | 1983-05-09 | 日産自動車株式会社 | 半導体素子用入力保護装置 |
JPS5879743A (ja) * | 1981-11-05 | 1983-05-13 | Nec Corp | モノリシツク集積回路 |
-
1983
- 1983-07-04 JP JP58122901A patent/JPS6014460A/ja active Granted
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5423387A (en) * | 1977-07-22 | 1979-02-21 | Hitachi Ltd | Semiconductor integrated-circuit device |
JPS5828852A (ja) * | 1981-08-13 | 1983-02-19 | Fujitsu Ltd | 大規模集積回路 |
JPS5868043U (ja) * | 1981-11-02 | 1983-05-09 | 日産自動車株式会社 | 半導体素子用入力保護装置 |
JPS5879743A (ja) * | 1981-11-05 | 1983-05-13 | Nec Corp | モノリシツク集積回路 |
Cited By (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61283152A (ja) * | 1985-06-07 | 1986-12-13 | Nec Corp | 半導体装置 |
JPS63296234A (ja) * | 1987-05-27 | 1988-12-02 | Nec Corp | 集積回路装置 |
JPH06105740B2 (ja) * | 1987-05-27 | 1994-12-21 | 日本電気株式会社 | 集積回路装置 |
US4979016A (en) * | 1988-05-16 | 1990-12-18 | Dallas Semiconductor Corporation | Split lead package |
JPH0228362A (ja) * | 1988-06-10 | 1990-01-30 | Nec Ic Microcomput Syst Ltd | 半導体集積回路装置 |
JPH02150105A (ja) * | 1988-12-01 | 1990-06-08 | Matsushita Electric Ind Co Ltd | 差動増幅回路装置 |
US5473514A (en) * | 1990-12-20 | 1995-12-05 | Kabushiki Kaisha Toshiba | Semiconductor device having an interconnecting circuit board |
US5613295A (en) * | 1990-12-20 | 1997-03-25 | Kabushiki Kaisha Toshiba | Semiconductor device having an interconnecting circuit board and method for manufacturing same |
US5646830A (en) * | 1990-12-20 | 1997-07-08 | Kabushiki Kaisha Toshiba | Semiconductor device having an interconnecting circuit board |
US5715147A (en) * | 1990-12-20 | 1998-02-03 | Kabushiki Kaisha Toshiba | Semiconductor device having an interconnecting circuit board |
US7352031B2 (en) | 2002-05-28 | 2008-04-01 | Oki Electric Industry, Co., Ltd. | Electrostatic-breakdown-preventive and protective circuit for semiconductor-device |
JP2012009717A (ja) * | 2010-06-26 | 2012-01-12 | Zycube:Kk | 半導体チップ及びそれを搭載した半導体モジュール |
JP2016006837A (ja) * | 2014-06-20 | 2016-01-14 | ザインエレクトロニクス株式会社 | 半導体装置 |
US10504860B2 (en) | 2014-06-20 | 2019-12-10 | Thine Electronics, Inc. | Semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
JPH0212027B2 (ja) | 1990-03-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS6336557A (ja) | 相補型mis集積回路 | |
JPS63147357A (ja) | 静電気放電保護回路 | |
JPS60112320A (ja) | トライステ−トゲ−トの保護方式 | |
US4851721A (en) | Semiconductor integrated circuit | |
JPS6014460A (ja) | 半導体集積回路 | |
US5793588A (en) | Electrostatic discharge protection circuit | |
JPH05299574A (ja) | 静電放電から半導体装置を保護する静電放電保護装置 | |
JPH0228362A (ja) | 半導体集積回路装置 | |
JPH04111350A (ja) | 半導体装置 | |
KR930010974A (ko) | 신호선간의 잡음을 억제하는 메모리 소자 | |
JPH09321225A (ja) | 半導体集積回路装置 | |
JPH0379120A (ja) | 入力保護回路 | |
JPH05243472A (ja) | 半導体集積回路 | |
JPS59169166A (ja) | 半導体装置 | |
US7542254B2 (en) | Method for producing a protective assembly for protecting an electronic component from electrostatic discharge, and correspondingly configured electronic component | |
JPH06163700A (ja) | 集積回路装置 | |
JPH07235604A (ja) | 半導体装置 | |
JP2662156B2 (ja) | 集積回路のノイズ低減装置 | |
JPH03203363A (ja) | 半導体装置 | |
JPH0587024B2 (ja) | ||
JPH03195055A (ja) | 半導体装置 | |
JPS61180470A (ja) | 半導体集積回路装置 | |
JPH0448773A (ja) | 半導体集積回路装置 | |
JPS6074467A (ja) | Mos型集積回路 | |
KR100205099B1 (ko) | 반도체 메모리 장치의 데이타 출력회로 및 그 출력방법 |