JP2662156B2 - 集積回路のノイズ低減装置 - Google Patents
集積回路のノイズ低減装置Info
- Publication number
- JP2662156B2 JP2662156B2 JP4351614A JP35161492A JP2662156B2 JP 2662156 B2 JP2662156 B2 JP 2662156B2 JP 4351614 A JP4351614 A JP 4351614A JP 35161492 A JP35161492 A JP 35161492A JP 2662156 B2 JP2662156 B2 JP 2662156B2
- Authority
- JP
- Japan
- Prior art keywords
- input
- terminal
- bypass capacitor
- output
- output port
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Logic Circuits (AREA)
Description
【０００１】
【産業上の利用分野】この発明は、入出力ポートを備え
る集積回路のノイズ低減装置に関するものである。
る集積回路のノイズ低減装置に関するものである。
【０００２】
【従来の技術】図３は従来の集積回路のノイズ低減装置
を示し、図において、１は入出力ポート付の集積回路
（以下、ＩＣという）、２は電源入力（以下、Ｖｃｃと
いう）端子、３は接地（以下、ＧＮＤという）端子、４
ａはバイパスコンデンサ、５ａ，５ｂは空入出力ポート
である。
を示し、図において、１は入出力ポート付の集積回路
（以下、ＩＣという）、２は電源入力（以下、Ｖｃｃと
いう）端子、３は接地（以下、ＧＮＤという）端子、４
ａはバイパスコンデンサ、５ａ，５ｂは空入出力ポート
である。
【０００３】次に動作について説明する。入出力ポート
付のＩＣ１のＶｃｃ端子２とＧＮＤ端子３との間に、バ
イパスコンデンサ４ａをできるだけ配線長が短くなるよ
うに接続する。こうすることによって、入出力ポート付
のＩＣ１のＶｃｃ端子２およびＧＮＤ端子３より混入す
るノイズがバイパスコンデンサ４ａにより吸収されて低
減され、ＩＣ１内部へのノイズの侵入を抑えることがで
きる。
付のＩＣ１のＶｃｃ端子２とＧＮＤ端子３との間に、バ
イパスコンデンサ４ａをできるだけ配線長が短くなるよ
うに接続する。こうすることによって、入出力ポート付
のＩＣ１のＶｃｃ端子２およびＧＮＤ端子３より混入す
るノイズがバイパスコンデンサ４ａにより吸収されて低
減され、ＩＣ１内部へのノイズの侵入を抑えることがで
きる。
【０００４】なお、入出力ポート付のＩＣ１がデュアル
・インライン・パッケージ（ＤＩＰ）の場合、Ｖｃｃ端
子とＧＮＤ端子にバイパスコンデンサを接続すると、チ
ップ上のＶｃｃ端子とＧＮＤ端子からバイパスコンデン
サまでの配線長（ＩＣパッケージ内部のひきまわしも考
慮）は約８ｃｍほどにもなる。
・インライン・パッケージ（ＤＩＰ）の場合、Ｖｃｃ端
子とＧＮＤ端子にバイパスコンデンサを接続すると、チ
ップ上のＶｃｃ端子とＧＮＤ端子からバイパスコンデン
サまでの配線長（ＩＣパッケージ内部のひきまわしも考
慮）は約８ｃｍほどにもなる。
【０００５】このため、ＩＣのスイッチング速度が１０
０ＭＨｚの場合、配線のインピーダンスは６Ω／ｃｍほ
どにもなるため、先に示したＶｃｃ端子とＧＮＤ端子間
のバイパスコンデンサの配線抵抗は数１０Ωにもなる。
０ＭＨｚの場合、配線のインピーダンスは６Ω／ｃｍほ
どにもなるため、先に示したＶｃｃ端子とＧＮＤ端子間
のバイパスコンデンサの配線抵抗は数１０Ωにもなる。
【０００６】
【発明が解決しようとする課題】従来のＩＣノイズ低減
装置は以上のように構成されているので、ＩＣ１のＶｃ
ｃ端子２とＧＮＤ端子３の位置によって、バイパスコン
デンサ４ａから、Ｖｃｃ端子２およびＧＮＤ端子３まで
の配線長が変則的になってしまい、必ずしも最短になる
ように、バイパスコンデンサ４ａのリード線を配線する
ことができず、そのため、その変則的なバイパスコンデ
ンサ４ａの配線長が、ＩＣ１のノイズ低減に大きな影響
を与えるなどの問題点があった。
装置は以上のように構成されているので、ＩＣ１のＶｃ
ｃ端子２とＧＮＤ端子３の位置によって、バイパスコン
デンサ４ａから、Ｖｃｃ端子２およびＧＮＤ端子３まで
の配線長が変則的になってしまい、必ずしも最短になる
ように、バイパスコンデンサ４ａのリード線を配線する
ことができず、そのため、その変則的なバイパスコンデ
ンサ４ａの配線長が、ＩＣ１のノイズ低減に大きな影響
を与えるなどの問題点があった。
【０００７】この発明は上記のような問題点を解消する
ためになされたもので、バイパスコンデンサの配線長を
短くできるとともに、実装基板上でのバイパスコンデン
サの配置や配線を容易化できるＩＣのノイズ低減装置を
得ることを目的とする。
ためになされたもので、バイパスコンデンサの配線長を
短くできるとともに、実装基板上でのバイパスコンデン
サの配置や配線を容易化できるＩＣのノイズ低減装置を
得ることを目的とする。
【０００８】
【課題を解決するための手段】この発明に係る集積回路
のノイズ低減装置は、集積回路にそれぞれ“Ｈ”レベル
および“Ｌ”レベルに出力固定された一対または複数対
の空入出力ポートを設け、これらの一対または複数対の
各空入出力ポート間にバイパスコンデンサを接続したも
のである。
のノイズ低減装置は、集積回路にそれぞれ“Ｈ”レベル
および“Ｌ”レベルに出力固定された一対または複数対
の空入出力ポートを設け、これらの一対または複数対の
各空入出力ポート間にバイパスコンデンサを接続したも
のである。
【０００９】
【作用】この発明における集積回路のノイズ低減装置
は、集積回路の２つの空ポートのうち、“Ｈ”レベルに
出力固定され、ＩＣ内部で電源入力端子と接続されるポ
ートと、“Ｌ”レベルに出力固定され、ＩＣ内部で接地
端子と接続されるポートの間にバイパスコンデンサを接
続することによって、電源入力端子と接地端子より混入
するノイズを低減する。
は、集積回路の２つの空ポートのうち、“Ｈ”レベルに
出力固定され、ＩＣ内部で電源入力端子と接続されるポ
ートと、“Ｌ”レベルに出力固定され、ＩＣ内部で接地
端子と接続されるポートの間にバイパスコンデンサを接
続することによって、電源入力端子と接地端子より混入
するノイズを低減する。
【００１０】
実施例１．以下この発明の一実施例を図について説明す
る。図１において、１は入出力ポート付のＩＣ、２はＶ
ｃｃ端子、３はＧＮＤ端子、４ａはＶｃｃ端子２および
ＧＮＤ端子３間に接続されたバイパスコンデンサ、４ｂ
は空入出力ポート５ａ，５ｂ間に接続されたバイパスコ
ンデンサである。
る。図１において、１は入出力ポート付のＩＣ、２はＶ
ｃｃ端子、３はＧＮＤ端子、４ａはＶｃｃ端子２および
ＧＮＤ端子３間に接続されたバイパスコンデンサ、４ｂ
は空入出力ポート５ａ，５ｂ間に接続されたバイパスコ
ンデンサである。
【００１１】また、この発明では、従来と同様に、Ｖｃ
ｃ端子２とＧＮＤ端子３との間に接続されるバイパスコ
ンデンサ４ａを使用しながら、入出力ポート付のＩＣ１
の隣接する２つの空入出力ポート５ａおよび空入出力ポ
ート５ｂの一つを“Ｈ”出力に、もう一つを“Ｌ”出力
に固定し、それらの間にバイパスコンデンサ４ｂを配線
長が短くなるように接続するものである。
ｃ端子２とＧＮＤ端子３との間に接続されるバイパスコ
ンデンサ４ａを使用しながら、入出力ポート付のＩＣ１
の隣接する２つの空入出力ポート５ａおよび空入出力ポ
ート５ｂの一つを“Ｈ”出力に、もう一つを“Ｌ”出力
に固定し、それらの間にバイパスコンデンサ４ｂを配線
長が短くなるように接続するものである。
【００１２】次に動作について説明する。まず、入出力
ポート付のＩＣ１の隣接する２つの空入出力ポート５
ａ，５ｂのうち、空入出力ポート５ａを“Ｈ”レベル出
力、空入出力ポート５ｂを“Ｌ”レベル出力に固定す
る。
ポート付のＩＣ１の隣接する２つの空入出力ポート５
ａ，５ｂのうち、空入出力ポート５ａを“Ｈ”レベル出
力、空入出力ポート５ｂを“Ｌ”レベル出力に固定す
る。
【００１３】こうすると、入出力ポート付のＩＣ１の内
部で、“Ｈ”の入出力ポート５ａはＶｃｃ端子２に、
“Ｌ”の入出力ポート５ｂはＧＮＤ端子３にそれぞれ接
続されるので、それら二つの空入出力ポート５ａ，５ｂ
間にバイパスコンデンサ４ｂを接続することは、Ｖｃｃ
端子２とＧＮＤ端子３との間にそのコンデンサ４ｂを接
続することと等価となる。
部で、“Ｈ”の入出力ポート５ａはＶｃｃ端子２に、
“Ｌ”の入出力ポート５ｂはＧＮＤ端子３にそれぞれ接
続されるので、それら二つの空入出力ポート５ａ，５ｂ
間にバイパスコンデンサ４ｂを接続することは、Ｖｃｃ
端子２とＧＮＤ端子３との間にそのコンデンサ４ｂを接
続することと等価となる。
【００１４】そこで、入出力ポート付のＩＣ１におい
て、従来からのバイパスコンデンサ４ａをＶｃｃ端子２
とＧＮＤ端子３間に接続したまま、“Ｈ”レベルおよび
“Ｌ”レベルの出力固定の各空入出力ポート５ａおよび
空入出力ポート５ｂ間にバイパスコンデンサ４ｂを接続
する。
て、従来からのバイパスコンデンサ４ａをＶｃｃ端子２
とＧＮＤ端子３間に接続したまま、“Ｈ”レベルおよび
“Ｌ”レベルの出力固定の各空入出力ポート５ａおよび
空入出力ポート５ｂ間にバイパスコンデンサ４ｂを接続
する。
【００１５】これによって、Ｖｃｃ端子２およびＧＮＤ
端子３間に接続したバイパスコンデンサ４ａで低減され
なかった、Ｖｃｃ端子２とＧＮＤ端子３間に混入するノ
イズを、空入出力ポート５ａおよび空入出力ポート５ｂ
間に接続したバイパスコンデンサ４ｂによって低減でき
る。
端子３間に接続したバイパスコンデンサ４ａで低減され
なかった、Ｖｃｃ端子２とＧＮＤ端子３間に混入するノ
イズを、空入出力ポート５ａおよび空入出力ポート５ｂ
間に接続したバイパスコンデンサ４ｂによって低減でき
る。
【００１６】実施例２．なお、上記実施例では入出力ポ
ート付ＩＣ１において、隣接する空入出力ポートが空入
出力ポート５ａおよび空入出力ポート５ｂの２つだけあ
る場合を示したが、入出力ポート付ＩＣ１に、複数の隣
接する空入出力ポートがある場合、それらにもバイパス
コンデンサを接続してもよい。このバイパスコンデンサ
を空入出力ポートに複数個接続した実施例を図２に示
す。
ート付ＩＣ１において、隣接する空入出力ポートが空入
出力ポート５ａおよび空入出力ポート５ｂの２つだけあ
る場合を示したが、入出力ポート付ＩＣ１に、複数の隣
接する空入出力ポートがある場合、それらにもバイパス
コンデンサを接続してもよい。このバイパスコンデンサ
を空入出力ポートに複数個接続した実施例を図２に示
す。
【００１７】図２において、１は入出力ポート付ＩＣ、
２はＶｃｃ端子、３はＧＮＤ端子、４ａ，４ｂ，４ｃは
バイパスコンデンサ、５ａ〜５ｄは空入出力ポートであ
り、バイパスコンデンサ４ｃは空入出力ポート５ｃ，５
ｄ間に接続されている。
２はＶｃｃ端子、３はＧＮＤ端子、４ａ，４ｂ，４ｃは
バイパスコンデンサ、５ａ〜５ｄは空入出力ポートであ
り、バイパスコンデンサ４ｃは空入出力ポート５ｃ，５
ｄ間に接続されている。
【００１８】この実施例の場合も、Ｖｃｃ端子２とＧＮ
Ｄ端子３との間に接続されるバイパスコンデンサ４ａを
使用しながら、複数の隣接する空入出力ポート５ａおよ
び空入出力ポート５ｂと空入出力ポート５ｃおよび空入
出力ポート５ｄのそれぞれの組の一つを“Ｈ”、もう一
つを“Ｌ”に出力固定し、それらの間にバイパスコンデ
ンサ４ｂ，４ｃを、配線長が短くなるように接続するも
のである。
Ｄ端子３との間に接続されるバイパスコンデンサ４ａを
使用しながら、複数の隣接する空入出力ポート５ａおよ
び空入出力ポート５ｂと空入出力ポート５ｃおよび空入
出力ポート５ｄのそれぞれの組の一つを“Ｈ”、もう一
つを“Ｌ”に出力固定し、それらの間にバイパスコンデ
ンサ４ｂ，４ｃを、配線長が短くなるように接続するも
のである。
【００１９】次に動作について説明する。まず、入出力
ポート付ＩＣ１の複数の隣接する空入出力ポートである
空入出力ポート５ａおよび空入出力ポート５ｂの組と、
空入出力ポート５ｃおよび空入出力ポート５ｄの組の出
力レベルを、各組において、それぞれ一つは“Ｈ”、も
う一つは“Ｌ”に固定する。
ポート付ＩＣ１の複数の隣接する空入出力ポートである
空入出力ポート５ａおよび空入出力ポート５ｂの組と、
空入出力ポート５ｃおよび空入出力ポート５ｄの組の出
力レベルを、各組において、それぞれ一つは“Ｈ”、も
う一つは“Ｌ”に固定する。
【００２０】そうすると、入出力ポート付ＩＣ１の内部
で、“Ｈ”レベル出力の入出力ポートはＶｃｃ端子と接
続され、“Ｌ”レベル出力の入出力ポートはＧＮＤ端子
と接続される。
で、“Ｈ”レベル出力の入出力ポートはＶｃｃ端子と接
続され、“Ｌ”レベル出力の入出力ポートはＧＮＤ端子
と接続される。
【００２１】そこで、従来からのバイパスコンデンサ４
ａをＶｃｃ端子２とＧＮＤ端子３との間に接続したま
ま、空入出力ポート５ａおよび空入出力ポート５ｂ間
と、空入出力ポート５ｃおよび空入出力ポート５ｄ間
に、それぞれバイパスコンデンサ４ｂおよびバイパスコ
ンデンサ４ｃを接続する。
ａをＶｃｃ端子２とＧＮＤ端子３との間に接続したま
ま、空入出力ポート５ａおよび空入出力ポート５ｂ間
と、空入出力ポート５ｃおよび空入出力ポート５ｄ間
に、それぞれバイパスコンデンサ４ｂおよびバイパスコ
ンデンサ４ｃを接続する。
【００２２】これにより、Ｖｃｃ端子２とＧＮＤ端子３
との間に接続されるバイパスコンデンサ４ａで低減され
なかったＶｃｃ端子２とＧＮＤ端子３に混入するノイズ
を空入出力ポート５ａおよび空入出力ポート５ｂ間に接
続したバイパスコンデンサ４ｂと、空入出力ポート５ｃ
および空入出力ポート５ｄ間に接続したバイパスコンデ
ンサ４ｃとにより、さらに大きく低減することができ
る。
との間に接続されるバイパスコンデンサ４ａで低減され
なかったＶｃｃ端子２とＧＮＤ端子３に混入するノイズ
を空入出力ポート５ａおよび空入出力ポート５ｂ間に接
続したバイパスコンデンサ４ｂと、空入出力ポート５ｃ
および空入出力ポート５ｄ間に接続したバイパスコンデ
ンサ４ｃとにより、さらに大きく低減することができ
る。
【００２３】よって、この発明では、入出力ポート付Ｉ
Ｃ１に複数個の空入出力ポートがペアで確保できる分だ
け、それらの間にバイパスコンデンサを接続すること
で、Ｖｃｃ端子２およびＧＮＤ端子３に混入するノイズ
を低減することができる。また、隣接する空入出力ポー
ト間にバイパスコンデンサ４ｂ，４ｃを接続すること
で、配線長を短くすることができる。
Ｃ１に複数個の空入出力ポートがペアで確保できる分だ
け、それらの間にバイパスコンデンサを接続すること
で、Ｖｃｃ端子２およびＧＮＤ端子３に混入するノイズ
を低減することができる。また、隣接する空入出力ポー
ト間にバイパスコンデンサ４ｂ，４ｃを接続すること
で、配線長を短くすることができる。
【００２４】
【発明の効果】以上のように、この発明によれば集積回
路にそれぞれ“Ｈ”レベルおよび“Ｌ”レベルに出力固
定された一対または複数対の空入出力ポートを設け、こ
れらの一対または複数対の各空入出力ポート間にバイパ
スコンデンサを接続するように構成したので、電源入力
端子および接地端子より混入するノイズを低減でき、ま
た、そのバイパスコンデンサを隣接する空入出力ポート
間に接続することで、配線長を最短に抑えられるものが
得られる効果がある。
路にそれぞれ“Ｈ”レベルおよび“Ｌ”レベルに出力固
定された一対または複数対の空入出力ポートを設け、こ
れらの一対または複数対の各空入出力ポート間にバイパ
スコンデンサを接続するように構成したので、電源入力
端子および接地端子より混入するノイズを低減でき、ま
た、そのバイパスコンデンサを隣接する空入出力ポート
間に接続することで、配線長を最短に抑えられるものが
得られる効果がある。
【図１】この発明の一実施例によるＩＣのノイズ低減装
置を示す回路図である。
置を示す回路図である。
【図２】この発明の他の実施例によるＩＣのノイズ低減
装置を示す回路図である。
装置を示す回路図である。
【図３】従来のノイズ低減装置を示す回路図である。
１ ＩＣ（集積回路） ２ Ｖｃｃ端子（電源入力端子） ３ ＧＮＤ端子（接地端子） ４ａ，４ｂ，４ｃ バイパスコンデンサ ５ａ，５ｂ，５ｃ，５ｄ 空入出力ポート
Claims (1)
- 【請求項１】 入出力ポートを備えた集積回路の電源入
力端子および接地端子間に、ノイズ対策用のバイパスコ
ンデンサを接続した集積回路のノイズ低減装置におい
て、上記集積回路に設けられて、それぞれ“Ｈ”レベル
および“Ｌ”レベルに出力固定された一対または複数対
の空入出力ポートと、これらの一対または複数対の各空
入出力ポート間に接続されたバイパスコンデンサとを備
えた集積回路のノイズ低減装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4351614A JP2662156B2 (ja) | 1992-12-09 | 1992-12-09 | 集積回路のノイズ低減装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4351614A JP2662156B2 (ja) | 1992-12-09 | 1992-12-09 | 集積回路のノイズ低減装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06175758A JPH06175758A (ja) | 1994-06-24 |
| JP2662156B2 true JP2662156B2 (ja) | 1997-10-08 |
Family
ID=18418460
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4351614A Expired - Lifetime JP2662156B2 (ja) | 1992-12-09 | 1992-12-09 | 集積回路のノイズ低減装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2662156B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010008439A (ko) * | 1998-12-30 | 2001-02-05 | 김영환 | 전자노이즈 감소 회로 |
-
1992
- 1992-12-09 JP JP4351614A patent/JP2662156B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06175758A (ja) | 1994-06-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6193694A (ja) | 集積回路装置 | |
| JP2662156B2 (ja) | 集積回路のノイズ低減装置 | |
| JPS6014460A (ja) | 半導体集積回路 | |
| JPS5814544A (ja) | モノリシツク集積回路容器 | |
| JP2002373940A (ja) | 半導体集積回路装置 | |
| JP2001015885A (ja) | 高周波用電子回路及び高周波用電子回路へのチップ三端子コンデンサの実装構造 | |
| JPH06163700A (ja) | 集積回路装置 | |
| JPH04349640A (ja) | アナログ・デジタル混在集積回路装置実装体 | |
| JPH0786509A (ja) | 半導体集積回路 | |
| KR19980028554A (ko) | 패키지 접지단 패들의 근사적인 등가회로의 구조 | |
| US6184749B1 (en) | Layout for pull-up/pull-down devices of off-chip driver | |
| JPH08250648A (ja) | 半導体装置およびそれを用いた論理回路 | |
| JP3031040B2 (ja) | 集積回路の製造方法 | |
| JPH0917958A (ja) | Ａｃ／ｄｃ信号の多重化方法及び装置 | |
| JPH03206654A (ja) | 半導体装置 | |
| JPH0521442B2 (ja) | ||
| JPH0755507Y2 (ja) | モニタ回路内蔵集積回路 | |
| JPH0498859A (ja) | 半導体集積回路のチップケース | |
| JPS595538A (ja) | 複合スイツチ | |
| JPH05251633A (ja) | Ｉｃ実装構造 | |
| JPH04914A (ja) | 半導体集積回路装置 | |
| JPH06188527A (ja) | 実装ボード | |
| JPH04274358A (ja) | 半導体ｌｓｉのクロックドライブ回路 | |
| JPH0832200A (ja) | 電気回路板及びプリント配線板 | |
| JPH0529531A (ja) | Ｌｓｉパツケージの電源ライン構造 |