JP2662156B2 - 集積回路のノイズ低減装置 - Google Patents
集積回路のノイズ低減装置Info
- Publication number
- JP2662156B2 JP2662156B2 JP4351614A JP35161492A JP2662156B2 JP 2662156 B2 JP2662156 B2 JP 2662156B2 JP 4351614 A JP4351614 A JP 4351614A JP 35161492 A JP35161492 A JP 35161492A JP 2662156 B2 JP2662156 B2 JP 2662156B2
- Authority
- JP
- Japan
- Prior art keywords
- input
- terminal
- bypass capacitor
- output
- output port
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Logic Circuits (AREA)
Description
【0001】
【産業上の利用分野】この発明は、入出力ポートを備え
る集積回路のノイズ低減装置に関するものである。
る集積回路のノイズ低減装置に関するものである。
【0002】
【従来の技術】図3は従来の集積回路のノイズ低減装置
を示し、図において、1は入出力ポート付の集積回路
(以下、ICという)、2は電源入力(以下、Vccと
いう)端子、3は接地(以下、GNDという)端子、4
aはバイパスコンデンサ、5a,5bは空入出力ポート
である。
を示し、図において、1は入出力ポート付の集積回路
(以下、ICという)、2は電源入力(以下、Vccと
いう)端子、3は接地(以下、GNDという)端子、4
aはバイパスコンデンサ、5a,5bは空入出力ポート
である。
【0003】次に動作について説明する。入出力ポート
付のIC1のVcc端子2とGND端子3との間に、バ
イパスコンデンサ4aをできるだけ配線長が短くなるよ
うに接続する。こうすることによって、入出力ポート付
のIC1のVcc端子2およびGND端子3より混入す
るノイズがバイパスコンデンサ4aにより吸収されて低
減され、IC1内部へのノイズの侵入を抑えることがで
きる。
付のIC1のVcc端子2とGND端子3との間に、バ
イパスコンデンサ4aをできるだけ配線長が短くなるよ
うに接続する。こうすることによって、入出力ポート付
のIC1のVcc端子2およびGND端子3より混入す
るノイズがバイパスコンデンサ4aにより吸収されて低
減され、IC1内部へのノイズの侵入を抑えることがで
きる。
【0004】なお、入出力ポート付のIC1がデュアル
・インライン・パッケージ(DIP)の場合、Vcc端
子とGND端子にバイパスコンデンサを接続すると、チ
ップ上のVcc端子とGND端子からバイパスコンデン
サまでの配線長(ICパッケージ内部のひきまわしも考
慮)は約8cmほどにもなる。
・インライン・パッケージ(DIP)の場合、Vcc端
子とGND端子にバイパスコンデンサを接続すると、チ
ップ上のVcc端子とGND端子からバイパスコンデン
サまでの配線長(ICパッケージ内部のひきまわしも考
慮)は約8cmほどにもなる。
【0005】このため、ICのスイッチング速度が10
0MHzの場合、配線のインピーダンスは6Ω/cmほ
どにもなるため、先に示したVcc端子とGND端子間
のバイパスコンデンサの配線抵抗は数10Ωにもなる。
0MHzの場合、配線のインピーダンスは6Ω/cmほ
どにもなるため、先に示したVcc端子とGND端子間
のバイパスコンデンサの配線抵抗は数10Ωにもなる。
【0006】
【発明が解決しようとする課題】従来のICノイズ低減
装置は以上のように構成されているので、IC1のVc
c端子2とGND端子3の位置によって、バイパスコン
デンサ4aから、Vcc端子2およびGND端子3まで
の配線長が変則的になってしまい、必ずしも最短になる
ように、バイパスコンデンサ4aのリード線を配線する
ことができず、そのため、その変則的なバイパスコンデ
ンサ4aの配線長が、IC1のノイズ低減に大きな影響
を与えるなどの問題点があった。
装置は以上のように構成されているので、IC1のVc
c端子2とGND端子3の位置によって、バイパスコン
デンサ4aから、Vcc端子2およびGND端子3まで
の配線長が変則的になってしまい、必ずしも最短になる
ように、バイパスコンデンサ4aのリード線を配線する
ことができず、そのため、その変則的なバイパスコンデ
ンサ4aの配線長が、IC1のノイズ低減に大きな影響
を与えるなどの問題点があった。
【0007】この発明は上記のような問題点を解消する
ためになされたもので、バイパスコンデンサの配線長を
短くできるとともに、実装基板上でのバイパスコンデン
サの配置や配線を容易化できるICのノイズ低減装置を
得ることを目的とする。
ためになされたもので、バイパスコンデンサの配線長を
短くできるとともに、実装基板上でのバイパスコンデン
サの配置や配線を容易化できるICのノイズ低減装置を
得ることを目的とする。
【0008】
【課題を解決するための手段】この発明に係る集積回路
のノイズ低減装置は、集積回路にそれぞれ“H”レベル
および“L”レベルに出力固定された一対または複数対
の空入出力ポートを設け、これらの一対または複数対の
各空入出力ポート間にバイパスコンデンサを接続したも
のである。
のノイズ低減装置は、集積回路にそれぞれ“H”レベル
および“L”レベルに出力固定された一対または複数対
の空入出力ポートを設け、これらの一対または複数対の
各空入出力ポート間にバイパスコンデンサを接続したも
のである。
【0009】
【作用】この発明における集積回路のノイズ低減装置
は、集積回路の2つの空ポートのうち、“H”レベルに
出力固定され、IC内部で電源入力端子と接続されるポ
ートと、“L”レベルに出力固定され、IC内部で接地
端子と接続されるポートの間にバイパスコンデンサを接
続することによって、電源入力端子と接地端子より混入
するノイズを低減する。
は、集積回路の2つの空ポートのうち、“H”レベルに
出力固定され、IC内部で電源入力端子と接続されるポ
ートと、“L”レベルに出力固定され、IC内部で接地
端子と接続されるポートの間にバイパスコンデンサを接
続することによって、電源入力端子と接地端子より混入
するノイズを低減する。
【0010】
実施例1.以下この発明の一実施例を図について説明す
る。図1において、1は入出力ポート付のIC、2はV
cc端子、3はGND端子、4aはVcc端子2および
GND端子3間に接続されたバイパスコンデンサ、4b
は空入出力ポート5a,5b間に接続されたバイパスコ
ンデンサである。
る。図1において、1は入出力ポート付のIC、2はV
cc端子、3はGND端子、4aはVcc端子2および
GND端子3間に接続されたバイパスコンデンサ、4b
は空入出力ポート5a,5b間に接続されたバイパスコ
ンデンサである。
【0011】また、この発明では、従来と同様に、Vc
c端子2とGND端子3との間に接続されるバイパスコ
ンデンサ4aを使用しながら、入出力ポート付のIC1
の隣接する2つの空入出力ポート5aおよび空入出力ポ
ート5bの一つを“H”出力に、もう一つを“L”出力
に固定し、それらの間にバイパスコンデンサ4bを配線
長が短くなるように接続するものである。
c端子2とGND端子3との間に接続されるバイパスコ
ンデンサ4aを使用しながら、入出力ポート付のIC1
の隣接する2つの空入出力ポート5aおよび空入出力ポ
ート5bの一つを“H”出力に、もう一つを“L”出力
に固定し、それらの間にバイパスコンデンサ4bを配線
長が短くなるように接続するものである。
【0012】次に動作について説明する。まず、入出力
ポート付のIC1の隣接する2つの空入出力ポート5
a,5bのうち、空入出力ポート5aを“H”レベル出
力、空入出力ポート5bを“L”レベル出力に固定す
る。
ポート付のIC1の隣接する2つの空入出力ポート5
a,5bのうち、空入出力ポート5aを“H”レベル出
力、空入出力ポート5bを“L”レベル出力に固定す
る。
【0013】こうすると、入出力ポート付のIC1の内
部で、“H”の入出力ポート5aはVcc端子2に、
“L”の入出力ポート5bはGND端子3にそれぞれ接
続されるので、それら二つの空入出力ポート5a,5b
間にバイパスコンデンサ4bを接続することは、Vcc
端子2とGND端子3との間にそのコンデンサ4bを接
続することと等価となる。
部で、“H”の入出力ポート5aはVcc端子2に、
“L”の入出力ポート5bはGND端子3にそれぞれ接
続されるので、それら二つの空入出力ポート5a,5b
間にバイパスコンデンサ4bを接続することは、Vcc
端子2とGND端子3との間にそのコンデンサ4bを接
続することと等価となる。
【0014】そこで、入出力ポート付のIC1におい
て、従来からのバイパスコンデンサ4aをVcc端子2
とGND端子3間に接続したまま、“H”レベルおよび
“L”レベルの出力固定の各空入出力ポート5aおよび
空入出力ポート5b間にバイパスコンデンサ4bを接続
する。
て、従来からのバイパスコンデンサ4aをVcc端子2
とGND端子3間に接続したまま、“H”レベルおよび
“L”レベルの出力固定の各空入出力ポート5aおよび
空入出力ポート5b間にバイパスコンデンサ4bを接続
する。
【0015】これによって、Vcc端子2およびGND
端子3間に接続したバイパスコンデンサ4aで低減され
なかった、Vcc端子2とGND端子3間に混入するノ
イズを、空入出力ポート5aおよび空入出力ポート5b
間に接続したバイパスコンデンサ4bによって低減でき
る。
端子3間に接続したバイパスコンデンサ4aで低減され
なかった、Vcc端子2とGND端子3間に混入するノ
イズを、空入出力ポート5aおよび空入出力ポート5b
間に接続したバイパスコンデンサ4bによって低減でき
る。
【0016】実施例2.なお、上記実施例では入出力ポ
ート付IC1において、隣接する空入出力ポートが空入
出力ポート5aおよび空入出力ポート5bの2つだけあ
る場合を示したが、入出力ポート付IC1に、複数の隣
接する空入出力ポートがある場合、それらにもバイパス
コンデンサを接続してもよい。このバイパスコンデンサ
を空入出力ポートに複数個接続した実施例を図2に示
す。
ート付IC1において、隣接する空入出力ポートが空入
出力ポート5aおよび空入出力ポート5bの2つだけあ
る場合を示したが、入出力ポート付IC1に、複数の隣
接する空入出力ポートがある場合、それらにもバイパス
コンデンサを接続してもよい。このバイパスコンデンサ
を空入出力ポートに複数個接続した実施例を図2に示
す。
【0017】図2において、1は入出力ポート付IC、
2はVcc端子、3はGND端子、4a,4b,4cは
バイパスコンデンサ、5a〜5dは空入出力ポートであ
り、バイパスコンデンサ4cは空入出力ポート5c,5
d間に接続されている。
2はVcc端子、3はGND端子、4a,4b,4cは
バイパスコンデンサ、5a〜5dは空入出力ポートであ
り、バイパスコンデンサ4cは空入出力ポート5c,5
d間に接続されている。
【0018】この実施例の場合も、Vcc端子2とGN
D端子3との間に接続されるバイパスコンデンサ4aを
使用しながら、複数の隣接する空入出力ポート5aおよ
び空入出力ポート5bと空入出力ポート5cおよび空入
出力ポート5dのそれぞれの組の一つを“H”、もう一
つを“L”に出力固定し、それらの間にバイパスコンデ
ンサ4b,4cを、配線長が短くなるように接続するも
のである。
D端子3との間に接続されるバイパスコンデンサ4aを
使用しながら、複数の隣接する空入出力ポート5aおよ
び空入出力ポート5bと空入出力ポート5cおよび空入
出力ポート5dのそれぞれの組の一つを“H”、もう一
つを“L”に出力固定し、それらの間にバイパスコンデ
ンサ4b,4cを、配線長が短くなるように接続するも
のである。
【0019】次に動作について説明する。まず、入出力
ポート付IC1の複数の隣接する空入出力ポートである
空入出力ポート5aおよび空入出力ポート5bの組と、
空入出力ポート5cおよび空入出力ポート5dの組の出
力レベルを、各組において、それぞれ一つは“H”、も
う一つは“L”に固定する。
ポート付IC1の複数の隣接する空入出力ポートである
空入出力ポート5aおよび空入出力ポート5bの組と、
空入出力ポート5cおよび空入出力ポート5dの組の出
力レベルを、各組において、それぞれ一つは“H”、も
う一つは“L”に固定する。
【0020】そうすると、入出力ポート付IC1の内部
で、“H”レベル出力の入出力ポートはVcc端子と接
続され、“L”レベル出力の入出力ポートはGND端子
と接続される。
で、“H”レベル出力の入出力ポートはVcc端子と接
続され、“L”レベル出力の入出力ポートはGND端子
と接続される。
【0021】そこで、従来からのバイパスコンデンサ4
aをVcc端子2とGND端子3との間に接続したま
ま、空入出力ポート5aおよび空入出力ポート5b間
と、空入出力ポート5cおよび空入出力ポート5d間
に、それぞれバイパスコンデンサ4bおよびバイパスコ
ンデンサ4cを接続する。
aをVcc端子2とGND端子3との間に接続したま
ま、空入出力ポート5aおよび空入出力ポート5b間
と、空入出力ポート5cおよび空入出力ポート5d間
に、それぞれバイパスコンデンサ4bおよびバイパスコ
ンデンサ4cを接続する。
【0022】これにより、Vcc端子2とGND端子3
との間に接続されるバイパスコンデンサ4aで低減され
なかったVcc端子2とGND端子3に混入するノイズ
を空入出力ポート5aおよび空入出力ポート5b間に接
続したバイパスコンデンサ4bと、空入出力ポート5c
および空入出力ポート5d間に接続したバイパスコンデ
ンサ4cとにより、さらに大きく低減することができ
る。
との間に接続されるバイパスコンデンサ4aで低減され
なかったVcc端子2とGND端子3に混入するノイズ
を空入出力ポート5aおよび空入出力ポート5b間に接
続したバイパスコンデンサ4bと、空入出力ポート5c
および空入出力ポート5d間に接続したバイパスコンデ
ンサ4cとにより、さらに大きく低減することができ
る。
【0023】よって、この発明では、入出力ポート付I
C1に複数個の空入出力ポートがペアで確保できる分だ
け、それらの間にバイパスコンデンサを接続すること
で、Vcc端子2およびGND端子3に混入するノイズ
を低減することができる。また、隣接する空入出力ポー
ト間にバイパスコンデンサ4b,4cを接続すること
で、配線長を短くすることができる。
C1に複数個の空入出力ポートがペアで確保できる分だ
け、それらの間にバイパスコンデンサを接続すること
で、Vcc端子2およびGND端子3に混入するノイズ
を低減することができる。また、隣接する空入出力ポー
ト間にバイパスコンデンサ4b,4cを接続すること
で、配線長を短くすることができる。
【0024】
【発明の効果】以上のように、この発明によれば集積回
路にそれぞれ“H”レベルおよび“L”レベルに出力固
定された一対または複数対の空入出力ポートを設け、こ
れらの一対または複数対の各空入出力ポート間にバイパ
スコンデンサを接続するように構成したので、電源入力
端子および接地端子より混入するノイズを低減でき、ま
た、そのバイパスコンデンサを隣接する空入出力ポート
間に接続することで、配線長を最短に抑えられるものが
得られる効果がある。
路にそれぞれ“H”レベルおよび“L”レベルに出力固
定された一対または複数対の空入出力ポートを設け、こ
れらの一対または複数対の各空入出力ポート間にバイパ
スコンデンサを接続するように構成したので、電源入力
端子および接地端子より混入するノイズを低減でき、ま
た、そのバイパスコンデンサを隣接する空入出力ポート
間に接続することで、配線長を最短に抑えられるものが
得られる効果がある。
【図1】この発明の一実施例によるICのノイズ低減装
置を示す回路図である。
置を示す回路図である。
【図2】この発明の他の実施例によるICのノイズ低減
装置を示す回路図である。
装置を示す回路図である。
【図3】従来のノイズ低減装置を示す回路図である。
1 IC(集積回路) 2 Vcc端子(電源入力端子) 3 GND端子(接地端子) 4a,4b,4c バイパスコンデンサ 5a,5b,5c,5d 空入出力ポート
Claims (1)
- 【請求項1】 入出力ポートを備えた集積回路の電源入
力端子および接地端子間に、ノイズ対策用のバイパスコ
ンデンサを接続した集積回路のノイズ低減装置におい
て、上記集積回路に設けられて、それぞれ“H”レベル
および“L”レベルに出力固定された一対または複数対
の空入出力ポートと、これらの一対または複数対の各空
入出力ポート間に接続されたバイパスコンデンサとを備
えた集積回路のノイズ低減装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4351614A JP2662156B2 (ja) | 1992-12-09 | 1992-12-09 | 集積回路のノイズ低減装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4351614A JP2662156B2 (ja) | 1992-12-09 | 1992-12-09 | 集積回路のノイズ低減装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH06175758A JPH06175758A (ja) | 1994-06-24 |
JP2662156B2 true JP2662156B2 (ja) | 1997-10-08 |
Family
ID=18418460
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4351614A Expired - Lifetime JP2662156B2 (ja) | 1992-12-09 | 1992-12-09 | 集積回路のノイズ低減装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2662156B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20010008439A (ko) * | 1998-12-30 | 2001-02-05 | 김영환 | 전자노이즈 감소 회로 |
-
1992
- 1992-12-09 JP JP4351614A patent/JP2662156B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH06175758A (ja) | 1994-06-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS6193694A (ja) | 集積回路装置 | |
JP2662156B2 (ja) | 集積回路のノイズ低減装置 | |
JPS6014460A (ja) | 半導体集積回路 | |
JPS5814544A (ja) | モノリシツク集積回路容器 | |
JP2002373940A (ja) | 半導体集積回路装置 | |
JP2001015885A (ja) | 高周波用電子回路及び高周波用電子回路へのチップ三端子コンデンサの実装構造 | |
JPH06163700A (ja) | 集積回路装置 | |
JPH04349640A (ja) | アナログ・デジタル混在集積回路装置実装体 | |
JPH0786509A (ja) | 半導体集積回路 | |
KR19980028554A (ko) | 패키지 접지단 패들의 근사적인 등가회로의 구조 | |
US6184749B1 (en) | Layout for pull-up/pull-down devices of off-chip driver | |
JPH08250648A (ja) | 半導体装置およびそれを用いた論理回路 | |
JP3031040B2 (ja) | 集積回路の製造方法 | |
JPH0917958A (ja) | Ac/dc信号の多重化方法及び装置 | |
JPH03206654A (ja) | 半導体装置 | |
JPH0521442B2 (ja) | ||
JPH0755507Y2 (ja) | モニタ回路内蔵集積回路 | |
JPH0498859A (ja) | 半導体集積回路のチップケース | |
JPS595538A (ja) | 複合スイツチ | |
JPH05251633A (ja) | Ic実装構造 | |
JPH04914A (ja) | 半導体集積回路装置 | |
JPH06188527A (ja) | 実装ボード | |
JPH04274358A (ja) | 半導体lsiのクロックドライブ回路 | |
JPH0832200A (ja) | 電気回路板及びプリント配線板 | |
JPH0529531A (ja) | Lsiパツケージの電源ライン構造 |