JPS60142590A - 印刷回路の連続性検査装置 - Google Patents
印刷回路の連続性検査装置Info
- Publication number
- JPS60142590A JPS60142590A JP59137397A JP13739784A JPS60142590A JP S60142590 A JPS60142590 A JP S60142590A JP 59137397 A JP59137397 A JP 59137397A JP 13739784 A JP13739784 A JP 13739784A JP S60142590 A JPS60142590 A JP S60142590A
- Authority
- JP
- Japan
- Prior art keywords
- printed circuit
- conductive
- chips
- selection means
- continuity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
- G01R31/2805—Bare printed circuit boards
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/50—Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
- G01R31/52—Testing for short-circuits, leakage current or ground faults
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/50—Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
- G01R31/54—Testing for continuity
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
蹴弄」汐す短１年野
本発明は、混成印刷回路の品質管理用装置、特に謂ゆる
「ハイブリッド」技術で製作される印刷回路の品質管理
もしくは検査用の装置に関する。一般に非常にコンパク
トであるこのような回路は、程度の差こそあれ高い密度
の分岐導体要素を含む複数の重ね配置された絶縁材料層
によって構成されている 従来技術 本出願人のフランス国特許第−！；２／ＪＯ！ｒ号明細
書には、上記のような型の多層印刷回路板のいろいろな
導体要素もしくは「ツリー」間に通常存在しなければな
らない電気的絶縁性に関する品質管理もしくは検査を行
なうための方法右よび装置が開示されている。
「ハイブリッド」技術で製作される印刷回路の品質管理
もしくは検査用の装置に関する。一般に非常にコンパク
トであるこのような回路は、程度の差こそあれ高い密度
の分岐導体要素を含む複数の重ね配置された絶縁材料層
によって構成されている 従来技術 本出願人のフランス国特許第−！；２／ＪＯ！ｒ号明細
書には、上記のような型の多層印刷回路板のいろいろな
導体要素もしくは「ツリー」間に通常存在しなければな
らない電気的絶縁性に関する品質管理もしくは検査を行
なうための方法右よび装置が開示されている。
製造費用が製造段階もしくは工程が進むにつれて非常に
高率で増加する製造プロセスもしくは過程において、欠
陥要素を早い段階で検出するという経済上の要請から、
絶縁に関する品質管理と同様に連続性に関する品質管理
もしくは検査は本質的に重要である。
高率で増加する製造プロセスもしくは過程において、欠
陥要素を早い段階で検出するという経済上の要請から、
絶縁に関する品質管理と同様に連続性に関する品質管理
もしくは検査は本質的に重要である。
発明の目的
したがって本発明の目的は、先に提案した上記フランス
国特許明細書に開示されている方法を補完する方法であ
って、特殊な仕方で配設された類似の手段を用い、多層
印刷回路の導体回路網全体を構成する「ツリー」の各々
の多数の同電位分岐に通常存在しなければならない電気
的連続性に関する品質管理もしくは検査を行なうことを
可能にする方法を提供することにある。
国特許明細書に開示されている方法を補完する方法であ
って、特殊な仕方で配設された類似の手段を用い、多層
印刷回路の導体回路網全体を構成する「ツリー」の各々
の多数の同電位分岐に通常存在しなければならない電気
的連続性に関する品質管理もしくは検査を行なうことを
可能にする方法を提供することにある。
上述のフランス国特許出願に開示されている発明と同じ
企図力）ら本発明は、その目的として。
企図力）ら本発明は、その目的として。
特に、異なったチップ付きセンサのセットを用いる公知
の装置の欠点を有さす、謂ゆる［ハイブリッド」技術か
ら得られる最もコンパクトな多層印刷回路を含めいろい
ろな種類および崩態の多層印刷回路の導禄回路網の電気
的連続性に関する品質管理もしくは検査を行なうための
、装置を提供しようとするものである。
の装置の欠点を有さす、謂ゆる［ハイブリッド」技術か
ら得られる最もコンパクトな多層印刷回路を含めいろい
ろな種類および崩態の多層印刷回路の導禄回路網の電気
的連続性に関する品質管理もしくは検査を行なうための
、装置を提供しようとするものである。
発明の構成
本発明によるこの経済的で高性能な制御装置は、被検印
刷回路の特定のモデルに対して特定的に設けられ、該被
検印刷回路と固定的に重ね配置することにより、被検印
刷回路の少なくとも１つの外面上でアクセス可能な総て
の導体要素（またはチップ）からａつの異なった電気的
に定義されるサブアッセンブリを選択するよう適応され
たインターフェースコネクタ手段と。
刷回路の特定のモデルに対して特定的に設けられ、該被
検印刷回路と固定的に重ね配置することにより、被検印
刷回路の少なくとも１つの外面上でアクセス可能な総て
の導体要素（またはチップ）からａつの異なった電気的
に定義されるサブアッセンブリを選択するよう適応され
たインターフェースコネクタ手段と。
上記インターフェースコネクタ手段を走査するために、
該インターフェースコネクタ手段と接触関係で変位可能
であって、被検印刷回路の導体回路網に影響を与える連
続性欠陥の存在の検出を行なうための走査手段と、 上記走査手段および上記インターフェースコネクタ手段
間に挿入されて被検印刷回路の導体回路網のいろいろな
分岐に存在する電気的連続性の品質に関する状態を変換
し指示する指示手段とを含む。
該インターフェースコネクタ手段と接触関係で変位可能
であって、被検印刷回路の導体回路網に影響を与える連
続性欠陥の存在の検出を行なうための走査手段と、 上記走査手段および上記インターフェースコネクタ手段
間に挿入されて被検印刷回路の導体回路網のいろいろな
分岐に存在する電気的連続性の品質に関する状態を変換
し指示する指示手段とを含む。
好もしい実施例の詳細な脱型
本発明は、添付図面を参照しての本発明の好ましい実施
例に関する以下の説明から一層容易に理解されるであろ
う。
例に関する以下の説明から一層容易に理解されるであろ
う。
実際上の操作の観点から本発明による連続性制御方法は
、第１図に示すような試験装置を用いて実施される。
、第１図に示すような試験装置を用いて実施される。
図面を参照するに、この試験装置は、被検印刷回路標本
（Ｗ）と重ね合せることにより組合された電気接点を有
する選択装置もしくはセレクタを備えている。この選択
装置は一対の関連の印刷回路（ｖ＋およびｖ２）から構
成されるものであって、指示装置（Ｕ）と電気接続され
た関係で同面相対変位が可能なように構成されている。
（Ｗ）と重ね合せることにより組合された電気接点を有
する選択装置もしくはセレクタを備えている。この選択
装置は一対の関連の印刷回路（ｖ＋およびｖ２）から構
成されるものであって、指示装置（Ｕ）と電気接続され
た関係で同面相対変位が可能なように構成されている。
「特殊インターフェース回路」と称することができる回
路■１は、印刷回路標本Ｗの特徴マークと厳密な機何学
的整合関係で重ね配置されるように適応されている。こ
の目的で、回路Ｖ、は写真化学的方法または類似の方法
によって表面金属化処理（メタライゼンション）が可能
で薄肉の柔軟な材料、例えば「ＫＡＰＴＯＮ」の商品名
で市販されているポリミド等から造られた絶縁スクリー
ンにより構成されている。したがって回路ｖ１は、−面
に、標本Ｗの対向面上に存在するのと同じチップアツセ
ンブＩＪ Ｅを有し、他面上に、導体アース面を有する
メタライズされた穴を備えた絶縁スクリーンであり、該
導体アース面には、先に定義したチップＥ１の第１のサ
ブアッセンブリがメタライズされた穴を介して直接開口
しており（したがってアース面と電気接続関係にある）
そして第２のチップサブアッセンブリ１ｉｔｃはメタラ
イゼンションから取り残された囲繞環状スペースにより
導体アース面から絶縁されている。
路■１は、印刷回路標本Ｗの特徴マークと厳密な機何学
的整合関係で重ね配置されるように適応されている。こ
の目的で、回路Ｖ、は写真化学的方法または類似の方法
によって表面金属化処理（メタライゼンション）が可能
で薄肉の柔軟な材料、例えば「ＫＡＰＴＯＮ」の商品名
で市販されているポリミド等から造られた絶縁スクリー
ンにより構成されている。したがって回路ｖ１は、−面
に、標本Ｗの対向面上に存在するのと同じチップアツセ
ンブＩＪ Ｅを有し、他面上に、導体アース面を有する
メタライズされた穴を備えた絶縁スクリーンであり、該
導体アース面には、先に定義したチップＥ１の第１のサ
ブアッセンブリがメタライズされた穴を介して直接開口
しており（したがってアース面と電気接続関係にある）
そして第２のチップサブアッセンブリ１ｉｔｃはメタラ
イゼンションから取り残された囲繞環状スペースにより
導体アース面から絶縁されている。
チップＥ１およびＥｃは概略的に円形であって、標ｉｗ
のチップの直、径の写像に停しい直径を有している。し
かしながらそれぞれ特定の被検印刷回路に適合するよう
な他の形状も本発明の実施に適していることは言うまで
もない。
のチップの直、径の写像に停しい直径を有している。し
かしながらそれぞれ特定の被検印刷回路に適合するよう
な他の形状も本発明の実施に適していることは言うまで
もない。
第１図には、断面図で、アース面が外側になるようにし
て試験位置で載置された特殊インターフェース回路■、
で制御もしくは試験される回路標本Ｗの構造が示されて
いる。
て試験位置で載置された特殊インターフェース回路■、
で制御もしくは試験される回路標本Ｗの構造が示されて
いる。
そこで、「シュー」を、以下に述べる条件に従がって回
路ｖ１の外側表面と接触関係で変位するとする（Ｍコ図
）。即ち、 シューの面積全体に亘りまたはその一部分に亘って該シ
ューが導通していること、 上記面積の導通部分が必らず、アッセンブリＥＣのチッ
プの各々を取巻くアース面の不導通領域内に位置するこ
と、 シューが、チップおよびアース面によって画定される環
状スペース内に位置しないこと、および 例えばオームメータのような電気的連続性を指示する装
置をアース面ならびに可動シューの導通部分に接続する
ことである。
路ｖ１の外側表面と接触関係で変位するとする（Ｍコ図
）。即ち、 シューの面積全体に亘りまたはその一部分に亘って該シ
ューが導通していること、 上記面積の導通部分が必らず、アッセンブリＥＣのチッ
プの各々を取巻くアース面の不導通領域内に位置するこ
と、 シューが、チップおよびアース面によって画定される環
状スペース内に位置しないこと、および 例えばオームメータのような電気的連続性を指示する装
置をアース面ならびに可動シューの導通部分に接続する
ことである。
上の条件が満されれば、明らかなように、シューがアー
ス面または正常な品質の電気的連続性を表わすツリーに
属する同面チップと接触関係に留する限り、指示装置は
何んらの欠点をも指示しない（第１図のチップＰ３の場
合）。しかしながら他方、問題のツリーが（第１図のＤ
＋ｔたはＤ２に）欠陥を呈するとすると、この異常もし
くは不連続性は、シューもしくはパッドがチップ”＋ｔ
たはＰ２と同面接触関係になった時にのみ観察される。
ス面または正常な品質の電気的連続性を表わすツリーに
属する同面チップと接触関係に留する限り、指示装置は
何んらの欠点をも指示しない（第１図のチップＰ３の場
合）。しかしながら他方、問題のツリーが（第１図のＤ
＋ｔたはＤ２に）欠陥を呈するとすると、この異常もし
くは不連続性は、シューもしくはパッドがチップ”＋ｔ
たはＰ２と同面接触関係になった時にのみ観察される。
しかしながら、上に原理的′に述べた動作モードで、上
−述のように単一の可動シューにより特殊インターフェ
ース回路ｖ１の全表面を走査するのは時間のかかる面倒
な縁作である。この理由から、本発明は試験を集合的な
仕方で実施するために、回路■、と類似の材料で造られ
て、面間でメタライズされた穴で接続された複数の表面
導電領域を有する第一の回路ｖ２を使用することを提案
するものである。各メタライズされた穴は、特殊インタ
ーフェース回路Ｖ、に面する面上で、枚数の導電領域の
うち上述の要素シューに対応する１つの領域内に開口し
、反対側の面上では、指示装置Ｕの外部で集電要素と電
気接続を行なう導電トラックに開口する。
−述のように単一の可動シューにより特殊インターフェ
ース回路ｖ１の全表面を走査するのは時間のかかる面倒
な縁作である。この理由から、本発明は試験を集合的な
仕方で実施するために、回路■、と類似の材料で造られ
て、面間でメタライズされた穴で接続された複数の表面
導電領域を有する第一の回路ｖ２を使用することを提案
するものである。各メタライズされた穴は、特殊インタ
ーフェース回路Ｖ、に面する面上で、枚数の導電領域の
うち上述の要素シューに対応する１つの領域内に開口し
、反対側の面上では、指示装置Ｕの外部で集電要素と電
気接続を行なう導電トラックに開口する。
第２図に示すように、印刷試験回路ｖ２は、例えば要素
シューの２つの整合列もしくはアライメント（ａ、ｂ）
を有し各要素シューをメタライズされた穴により回路の
他方の面に位置する導電トラックに接続するようにして
製作することができる。
シューの２つの整合列もしくはアライメント（ａ、ｂ）
を有し各要素シューをメタライズされた穴により回路の
他方の面に位置する導電トラックに接続するようにして
製作することができる。
上記導電トラックは、指示装置Ｕと電気接続を形成し、
それにより、被検標本Ｗの導電回路網の分岐に影響を与
えるような連続性欠陥の検出を可能にする。整列された
シューの列（ａ、ｂ）のうちの１つは省略しても良く、
その場合には、試験は回路ｖ２の往復変位を行なうこと
により実施される。この場合順方向変位に続いて、試験
回路Ｖ、はチップ間で戻り方向における運動に対し垂直
な方向で、特殊インターフェース回路ｖ１に対しｌ／コ
ステップだけ変位せしめられる０
それにより、被検標本Ｗの導電回路網の分岐に影響を与
えるような連続性欠陥の検出を可能にする。整列された
シューの列（ａ、ｂ）のうちの１つは省略しても良く、
その場合には、試験は回路ｖ２の往復変位を行なうこと
により実施される。この場合順方向変位に続いて、試験
回路Ｖ、はチップ間で戻り方向における運動に対し垂直
な方向で、特殊インターフェース回路ｖ１に対しｌ／コ
ステップだけ変位せしめられる０
第１図は、連続性に関し２つの内部欠陥を有する多層印
刷回路を試験するための装置の断面略図、第２図は、拡
大尺で、第１図の要素試験領域の１つの形態および相対
寸法を示す図、そして第３図は 被検印刷回路の幾つか
の導体分岐を同時に集合的」こ試験することを可能にす
るために、第１図の装置に設けられる走査回路の前面右
よび背面を示す略図である。 Ｗ・・被検印刷回路、ｖｌ ＋ ｖ２・・選択回路、Ｕ
ｓｅ指示手段、Ｐ・・チップ。
刷回路を試験するための装置の断面略図、第２図は、拡
大尺で、第１図の要素試験領域の１つの形態および相対
寸法を示す図、そして第３図は 被検印刷回路の幾つか
の導体分岐を同時に集合的」こ試験することを可能にす
るために、第１図の装置に設けられる走査回路の前面右
よび背面を示す略図である。 Ｗ・・被検印刷回路、ｖｌ ＋ ｖ２・・選択回路、Ｕ
ｓｅ指示手段、Ｐ・・チップ。
Claims (1)
- 【特許請求の範囲】 ｌ）慣用のｉｔたはハイブリッド型の多層印刷回路の導
体回路網を構成する多数の等−電位分岐もしくは「ツリ
ー」の電気的連続性に関する品質管理を行なうための装
置において、予め定められたモデルの被検印刷回路に対
し特定的に設けられ該印刷回路に重ねて配置されて、前
記被検印刷回路の少なくとも７つの外面上でアクセス可
能な導体要素もしくは。 「チップ」のアッセンブリＥから電気的にＥ”Ｋｉ＋ｌ
ｃ が成立つように予め定められたλつの別個のサブア
ツセンブＩＪ、Ｋｉおよび弛を選択するように適応され
た選択手段と、 前記選択手段と接触関係で変位することにより前記特定
の選択手段を走査して被検印刷回路の導体回路網に影響
を与える連続性欠陥を検出するための検出手段と 前記ツリーの異なった分岐に存在する電気的連続性の品
質状態を変換指示するための指示手段とを含む印刷回路
の連続性検査装置。 コ）選択手段および走査手段が、メタライズされた絶縁
材料から造られている柔軟なスクリーンから構成され、
該スクリーンはその２つの両面の各々に分布して同一面
上では互いに絶縁され且つ１つの面から他方の面に対し
てはメタライズされた穴を介し相互接、続されている同
面的に配設された導電領域を有している特許請求の範囲
第１項記載の検査装置。 ３）選択手段の導電領域のアッセンブリＥが、スクリー
ンのａつの対向面上に、該ａつの対向面間で相互接続さ
れた導電領域の第１のサブアッセンブリに対応して、特
定のサブアッセンブリＥｌが被検印刷回路モデルのツリ
ー毎に７つの単一のチップを含み且つ前記２つの対向面
間で相互接続された導電領域の第コサブアツセンブリに
対応して前記特定のサブアツセンブ！ＪＥｃが前記被検
印刷回路の総ての他のチップを含むように、配列され分
布されている特許請求の範囲第コ項記載の印刷回路の連
続性検査装置。 ＩＩ） Ｅｌ ’＋ ＥＣ＝ Ｏとなるように被検印刷
回路のチップの選択的分離を可能にするために、選択手
段の導電領域をｊＥｔに属するチップが電気的に１つの
共通の導電領域に接続され且つＥｃに属する総てのチッ
プが一定の幅の環状スペースにより前記共通の導電領域
から電気的に絶縁されて、それにより、前記走査手段に
所属し円形の要素導電シューが該共通の導電領域全体を
包摂しないように配列されている特許請求の範囲第１項
記載の印刷回路の連続性検査装置。 Ｓ）選択手段の外面の集合的走査を可能にするために、
可動試験回路を設け、該可動試験回路はアッセンブリＥ
Ｃのチップの各々を囲繞する絶縁表面の外縁によって画
定される表面内に必須的に位置する導電表面を有する１
つまたは複数の要素シューの列から構成され、該要素シ
ューの導電表面は、前記絶縁表面の外縁と対応のチップ
の外縁との間に介在する表面を完全に包摂しないように
設けられている特許請求の範囲第１項記載の印刷回路の
連続性検査装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR8321055 | 1983-12-28 | ||
| FR8321055A FR2557701B1 (fr) | 1983-12-28 | 1983-12-28 | Dispositif de controle de continuite des circuits imprimes |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60142590A true JPS60142590A (ja) | 1985-07-27 |
| JPH0367358B2 JPH0367358B2 (ja) | 1991-10-22 |
Family
ID=9295729
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59137397A Granted JPS60142590A (ja) | 1983-12-28 | 1984-07-04 | 印刷回路の連続性検査装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4642560A (ja) |
| EP (1) | EP0147245B1 (ja) |
| JP (1) | JPS60142590A (ja) |
| DE (1) | DE3466807D1 (ja) |
| FR (1) | FR2557701B1 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DK291184D0 (da) * | 1984-06-13 | 1984-06-13 | Boeegh Petersen Allan | Fremgangsmaade og indretning til test af kredsloebsplader |
| US4884024A (en) * | 1985-11-19 | 1989-11-28 | Teradyne, Inc. | Test pin assembly for circuit board tester |
| US5272434A (en) * | 1987-06-20 | 1993-12-21 | Schlumberger Technologies, Inc. | Method and apparatus for electro-optically testing circuits |
| US4940945A (en) * | 1987-11-02 | 1990-07-10 | Biologix Inc. | Interface circuit for use in a portable blood chemistry measuring apparatus |
| JPH0746130B2 (ja) * | 1988-05-19 | 1995-05-17 | 富士通株式会社 | Ｌｓｉシステム |
| US5220280A (en) * | 1989-05-11 | 1993-06-15 | Vlsi Technology, Inc. | Method and an apparatus for testing the assembly of a plurality of electrical components on a substrate |
| FR2702568B1 (fr) * | 1993-03-12 | 1995-04-21 | Thomson Csf | Procédé de test électrique de lignes équipotentielles. |
| EP0902296A1 (de) * | 1997-09-11 | 1999-03-17 | Photo Print Electronic GmbH | Adapteranordnungen zum Testen von Leiterplatten |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52150559A (en) * | 1976-06-09 | 1977-12-14 | Hitachi Ltd | Printed circuit board mounting integrated circuit trouble shooting system |
| JPS5654096A (en) * | 1979-10-05 | 1981-05-13 | Nippon Electric Co | Device for inspecting printed board |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1399006A (en) * | 1972-03-28 | 1975-06-25 | Int Computers Ltd | Circuit boards |
| US4012693A (en) * | 1975-07-16 | 1977-03-15 | Sullivan Donald F | Printed circuit board testing |
| US4056773A (en) * | 1976-08-25 | 1977-11-01 | Sullivan Donald F | Printed circuit board open circuit tester |
| JPS57172260A (en) * | 1981-03-24 | 1982-10-23 | Hitachi Cable Ltd | Continuity detecting method of external semiconductive electric layer of power cable |
| JPS57172261A (en) * | 1981-04-16 | 1982-10-23 | Mitsubishi Rayon Co Ltd | Method and device for inspecting through-hole printed circuit board |
| FR2521305A1 (fr) * | 1982-02-10 | 1983-08-12 | Crouzet Sa | Dispositif de controle de l'isolement des circuits imprimes |
| US4565966A (en) * | 1983-03-07 | 1986-01-21 | Kollmorgen Technologies Corporation | Method and apparatus for testing of electrical interconnection networks |
-
1983
- 1983-12-28 FR FR8321055A patent/FR2557701B1/fr not_active Expired
-
1984
- 1984-05-17 DE DE8484401009T patent/DE3466807D1/de not_active Expired
- 1984-05-17 EP EP84401009A patent/EP0147245B1/fr not_active Expired
- 1984-05-22 US US06/613,024 patent/US4642560A/en not_active Expired - Fee Related
- 1984-07-04 JP JP59137397A patent/JPS60142590A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52150559A (en) * | 1976-06-09 | 1977-12-14 | Hitachi Ltd | Printed circuit board mounting integrated circuit trouble shooting system |
| JPS5654096A (en) * | 1979-10-05 | 1981-05-13 | Nippon Electric Co | Device for inspecting printed board |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0147245A2 (fr) | 1985-07-03 |
| FR2557701A1 (fr) | 1985-07-05 |
| EP0147245A3 (en) | 1985-07-31 |
| EP0147245B1 (fr) | 1987-10-14 |
| US4642560A (en) | 1987-02-10 |
| FR2557701B1 (fr) | 1986-04-11 |
| DE3466807D1 (en) | 1987-11-19 |
| JPH0367358B2 (ja) | 1991-10-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100274558B1 (ko) | 웨이퍼 번인 및 검사 시스템 | |
| CA2102880A1 (en) | System Using Induced Current for Contactless Testing of Wiring Networks | |
| CA1130876A (en) | High-frequency etched circuit board connection method | |
| US6249114B1 (en) | Electronic component continuity inspection method and apparatus | |
| JPS60142590A (ja) | 印刷回路の連続性検査装置 | |
| JPH0749356A (ja) | ウェーハ検査装置 | |
| EP0295007A3 (en) | Film carrier, method for manufacturing a semiconductor device utilizing the same and an associated tester | |
| JPS6365638A (ja) | 集積回路ウエハ・プローブ装置 | |
| JP2006510026A (ja) | １つまたは複数の導体アセンブリを試験するためのアダプタ | |
| US11567104B2 (en) | High speed signal transmitting and receiving detection device | |
| US5700979A (en) | Flexible strip cable with extension for testing | |
| US6498299B2 (en) | Connection structure of coaxial cable to electric circuit substrate | |
| JP2000009755A (ja) | プリント基板検査用治具基板およびプリント基板検査方法 | |
| JP3708438B2 (ja) | プリント回路基板テスタ | |
| JP4097003B2 (ja) | 半導体チップ用パッケージの良否検査方法及びその装置 | |
| US5406199A (en) | Test fixture carrying a channel card for logic level translation | |
| US6445173B1 (en) | Printed circuit board tester | |
| GB1521614A (en) | Apparatus for testing circuit elements | |
| JPH0315989B2 (ja) | ||
| JPS60242379A (ja) | プロ−ブカ−ド | |
| US5610531A (en) | Testing method for semiconductor circuit levels | |
| JPS58155374A (ja) | プリント基板のテスト装置 | |
| JPH08178992A (ja) | 回路基板検査方法及びその装置 | |
| JPH1187440A (ja) | プローブカード | |
| JPH09307024A (ja) | チップキャリア |