JP3708438B2 - プリント回路基板テスタ - Google Patents

Description

【０００１】
【技術分野】
本発明はプリント回路基板テスタに関する。
【０００２】
【背景技術】
本発明は、テストが行われる基板の回路基板テストポイントが電気接続によりテスト接続とコンタクトする、以下のような従来技術に基づくものである。
プリント回路基板は複数の回路を有し、回路基板上のその密度は、電子部品の小型化が進むにつれて、増大の一途にある。よく知られた回路基板テスト用のフィックスチャ又は装置は、各々基本的に２つのクラスに分けられる。第１のクラスに属するものは、いわゆる平行型試験器 (parallel testers) であり、これらの試験装置はアダプターを備えており、全ての回路基板テストポイントに、このアダプターという手段によって同時に接続される。第２のクラスに属するものは、いわゆるフィンガー試験器から構成され、これらは２又はそれ以上のフィンガープローブによって個々の回路基板テストポイントを順次検査 (scan) する装置である。
アダプタータイプの装置は、例えば、ドイツ４２３７５９１ Ａ１、ドイツ４４０６５３８ Ａ１、ドイツ４３２３２７６ Ａ、ヨーロッパ特許公報２１５１４６ Ｂ１、ドイツ３８３８４１３ Ａ１に開示されている。
このようなアダプターは、基本的に、テストを行う基板の回路基板テストポイントの不規則な形状を、電気的試験装置の所定のグリッドパターンに適合させるのに用いられる。テストを行うものが新式の回路基板の場合には、これらのテストポイントは規則的なグリッドパターンではもはや配列されていない。このため、接触するグリッドパターンと回路基板テストポイントとの間の連結を生じさせる接触用ピン（ nails) がアダプターの中で傾いていたりあるいは振れていたりして配列され、あるいは、規則的なコンタクトグリッドパターンを回路基板テストポイントの不規則な配置に変換 (translate) するためのいわゆるトランスレータを備えている。
個々の回路を含んでいる装置のタイプに応じて、特定の回路においては開回路のテスト（開回路テスト）が、他の回路において短絡回路（閉回路）のテスト（短絡回路テスト）が行われる。短絡回路テストには、低インピーダンス閉回路と高インピーダンス閉回路の両方を検知することを含むことがありえる。
種々のテスト方法が、開回路と短絡回路の両テストについて知られている。これらのテストにおいては、それぞれの回路が短絡回路としてテストされるか、又は一つの回路の各枝が開回路としてテストされる。このため、複数の回路を持つ最新の回路基板は、対応する数多くの遂行されるべき個々のテスト手順を必要とする。
個々のテスト手順を最も効果的に行うためと、これらのテスト数を最小限にするために数多くの試みがなされ、複数の異なる方法がこの目的のために提案され、実行されてきた。
更に知られているものとしては、例えば、ＷＯ９６／２７１３６号公報に記載されているような、部品付きの回路基板のテスト装置がある。部品付きの回路基板のテストは、部品無しの回路基板（非実装型の回路基板）のテストとは原則的に異なる。この理由は、部品付きの回路基板の場合は、いわゆる動作試験を実行することができ、通常、回路基板の各回路は１点のみに接続されて、電圧や電流の値が感知され、これらは、予め決定された電圧や電流の関数として変化するからである。部品付きの回路基板の場合には、全ての作動要素（ＩＣ、トランジスタ、抵抗、コンデンサ等）が存在し、これらの動作をテストすることができるということである。試験装置とテストを行う基板との間の接続の数は、部品無しの回路基板をテストするときより、部品付きの回路基板をテストするときの方が際立って少ない。
部品付きの回路基板のテストを行う従来型の装置は、動作テストを行うためのアダプターを備え、このアダプターのプローブは複雑な配線を必要としている。このような試験装置に比較するものとして、ＷＯ９６／２７１３６号公報はグリッドベースを備えたアダプターシステムを提案している。前記グリッドベース上には、テストチャンネルを介して幾つかのコンタクトパッドがお互いに電気的に連結され、これらのコンタクトパッドはこのグリッドベース上に混雑した分布で配置されている。このグリッドベースの各グリッドの中心間距離は通常、１．２７ｍｍである。従って、配線はこのグリッドベースの中で集積して行われている。このような装置は、極めて大きい接点密度で接続されることを必要とする部品無しの回路基板には適合しない。
【０００３】
【発明の開示】
電子アナライザは、テストのなされる回路基板が設置される、アダプターもしくはトランスレータの取付されたグリッドパターンに電気的に接続されている。アダプターかつ／あるいはトランスレータはテスト中の基板の回路基板テストポイントからグリッドパターンのコンタクトポイントまで電気的接点を作り出す。
【０００４】
本願の試験装置は、互いに電気的に接続された少なくとも２つのコンタクトポイントにより特徴づけられる。さらに詳しくいうと、このテスタにおいては、各コンタクトポイントが、直線走査チャネルに沿って相互に電気的に接続されている。個々の走査チャネルは電子アナライザに電気的に接続されている。各走査チャネルがいくつかのコンタクトポイントに接続されているので、従来のテスタの電子アナライザに比較して、電子アナライザのユニットの数が大幅に減じられ、試験装置全体の構造は非常にシンプルなものとなる。
【０００５】
この試験装置ではいくつかのテストポイントが単走査チャネルに電気的に接続されているにもかかわらず、驚くべきことに、大多数のアプリケーションにおいて走査チャネルのダブルアサイメントが起こらないか、あるいはそのようなダブルアサイメントは、試験装置のコンタクトポイントに対する回路基板テストポイントアサイメントを指示することで確実に回避できることが分かった。これは、例えば隣接するコンタクトポイント間に平均８００μｍもしくはこれ以下の間隔を必要とする、比較的複雑ではない方法によって高密度コンタクトポイントを作り出す既知のテスタにより達成が可能である。このような高密度な回路基板テストポイントは有利である。というのは、走査チャネルの二重割当てを確実に回避することが、コンタクトポイント密度によって可能になるため、十分な冗長性が得られ、同時に、同様に高密度な局部回路基板テストポイントとの接続を可能にするからである。
【０００６】
本発明は、例えば１０００ｍｍ×７５０ｍｍサイズのバックプレーンのような、大型回路基板のテストを行うシンプルかつ低コストのテスタを提供することを目的とする。本発明において意味する大型回路基板とは、少なくとも５００ｍｍ×５００ｍｍのサイズの、すなわち、少なくとも表面積２５０，０００ｍｍ²を有する回路基板である。
【０００７】
上記目的は、請求項１に記載の特徴を有するプリント回路基板テスタにより達成可能となる。さらに、最良の形態を従属請求項より開示する。
【０００８】
本発明の内容について、図面を参照にした以下の実施形態によってその詳細が明らかとなろう。
【０００９】
【発明を実施するための最良の形態】
本発明によるテスタ１は、通常のパターンに配列された導電する複数のコンタクトポイント４で構成される上部に配列されたグリッドパターン３を有するグリッドベース２から構成される。
【００１０】
グリッドベース２は、望ましくは、積層回路基板に構成される。図１に示す例においては、１３の中間層７を間に、最上部を示す層５と低位部を示す層６とから構成される。垂直貫通接続８が、最上部の層５と中間層７全部を通してコンタクトポイント４から垂直に伸びている。貫通接続８は導電金属プレートによりスルーホールと同様のルールにより構成される。貫通接続８とこのようなコンタクトポイント４は、例えば１．２７ｍｍの中間スペースを有する通常の四角形パターン、グリッドパターンに配列される。勿論、他のタイプの一般的パターンであってもよい。
【００１１】
従い、貫通接続８およびこのコンタクトポイント４は列に並べられる。グリッドベース２において貫通接続８の２つの列の間にはめ込まれているのはコンダクタパス９であり、以下より走査チャネルと呼ぶ。
【００１２】
図１に示す例において、貫通接続８の２つの列の間に１２個のこのような走査チャネルが配置されている。ペアで配列された走査チャネル９の各々は、２つの中間層７にはさまれている。貫通接続８の列に隣接する１２のペアになって配列された走査チャネル９はこの列に配列される。すなわち、貫通接続８、およびいづれか１つの列の各コンタクトポイント４は、この列に配列された走査チャネル９のうちの１つに、分岐コンダクタ１０経由で電気的に接続される。本例においては、いずれの列においても、２４番目の各コンタクトポイント４は、同一走査チャネル９に電気的に接続される。
【００１３】
図２は本発明によるグリッドベース２の平面図であり、グリッドパターンはコンタクトポイント４を省いて、走査チャネル９のランによりかなり簡略化して図式化したものである。図が煩雑にならないように、面に対し平行に配置された走査チャネル９もそのわずかだけを示すものとする。
【００１４】
グリッドベース２は、本例においては、おおまかな正方形をなすテストゾーン１１とテストゾーン１１から伸長している接続ゾーン１２とを備える。接続ゾーン１２では、テストゾーン１１と同様に、図１に示すようなコンタクトポイント４が最上部に配置され、コンタクトポイント１３が低位部に配置されている。その各々は、貫通接続８と分岐コンダクタ１０により走査チャネル９に電気的に接続している。最上部に直接配置されているものはバスボード１５を取付けたバスアダプタ１４である。バスボード１５は走査チャネル９に直交して配置されたパラレルバスコンダクタ１６から構成されている。このバスコンダクタ１６は、バスアダプタ１４に接するバスボード１５の表面にオープンに置かれているか、もしくは、貫通接続８同士の中心間距離と同じ中心間距離にてバスボード１５の表面に配列したコンタクトポイントに電気的に接続されているかのいづれかである。
【００１５】
バスアダプタ１４は複数のコンタクトピン１７を備え、その各々は走査チャネル９をバスコンダクタ１６に電気的に接続する。コンタクトポイント１７によりバスコンダクタ１６と電気的に接続した走査チャネル９の交差点は、図２における各サークル１８によって示されている。コンタクトピン１７はばねコンタクトピンにより構成されることが望ましい。
【００１６】
バスアダプタ１４とバスボード１５とを備えることで、バスコンダクタ１６経由で電気的に相互接続するいくつかの走査チャネル９となる。電気的に相互接続した走査チャネル９の各アレーは電子アナライザの電子カード１９に電気的に接続している。すなわち、複数の走査チャネルに対して、電子アナライザへの単一の接続のみが必要であり、従って、同数のコンタクトポイントを有する従来のテスタと比較して、電子アナライザのユニット数を大幅に減らすことが可能になる。というのも、従来のテスタは、各コンタクトポイントに対して別々に接続を行う必要があり、従って、接続に割当てられた対応する電子アナライザ処理能力が必要であるためである。
【００１７】
電子カードは、例えばＤＥ １９６ ２７ ８０１ Ｃ１から知られるような柔軟性のあるコンダクタとばねピンによって、電気的かつ機構的にグリッドベースに接続される。
【００１８】
本発明の方法により、直線走査チャネル沿いに配列されたコンタクトポイントのみならず、グリッドベースの表面部分に配置されたコンタクトポイントもまたさらに電気的に接続される。
【００１９】
例えばバックプレーンのような大型回路基板の場合、グリッドベースに配置されたコンタクトポイント４の大部分は電気的にコンタクトされず、その結果、テストされる基板の回路基板テストポイントの込合う部分において都合のよい、高密度のコンタクトポイントが可能になる一方、電気的に相互接続される走査チャネル９の多重割当てが簡単に回避されることが、シミュレーションにより分かっている。
【００２０】
本発明によるテスタは、例えば１０００ｍｍ×６００ｍｍサイズのバックプレーンのテスト用に構成可能である。このようなバックプレーンでは、例えば、大まかに２０，０００の回路基板テストポイントにテスタがコンタクトする必要がある。通常のテスタは約２５００μｍのグリッドスペースから構成されるため、従来のテスタは１６０，０００のコンタクトポイントを有するグリッドパターンから構成されており、その各々をテスタの電子回路に接続する必要がある。なぜならば、これらのテスタは同様に多数の電子カードを必要とする、１６０，０００のコンタクトポイントをテストするための電子回路から構成されるからである。本発明において、テストゾーンのコンタクトポイント４をリンクするため、複数のコンタクトポイントがテスタ電子回路のたった１つの入力にいっしょに接続される。このようにして、テストがなされる回路基板にコンタクトするテスタの全コンタクトポイント４への正確な信号送出が可能になると共に、必要とされる電子カード数を大幅に削減することが可能になる。
【００２１】
本発明に基づくテスタの構成により、このような大きなテストゾーンに、例えば電子回路を増やすことなくコンタクトポイント密度を２倍にするといったような、コンタクトポイント密度の増大を可能にする。このようなコンタクトポイント密度の増大は、例えば次世代高集積ＩＣの場合のように、回路基板上に込合う部分を有するコンタクトポイントゾーンが備わっている場合、それが必要な場合に好都合となる。
【００２２】
本発明による他の利点として、バスアダプタ１４のコンタクトピン１７の配列を変えることにより、走査チャネル９間の電気接続を変えることが出来ることから、それにより、テストが行われる回路基板に適応させたテストゾーン１１のコンタクトポイント４の異なるリンケージをシングルグリッドベース２に作り出すことが可能なことにある。
【００２３】
本発明が上記の実施形態例に制限されるものでなく、例えば、電子カードがバスボードに接続されるといったような実施形態も本発明の範囲内において考えられ得る。それにより、例えばバスアダプタとバスボードはグリッドベース下に配置される。また、接続ゾーン１２のカバーされていない構成によるくぼんだテスト接続に直接差し込む挿入ピンをバスボードに備え付けることも可能である。そのような実施形態においては、バスボードが直接グリッドベースに接続されることからアダプターは必要なくなる。また、選択的、かつ電気的に走査チャネルを接続する他の接続技術を用いることも本発明により可能である。例をあげると、バスアダプタはラバーアダプタにて構成されるであろう。そのようなラバーアダプタの１つには、走査チャネルをバスコンダクタに電気的に接続する電気的導電部分を有する弾性ラバーボードが考えられる。
【図面の簡単な説明】
【図１】 走査チャネルを横断した部分、あるいはグリッドベースの断面図である。
【図２】 走査チャネルのアレーといくつかの走査チャネルに接続したバスボードの簡略図である。
【図３】 図２に示すような配列を前から見た（すなわち、図２の矢印Ａの方向から見た）正面図である。

Claims (8)

1. 大型、非実装回路基板のテストを行うプリント回路基板テスタであって、本テスタは、
   所定のパターンで配列されたコンタクトポイント（４）を備えるグリッドパターン（３）において、各コンタクトポイント（４）は直線走査チャネル（９）に電気的に接続されており、アダプタ及び／又はトランスレータが該グリッドパターンに載置されているグリッドパターンと、
   該走査チャネル（９）を介して該コンタクトポイント（４）に電気的に接続される電子アナライザとを備え、
   該アダプタ及び／又は該トランスレータが、テストされるべき回路基板上の回路基板テストポイントを該グリッドパターン（３）の該コンタクトポイント（４）に電気的にコンタクトさせるように、該アダプタ及び／又はトランスレータが該回路基板に対して適用され、本テスタが、
   複数の走査チャネル（９）を電気的に接続して、電気的に接続された走査チャネル（９）のグループを形成する手段を備え、１つのグループの走査チャネルは電子アナライザの１つの入力にのみ接続されることを特徴とするプリント回路基板テスタ。
2. 複数の走査チャネル（９）を電気的に接続する上記手段は、上記走査チャネルと選択的にコンタクトされる、望ましくは平行にランさせたいくつかのバスコンダクタ（１６）を備えたバスボード（１５）から成ることを特徴とする請求項１に記載のテスタ。
3. 上記走査チャネル（９）を上記バスコンダクタ（１６）に選択的に接続させるバスアダプタ（１４）は、上記バスボード（１５）と、上記グリッドパターン（３）から成るグリッドベース（２）との間に配置されることを特徴とする請求項２に記載のテスタ。
4. 上記バスボード（１５）は、例えば上記走査チャネル（９）から成るグリッドベース（２）に直接コンタクトを行うコンタクトピンといったような、コンタクトエレメントを備えることを特徴とする請求項２に記載のテスタ。
5. 上記走査チャネル（９）に接続する上記コンタクトポイント（４）が配置されてテストされる回路基板に電気的にコンタクトするテストゾーン（１１）と、上記走査チャネル（９）に接続するさらなるコンタクトポイント（４）が配置されて上記バスコンダクタ（１６）とコンタクトする接続ゾーン（１２）とを備えたグリッドベース（２）から成ることを特徴とする請求項２から請求項４のいずれかに記載のテスタ。
6. 上記電子アナライザにコンタクトするコンタクトポイント（４）は、上記バスコンダクタ（１６）にコンタクトする上記コンタクトポイント（４）とは反対側の上記グリッドベース（２）の上記接続ゾーン（１２）に配置されていることを特徴とする請求項５に記載のテスタ。
7. コンタクトポイント（４、１３）は、上記グリッドベース（２）において対向する対になって配置され、その各々が走査チャネル（９）に接続していることを特徴とする請求項６に記載のテスタ。
8. 上記テストゾーンは少なくとも表面積２５０，０００ｍｍ²を有することを特徴とする請求項５から請求項７のいずれかに記載のテスタ。

Images