JPS6010751A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPS6010751A JPS6010751A JP11913583A JP11913583A JPS6010751A JP S6010751 A JPS6010751 A JP S6010751A JP 11913583 A JP11913583 A JP 11913583A JP 11913583 A JP11913583 A JP 11913583A JP S6010751 A JPS6010751 A JP S6010751A
- Authority
- JP
- Japan
- Prior art keywords
- regions
- aluminium
- type
- contact
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半導体集積回路装置に係シ、特に拡散層配線等
の拡散層領域と、上層の金属配線との電気的接続方法に
関するものである。
の拡散層領域と、上層の金属配線との電気的接続方法に
関するものである。
一般に１拡散層配線に対して電気的接続を行う配線材料
としてアルミニウムが使用されているが、近年の高密度
集積化、ウェハー製造工程における拡散層のシャロー化
が進んでくるとコンタクト抵抗や拡散層中へのアルミニ
ウム浸透（アロイスパイク）等の問題が、更に多層配線
構造を採った場合にはアルミニウム配線の断線問題等が
発生してくる。これらの解決法としてアロイスパイク防
止法について述べるとアルミニウム配線層と拡散層配線
層との接続には、接続すべき拡散層と同一導電型の不純
物を含んだ多結晶シリコンを介して接続する方法がある
。又、コンタクト抵抗やアルミ配線の断線の問題に対し
てはコンタクト段部や各種層間段部でのアルミニウムス
テップカバレッジを向上する目的でスパッタアルミｆ、
使用する方法がある。しかし、これらの解決法でも基本
的には、コンタクト構造が段差を持っているためアルミ
ニウム配線は信頼性上問題が起りやすい。そこでコンタ
クト開口内部にシリコンを選択的にエピタキシャル成長
する方法が考えられる。この方法によればアロイスパイ
ク及びアルミ断線等の問題が解決できる。しかしコンタ
クト開口内部に直接シリコンを設けるととＫよりて絶縁
用酸化膜とシリコン基板の界面状態が不規則にな夛この
領域において、電流リークを発生してしまい実用的では
なかった。
としてアルミニウムが使用されているが、近年の高密度
集積化、ウェハー製造工程における拡散層のシャロー化
が進んでくるとコンタクト抵抗や拡散層中へのアルミニ
ウム浸透（アロイスパイク）等の問題が、更に多層配線
構造を採った場合にはアルミニウム配線の断線問題等が
発生してくる。これらの解決法としてアロイスパイク防
止法について述べるとアルミニウム配線層と拡散層配線
層との接続には、接続すべき拡散層と同一導電型の不純
物を含んだ多結晶シリコンを介して接続する方法がある
。又、コンタクト抵抗やアルミ配線の断線の問題に対し
てはコンタクト段部や各種層間段部でのアルミニウムス
テップカバレッジを向上する目的でスパッタアルミｆ、
使用する方法がある。しかし、これらの解決法でも基本
的には、コンタクト構造が段差を持っているためアルミ
ニウム配線は信頼性上問題が起りやすい。そこでコンタ
クト開口内部にシリコンを選択的にエピタキシャル成長
する方法が考えられる。この方法によればアロイスパイ
ク及びアルミ断線等の問題が解決できる。しかしコンタ
クト開口内部に直接シリコンを設けるととＫよりて絶縁
用酸化膜とシリコン基板の界面状態が不規則にな夛この
領域において、電流リークを発生してしまい実用的では
なかった。
本発明の目的は上記したコンタクト抵抗、アロイスパイ
ク、アルミ断線及び電流リークの発生を防止した構造を
提供するものである。
ク、アルミ断線及び電流リークの発生を防止した構造を
提供するものである。
本発明によれは一導電型不純物を含む拡散層領域と上層
の金属配線とを結ぶためのコンタクト開口領域において
、開口側面に窒化シリコン膜を設けた後、更にこの内部
に拡散層領域同じ導電型のシリコンをたとえば選択的に
エピタキシャル成長して設けた半導体集積回路装置が得
られる。
の金属配線とを結ぶためのコンタクト開口領域において
、開口側面に窒化シリコン膜を設けた後、更にこの内部
に拡散層領域同じ導電型のシリコンをたとえば選択的に
エピタキシャル成長して設けた半導体集積回路装置が得
られる。
次に図を用いて本発明の構成を一実施例を用いて説明す
る。第１図には、Ｐ型シリコン基体１１上のフィールド
用酸化膜によシ周囲を囲まれた領域にＡ８によるＮ型不
純物をイオン注入してＮ型拡散層１：ｌ形成し、その後
１．５μの酸化膜１４を形成し更に前記Ｎ型拡散層１３
上の酸化膜１４の一部を開口した図を示す。次に０゜１
μの厚さの窒化膜１５ ’ｉ ＬＰＣＶＤ法やりアクテ
ィブスパッタエツチング法によシ前記酸化膜１４の側壁
にのみ形成した後前記酸化膜１４の開口領域内部ＫＮ型
シリコン１６を選択的にエピタキシャル成長した図を第
２図に更に選択的にアルミニウム配線１７全形成し、第
３図に示すように完成する。
る。第１図には、Ｐ型シリコン基体１１上のフィールド
用酸化膜によシ周囲を囲まれた領域にＡ８によるＮ型不
純物をイオン注入してＮ型拡散層１：ｌ形成し、その後
１．５μの酸化膜１４を形成し更に前記Ｎ型拡散層１３
上の酸化膜１４の一部を開口した図を示す。次に０゜１
μの厚さの窒化膜１５ ’ｉ ＬＰＣＶＤ法やりアクテ
ィブスパッタエツチング法によシ前記酸化膜１４の側壁
にのみ形成した後前記酸化膜１４の開口領域内部ＫＮ型
シリコン１６を選択的にエピタキシャル成長した図を第
２図に更に選択的にアルミニウム配線１７全形成し、第
３図に示すように完成する。
以上述べたようにコンタクト開口領域において、開口側
面に窒化シリコン膜を設けた後頁にこの内部に接続すべ
き拡散層と同一導電型の不純物を含んだシリコンを選択
的にエピタキシャル成長することによりコンタクト領域
を平坦にすることによって上層のアルミニウム配線に段
差が生ずることがなくなシコンタクト開口部におけるア
ルミ断線及び電流リークが防止できる。又アルミステッ
プカバレッジの問題もなくカシコンタクト抵抗増加の問
題も抑制される。更に、シャロージヤンクションの形成
に際してもアロイスパイク発生の問題は起こらない。尚
、本実施例ではＮ型不純物を含んだシリコンを採用した
場合を説明したが、Ｐ型不純物を含んだシリコンを採用
した場合及び、と １れらを混用した場合でも良い。特
に本発明を相補型半導体装置に採用すると効果的である
。
面に窒化シリコン膜を設けた後頁にこの内部に接続すべ
き拡散層と同一導電型の不純物を含んだシリコンを選択
的にエピタキシャル成長することによりコンタクト領域
を平坦にすることによって上層のアルミニウム配線に段
差が生ずることがなくなシコンタクト開口部におけるア
ルミ断線及び電流リークが防止できる。又アルミステッ
プカバレッジの問題もなくカシコンタクト抵抗増加の問
題も抑制される。更に、シャロージヤンクションの形成
に際してもアロイスパイク発生の問題は起こらない。尚
、本実施例ではＮ型不純物を含んだシリコンを採用した
場合を説明したが、Ｐ型不純物を含んだシリコンを採用
した場合及び、と １れらを混用した場合でも良い。特
に本発明を相補型半導体装置に採用すると効果的である
。
第１図、第２図、第３図は本発明の実施例による半導体
装置の製造工程順の断面図である。 図中、１１・・・・・・Ｐ型シリコン基体、１２−・・
・・・フィールド用酸化膜、１３・・・・・・Ｎ型拡散
層、１４・・・・・・酸化膜、１５−・・・・・窒化膜
、１６・・・・・・Ｎ型シリコン、１７・・・・・・ア
ルミニウム配線。 ５− ２／図 ｙ２ ／３
装置の製造工程順の断面図である。 図中、１１・・・・・・Ｐ型シリコン基体、１２−・・
・・・フィールド用酸化膜、１３・・・・・・Ｎ型拡散
層、１４・・・・・・酸化膜、１５−・・・・・窒化膜
、１６・・・・・・Ｎ型シリコン、１７・・・・・・ア
ルミニウム配線。 ５− ２／図 ｙ２ ／３
Claims (1)
- 【特許請求の範囲】 シリコン基板表面の一導電型の拡散層領域と。 上層の金属配線とを結ぶためのコンタクト開口領域にお
ける開口側面に窒化シリコン膜を設け、＃開口の内部に
該−導電型のシリコン層を設けたこと’ｔ％徴とする半
導体集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11913583A JPS6010751A (ja) | 1983-06-30 | 1983-06-30 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11913583A JPS6010751A (ja) | 1983-06-30 | 1983-06-30 | 半導体集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6010751A true JPS6010751A (ja) | 1985-01-19 |
Family
ID=14753797
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11913583A Pending JPS6010751A (ja) | 1983-06-30 | 1983-06-30 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6010751A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0234930A (ja) * | 1988-07-25 | 1990-02-05 | Matsushita Electron Corp | 半導体装置の製造方法 |
| JPH0371657A (ja) * | 1989-08-10 | 1991-03-27 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
| US5895948A (en) * | 1996-09-27 | 1999-04-20 | Nec Corporation | Semiconductor device and fabrication process thereof |
-
1983
- 1983-06-30 JP JP11913583A patent/JPS6010751A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0234930A (ja) * | 1988-07-25 | 1990-02-05 | Matsushita Electron Corp | 半導体装置の製造方法 |
| JPH0371657A (ja) * | 1989-08-10 | 1991-03-27 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
| US5895948A (en) * | 1996-09-27 | 1999-04-20 | Nec Corporation | Semiconductor device and fabrication process thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4884123A (en) | Contact plug and interconnect employing a barrier lining and a backfilled conductor material | |
| US4960732A (en) | Contact plug and interconnect employing a barrier lining and a backfilled conductor material | |
| KR910007099B1 (ko) | 반도체장치의 제조방법 | |
| US5243220A (en) | Semiconductor device having miniaturized contact electrode and wiring structure | |
| US5828130A (en) | Method of forming a landing pad structure in an integrated circuit | |
| JPH0220140B2 (ja) | ||
| US5793111A (en) | Barrier and landing pad structure in an integrated circuit | |
| US5534730A (en) | Conductive layer connection structure of a semiconductor device and a method of manufacturing thereof | |
| JPS6010751A (ja) | 半導体集積回路装置 | |
| US5536679A (en) | Method for fabrication of semiconductor device capable of preventing short circuits | |
| JPS58215055A (ja) | 半導体集積回路装置 | |
| JP3087692B2 (ja) | 半導体装置の製造方法 | |
| JP3337758B2 (ja) | 半導体装置の製造方法 | |
| KR100270593B1 (ko) | 부분 중첩 상호 접속 구조 및 그 제조 방법 | |
| JPS6381948A (ja) | 多層配線半導体装置 | |
| JPS59229866A (ja) | 半導体装置 | |
| JP3109687B2 (ja) | 半導体装置の導電層接続構造の製造方法 | |
| JPS6243176A (ja) | 半導体装置の製造方法 | |
| KR970007835B1 (ko) | 반도체 장치의 금속 배선층 형성방법 | |
| JPS62122173A (ja) | 半導体装置 | |
| JPH10106973A (ja) | 半導体装置およびその製造方法 | |
| JPH04162719A (ja) | 半導体装置 | |
| KR960006339B1 (ko) | 반도체장치의 제조방법 | |
| JPS5933252B2 (ja) | 半導体装置の製造方法 | |
| JPS63147346A (ja) | 半導体集積回路装置 |