KR960006339B1 - 반도체장치의 제조방법 - Google Patents
반도체장치의 제조방법 Download PDFInfo
- Publication number
- KR960006339B1 KR960006339B1 KR1019910022524A KR910022524A KR960006339B1 KR 960006339 B1 KR960006339 B1 KR 960006339B1 KR 1019910022524 A KR1019910022524 A KR 1019910022524A KR 910022524 A KR910022524 A KR 910022524A KR 960006339 B1 KR960006339 B1 KR 960006339B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- forming
- region
- polycrystalline silicon
- silicon layer
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims description 20
- 238000000034 method Methods 0.000 title description 12
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 50
- 229920005591 polysilicon Polymers 0.000 claims description 32
- 229910052782 aluminium Inorganic materials 0.000 claims description 16
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 16
- 239000000758 substrate Substances 0.000 claims description 10
- 238000005530 etching Methods 0.000 claims description 7
- 238000001259 photo etching Methods 0.000 claims description 6
- 230000015572 biosynthetic process Effects 0.000 claims description 4
- 239000010408 film Substances 0.000 claims 3
- 230000003466 anti-cipated effect Effects 0.000 claims 1
- 239000010409 thin film Substances 0.000 claims 1
- 239000010410 layer Substances 0.000 description 66
- 238000004519 manufacturing process Methods 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 238000001312 dry etching Methods 0.000 description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 238000010586 diagram Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- 239000013078 crystal Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Geometry or layout of the interconnection structure
- H01L23/5283—Cross-sectional geometry
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5226—Via connections in a multilevel interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Geometry (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
내용 없음.
Description
[발명의 명칭]
반도체장치의 제조방법
[도면의 간단한 설명]
제 1 도는 본 발명의 1실시예에 따른 반도체장치의 단면구조도,
제 2 도는 본 발명의 1실시예의 구조를 얻기 위한 제조방법의 일예를 나타낸 공정별 소자단면도,
제 3 도는 종래의 반도체장치의 단면구조도이다.
* 도면의 주요 부분에 대한 부호의 설명
1 : 반도체기판 2 : 소오스·드레인영역
3 : 필드산화막 4 : 게이트절연막
5 : 제 1 다결정실리콘층 6 : 제 2 다결정실리콘층
7 : 절연막 8 : 알루미늄전극층
9,10 : 포토레지스트 11 : 접속구멍
[발명의 상세한 설명]
(산업상의 이용분야)
본 발명은 반도체장치의 제조방법에 관한 것으로, 특히 다결정실리콘층을 배선층으로서 사용하는 M0S형 반도체장치의 제조방법에 관한 것이다.
(종래의 기술 및 그 문제점)
일반적으로, 반도체장치 특히 M0S형 반도체장치에 있어서는, 불순물을 도프한 다결정실리콘을 전극이나 배선층으로서 사용하는 경우가 많다. 또 통상의 배선을 행하는 재료로서 알루미늄이 사용되고 있다. 그래서 일반적으로는, 다결정실리콘으로 이루어진 배선층과 알루미늄으로 이루어진 배선층을 절연막을 매개로 하여 적층형성하고, 이들을 절연막내에 형성된 접속구멍을 통해서 전기적으로 상호 접속하여 다결정실리콘층과 알루미늄층을 도통시키고 있다.
통상은 다결정실리콘층을 형성한 후 이것을 피복하도록 절연막을 형성하고, 이 절연막에 접속구멍을 만든 다음에 알루미늄층을 피착함으로써, 접속구멍을 통해서 다결정실리콘층과 알루미늄층의 접속을 취하도록 하고 있다.
근래에는 공정기술의 진보에 따라 배선층이 형성되는 밑판으로 되는 층간 절연막에서의 단차(段差)가 완화되는 경향에 있고, 더욱이 미세가공기술도 진보됨에 따라 다결정실리콘층을 얇게 형성할 수 있게 되었다.
또 상술한 접속구멍을 형성할 때, 종래에는 습식에칭을 채용하였으나, 근래에는 건식에칭법이 채용되고 있다.
상술한 바와 같이 다결정실리콘층과 금속배선층(알루미늄층)을 상호 접속하기위한 접속구멍을 형성하기 위해서는, 다결정실리콘층의 표면에 형성된 절연막에 건식에칭에 의해 소망하는 접속구멍을 형성할 필요가 있다. 이 경우, 건식에칭을 실시하기 위한 가스나 에칭조건을 적당하게 설정함으로써 절연막만을 에칭하고,그 아래층에 있는 다결정실리콘막은 에칭되지 않도록 하는 것이 필요하다. 그러나 일반적으로는 확실하게 접속을 취하기 위해 절연막과 다결정실리콘막의 에칭속도의 차이를 이용하여 절연막을 완전히 제거할 수 있는 건식에칭조건을 설정하기 때문에, 약간이나마 다결정실리콘층이 에칭되는 것은 피할 수 없다.
상술한 바와 같이, 다결정실리콘층의 박막화가 진척되면 제 3 도의 오른쪽에 나타낸 것처럼 접속구멍이 다결정실리콘층(6)의 위치에서 그치지 않고 이 다결정실리콘층을 관통하여 그 아래층의 필드산화막(3)의 도중까지 진행해 버리는 경우가 있다.
이러한 상태에서 그 위층에 알루미늄배선층을 형성해도 알루미늄배선층과 다결정실리콘층 사이의 전기적 접속이 정상으로 되지 않아 저항이 높아지고 있다. 또 최악의 경우에는, 접속이 안되어 전기적 접속이 불가능하게 되는 경우가 발생한다.
(발명의 목적)
본 발명은 상술한 문제점을 해결하기 위해 이루어진 것으로, 아래층에 있는 다결정실리콘층과 그 위층에 형성되는 금속배선층을 전기적으로 양호하게 접속할 수 있는 반도체장치의 제조방법을 제공함에 그 목적이 있다.
(발명의 구성)
상기 목적을 달성하기 위해 본 발명은, 반도체기판의 표면위에 절연막을 매개로 하여 적층형성된 다결정실리콘층과 금속배선층을 상기 절연막에 헝성된 접속구멍을 통해 전기적으로 상호 접속하여서 된 반도체 장치에 있어서, 상기 절연막에 형성된 접속구멍은 에칭에 의해 헝성되고, 접속부의 상기 다결정실리콘층의 막두께가 다른 부분보다 두껍게 되어 있는 것을 특징으로 한다.
(작용)
본 발명에서는, 다결정실리콘층의 두께를 배선부분과 금속배선층과의 접속 형성부분에서 다르게 하여 접속형성부분의 막두께를 두껍게 형성함으로써, 접속구멍을 형성할 때에 아래층의 다결정실리콘층이 필요이상으로 에칭된다고 해도 관통하는 것을 방지할 수 있다. 이 때문에, 다결정실리콘층을 그 위층의 금속배선층과 접속을 취한 경우에 양호한 전기적 접속을 도모할 수 있게 된다.
(실시예)
(실시예 1)
이하, 본 발명의 실시예를 도면을 참조하여 상세히 설명한다.
제 1 도는 본 발명의 1실시예에 따른 반도체장치의 소자단면도이다. P형 반도체기판(1)의 표면에 형성된 소자분리용 필드산화막(3)으로 들러싸인 능동영역의 기판(1) 표면에는 게이트산화막(4)이 형성되어 있고, 그 위에는 게이트전극 및 배선층으로 되는 제 1 다결정실리콘층(5)이 퇴적되어 있다. 이 게이트전극 양측의 기판(1)내에는 소오스·드레인영역으로 되는 N+확산층(2)이 형성되어 있고, 필드산화막(3)의 위에는 제 2 다결정실리콘층(6)이 형성되어 있다.
그리고 이들 위에는 절연막(7)이 퇴적되고, 접속을 취해야 할 부분에는 접속구멍이 형성되며, 알루미늄증착에 의해 알루미늄전극층(8)이 절연막(7)의 위 및 접속구멍부내에 형성되어 있다. 도면으로부터 알 수 있는 바와 같이, 알루미늄전극충(8)과의 접속이 행해지는 다결정실리콘층의 부분(5b,6b)은 그 다결정실리콘층 다른 부분(5a,6a)에 비해 막두께가 두껍게 형성되어 있다, 따라서, 이 부분에 알루미늄전극층(8)과의접속을 위한 접속구멍을 형성하면, 건식에칭공정에 의해 다결정실러콘층(5,6)이 필요이상으로 에칭된다고해도 그 아래층까지 관통하는 것을 방지할 수 있게 된다.
제 2 도는 제 1 도에 나타낸 구조를 얻기 위한 제조방법의 일예를 나타낸 공정별 소자단면도이다. 우선 제 2 도(a)에 나타낸 바와 같이 반도체기판(1)의 표면에 주지의 선택산화기술을 이용하여 필드영역(3)을 형성한 후, 열산화 등의 방법에 의해 게이트절연막(4)을 형성한다. 다음에, 게이트영역을 포함하는 부분에 제1다결정실리콘층(5)을 LPCVD등의 방법에 의해 피착한다.
여기에서, 이때의 다결정실리콘층(5)의 막두께는 후속의 공정에서의 접속을 취할 것을 고려하여 예컨대 4000Å정도로 두껍게 피착해 둔다. 그리고 나서 주지의 포토에칭기술에 의해 프토레지스트(9)를 이용하여 제 1 다결정실리콘층(5)을 소망하는 형상으로 형성한다.
이어서, 제 2 도(B)에 나타낸 바와같이 다시 포토레지스트(10)를 이용하여 주지의 포토에칭기술에 의해 제 1 다결정실리콘층(5)의 접속부형성예정영역(5b) 부분 이외의 영역(5a)을 균일하게 에칭해서 소망하는 두께까지 얇게 한다.
마찬가지로 하여 제 2 도(C)에 나타낸 바와 같이 제 2 다결정실리콘층(6)에 대해서도 접속에정영역(6b)은 두껍게, 그 외의 영역(6a)은 얇게 형성한다.
그 후, 제 2 도(D)에 나타낸 바와 같이 소오스·드레인영역(2) 및 두꺼운 중간절연층(7)을 형성하고, 이 두꺼운 절연층(7)에 주지의 포토에칭기술에 의해 포토레지스트(9)를 이용하여 접속구멍(11)을 형성한다. 그리고 나서 포토레지스트(9)를 제거한 후, 알루미늄전극층(8 ; 제1도에 도시)을 형성하고, 접속예정 영역(5b,6b)에 있어서 알루미늄전극층과 다결정실리콘층을 접속한다.
한편, 본원 청구범위의 각 구성요건에 병기한 도면참조부호는 본원 발명의 이해를 용이하게 하기 위한 것으로, 본원 발명의 기술적 범위를 도면에 도시된 실시예에 한정할 의도로 병기한 것은 아니다.
(발명의 효과)
이상 실시예에 기초하여 상세히 설명한 바와 같이 본 발명에서는, 금속배선층과 접속되는 다결정실리콘층의 접속예정영역의 막두께를 다른 부분의 막두께보다 두껍게하고, 접속구멍을 형성할 때에 에칭에 의해 제거되는 다결정실리콘층의 마진을 크게 했기 매문에, 후속의 공정에서 형성되는 급속배선층과의 접속에 있어서 양호한 전기적 접속을 도모할 수 있게 된다.
Claims (1)
- 반도체기판(1) 표면위의 제 1 영역위에 필드영역(3)을 형성하는 공정과, 상기 반도체기판(1) 표면위의 제 2 영역위에 게이트절연막(4)을 형성하는 공정, 상기 제 1 영역 및 제 2 영역에 걸치도록 상기 제 1 영역 및 제 2 영역위에 제 1 의 막두께를 갖는 제 1 다결정실리콘층(5)을 형성하는 공정, 포토에칭에 의해 소망하는 형상으로 상기 제 1 다결정실리콘층(5)을 식각하는 공정, 포토에칭에 의해 상기 제 1 다결정실리콘층(5)의 접속형성예정영역(5b) 이의의 부분(5a)의 두께를 제 2 의 막두께로 박막화하는 공정, 상기 필드영역(3)에 제 2 다결정실리콘층(6)을 형성하는 공정, 포토에칭에 의해 소망하는 형상으로 상기 제 2 다결정실리콘층(6)을 식각하는 공정, 포토에칭에 의해 상기 제 2 다결정실리콘층(6)의 접속형성예정영역(6b) 이의의 부분(6a)의 두께를 제 2 의 막두께로 박막화하는 공정, 상기 반도체기판(1)내에 소오스·드레인영역(2)을 형성하는 공정, 상기 반도체기판(1), 제 1 다결정실리콘층(5) 및 제 2 다결정실리콘층(6)위에 중간절연층(7)을 형성하는 공정, 상기 제 1 다결정실리콘층(5)의 접속형성예정영역(5b)위 및 상기 제 2 다결정실리콘층(6)의 접속형성예정영역(6b)위의 상기 중간절연층(7)에 접속구멍(11)을 형성하는 공정 및, 상기 접속구멍(11)내에 알루미늄전극층(8)을 형성하여 상기 제 1 다결정실리콘층(5), 제 2 다결정실리콘층(6)과의 접속을 형성하는 공정을 구비한 것을 특징으로 하는 반도체장치의 제조방법.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2401081A JP2950620B2 (ja) | 1990-12-10 | 1990-12-10 | 半導体装置 |
| JP90-401081 | 1990-12-10 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR920013629A KR920013629A (ko) | 1992-07-29 |
| KR960006339B1 true KR960006339B1 (ko) | 1996-05-13 |
Family
ID=18510940
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019910022524A KR960006339B1 (ko) | 1990-12-10 | 1991-12-10 | 반도체장치의 제조방법 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5321296A (ko) |
| JP (1) | JP2950620B2 (ko) |
| KR (1) | KR960006339B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09266197A (ja) * | 1996-03-28 | 1997-10-07 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5267532A (en) * | 1975-12-03 | 1977-06-04 | Nippon Telegr & Teleph Corp <Ntt> | Semiconductor memory unit |
| US5136361A (en) * | 1982-09-30 | 1992-08-04 | Advanced Micro Devices, Inc. | Stratified interconnect structure for integrated circuits |
| JPS6450443A (en) * | 1987-08-20 | 1989-02-27 | Toshiba Corp | Semiconductor device |
-
1990
- 1990-12-10 JP JP2401081A patent/JP2950620B2/ja not_active Expired - Fee Related
-
1991
- 1991-12-09 US US07/804,386 patent/US5321296A/en not_active Expired - Lifetime
- 1991-12-10 KR KR1019910022524A patent/KR960006339B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| JP2950620B2 (ja) | 1999-09-20 |
| KR920013629A (ko) | 1992-07-29 |
| JPH04213860A (ja) | 1992-08-04 |
| US5321296A (en) | 1994-06-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61198780A (ja) | 半導体装置の製造方法 | |
| JPH05206451A (ja) | Ｍｏｓｆｅｔおよびその製造方法 | |
| KR960006339B1 (ko) | 반도체장치의 제조방법 | |
| KR100317534B1 (ko) | 커패시터 및 그 제조방법 | |
| JP2695812B2 (ja) | 半導体装置 | |
| KR100268776B1 (ko) | 반도체 소자 제조방법 | |
| JPS581542B2 (ja) | 半導体集積回路の製造方法 | |
| JPS60130163A (ja) | 半導体集積回路 | |
| KR100390891B1 (ko) | 고집적반도체소자의제조방법 | |
| JPH03268433A (ja) | 半導体装置 | |
| JPS5943832B2 (ja) | 半導体装置の製造方法 | |
| JPH065562A (ja) | 半導体薄膜の形成方法 | |
| JPH04159781A (ja) | シリコンゲート電極の形成方法 | |
| KR100209210B1 (ko) | 반도체 소자의 콘택홀 형성방법 | |
| JPS60103615A (ja) | 半導体装置 | |
| JPH0377376A (ja) | 半導体装置の製造方法 | |
| JPS60121769A (ja) | Ｍｉｓ半導体装置の製法 | |
| JPS5848939A (ja) | 半導体装置 | |
| JPH05211131A (ja) | 半導体装置 | |
| KR19990004426A (ko) | 반도체 소자의 콘택 형성 방법 | |
| JPH06196553A (ja) | 半導体装置 | |
| JPS60785B2 (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| JPS60149168A (ja) | 半導体装置の製造方法 | |
| JPS62242335A (ja) | 半導体集積回路の素子分離領域の形成方法 | |
| JPS61251065A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| J2X1 | Appeal (before the patent court) |
Free format text: APPEAL AGAINST DECISION TO DECLINE REFUSAL |
|
| G160 | Decision to publish patent application | ||
| B701 | Decision to grant | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20060502 Year of fee payment: 11 |
|
| LAPS | Lapse due to unpaid annual fee |