JPH0499341A - Tab方式半導体装置 - Google Patents
Tab方式半導体装置Info
- Publication number
- JPH0499341A JPH0499341A JP2216821A JP21682190A JPH0499341A JP H0499341 A JPH0499341 A JP H0499341A JP 2216821 A JP2216821 A JP 2216821A JP 21682190 A JP21682190 A JP 21682190A JP H0499341 A JPH0499341 A JP H0499341A
- Authority
- JP
- Japan
- Prior art keywords
- tab
- tip
- bump
- leads
- lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 19
- 230000002093 peripheral effect Effects 0.000 abstract description 2
- 239000003292 glue Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
- H01L24/79—Apparatus for Tape Automated Bonding [TAB]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はTAB方式半導体装置に関する。
従来のTAB方式半導体装置は、第3図に示すように、
絶縁テープ1に設けた開孔部内に先端部を突出して絶縁
テープ1の開孔部周囲に配置して設けたTABリード5
と、TABリード5の先端部に対応する位置にバンプ3
を設けてTABリード5の先端部とバンブ3を接合した
半導体チップ2とを含んで構成される。
絶縁テープ1に設けた開孔部内に先端部を突出して絶縁
テープ1の開孔部周囲に配置して設けたTABリード5
と、TABリード5の先端部に対応する位置にバンプ3
を設けてTABリード5の先端部とバンブ3を接合した
半導体チップ2とを含んで構成される。
上述した従来のTAB方式半導体装置は、同一平面内に
TABリードが配置されており、より多ピン化するため
にはチップサイズを大きくしなければならないという問
題点があった。
TABリードが配置されており、より多ピン化するため
にはチップサイズを大きくしなければならないという問
題点があった。
チップサイズを変えずに多ビン化しようとすると、バン
ブのピッチ及びTABリードのピッチを縮小しなければ
ならないが、その場合には隣接TABリード間のクロス
トークの影響が大きくなり、半導体装置の動作マージン
が小さくなることによって誤動作を引き起こし易くなる
。
ブのピッチ及びTABリードのピッチを縮小しなければ
ならないが、その場合には隣接TABリード間のクロス
トークの影響が大きくなり、半導体装置の動作マージン
が小さくなることによって誤動作を引き起こし易くなる
。
又バンブのピッチを縮小すると、ボンディング時のパン
1つぶれによるパン1間短絡を起すという問題点があっ
た。
1つぶれによるパン1間短絡を起すという問題点があっ
た。
本発明のTAB方式半導体装置は、中央部に開孔部を有
する絶縁テープと、先端部を前記開孔部内に突出して前
記絶縁テープの開孔部周囲に配列j−で設けた第1のT
ABリードと、前記第1のT4へ)3リードの上に絶縁
層を介して設け先端部を前記第1のTABリードの先端
部よりも長く開孔部内に突出した第2のTABリードと
、半導体チップ上に前記第1及び第2のTABリードの
先端部の位置及び高さに対応して設け且つ第1及び第2
のTABリードの夫々に接合して設けた第1及び第2の
バンブとを有する。
する絶縁テープと、先端部を前記開孔部内に突出して前
記絶縁テープの開孔部周囲に配列j−で設けた第1のT
ABリードと、前記第1のT4へ)3リードの上に絶縁
層を介して設け先端部を前記第1のTABリードの先端
部よりも長く開孔部内に突出した第2のTABリードと
、半導体チップ上に前記第1及び第2のTABリードの
先端部の位置及び高さに対応して設け且つ第1及び第2
のTABリードの夫々に接合して設けた第1及び第2の
バンブとを有する。
(1実施例)
次に、本発明について図面を参照して説明する。
第1図(a)、(b)は本発明の第1の実施例を示す部
分平面図及びA−A ′線断面図である。
分平面図及びA−A ′線断面図である。
第1図(a>、(b)に示すように、絶縁テープ1に設
けた開孔部と、開孔部内に先端部を突出して絶縁テープ
1の開孔部の周囲に配置して設けた第1のTABリード
5とTABリード5の上に絶縁層8を介して設け先端部
をTABリード5の先端よりも長く開孔部内に突出した
第2のり一部6と、半導体チップ2の上に設けた配線7
のTABリード5.6の先端の夫々に対応する位置に設
けTABリード5,6の先端の夫々と接合しTABリー
ド5,6と配線7を接続するバンブ3及びバング3より
背の高いバンブ4とを含んで構成される。
けた開孔部と、開孔部内に先端部を突出して絶縁テープ
1の開孔部の周囲に配置して設けた第1のTABリード
5とTABリード5の上に絶縁層8を介して設け先端部
をTABリード5の先端よりも長く開孔部内に突出した
第2のり一部6と、半導体チップ2の上に設けた配線7
のTABリード5.6の先端の夫々に対応する位置に設
けTABリード5,6の先端の夫々と接合しTABリー
ド5,6と配線7を接続するバンブ3及びバング3より
背の高いバンブ4とを含んで構成される。
ここで、TABリード5,6は上下2層に配置され、バ
ンブ3,4はTABリード5.6の先端に対応して半導
体チップ2の周縁部に外側と内側の2列に配置されてい
るためチップサイズ及びバンブのピッチを変更すること
なくビン数を2倍に増やすことができる。
ンブ3,4はTABリード5.6の先端に対応して半導
体チップ2の周縁部に外側と内側の2列に配置されてい
るためチップサイズ及びバンブのピッチを変更すること
なくビン数を2倍に増やすことができる。
第2図は本発明の第2の実施例を示す一部切欠平面図で
ある。
ある。
第2図に示すように、TABリード6a及びバンブ4a
の幅をTABリード5及びバンブ3の幅の約2倍にして
設けた以外は第1の実施例と同様の構成を有しており、
電源用のTABリード及びバンブとして電力供給能力を
向上させる利点がある。
の幅をTABリード5及びバンブ3の幅の約2倍にして
設けた以外は第1の実施例と同様の構成を有しており、
電源用のTABリード及びバンブとして電力供給能力を
向上させる利点がある。
「発明の効果〕
以上説明したように本発明は、絶縁テープ上に絶縁層を
介して2層に設けたTABリードと、このTABリード
の先端部の位置及び高さに対応して半導体チップ上に設
け、且つTABリードの先端部の夫々と接合する2列の
バンブとを設けることにより、チップサイズ又はバンブ
のピッチを変えることなくビン数を増加できるという効
果を有する。
介して2層に設けたTABリードと、このTABリード
の先端部の位置及び高さに対応して半導体チップ上に設
け、且つTABリードの先端部の夫々と接合する2列の
バンブとを設けることにより、チップサイズ又はバンブ
のピッチを変えることなくビン数を増加できるという効
果を有する。
は本発明の第2の実施例を示す一部切欠平面図、第3図
は従来例のTAB方式半導体装置を示す部分平面図であ
る。
は従来例のTAB方式半導体装置を示す部分平面図であ
る。
1・・・絶縁テープ、2・・・半導体チップ、3.4・
・バンブ、5,6・・TABリード、7・・・配線、8
・・・絶縁層。
・バンブ、5,6・・TABリード、7・・・配線、8
・・・絶縁層。
Claims (1)
- 中央部に開孔部を有する絶縁テープと、先端部を前記
開孔部内に突出して前記絶縁テープの開孔部周囲に配列
して設けた第1のTABリードと、前記第1のTABリ
ードの上に絶縁層を介して設け先端部を前記第1のTA
Bリードの先端部よりも長く開孔部内に突出した第2の
TABリードと、半導体チップ上に前記第1及び第2の
TABリードの先端部の位置及び高さに対応して設け且
つ第1及び第2のTABリードの夫々に接合して設けた
第1及び第2のバンプとを有することを特徴とするTA
B方式半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2216821A JPH0499341A (ja) | 1990-08-17 | 1990-08-17 | Tab方式半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2216821A JPH0499341A (ja) | 1990-08-17 | 1990-08-17 | Tab方式半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0499341A true JPH0499341A (ja) | 1992-03-31 |
Family
ID=16694422
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2216821A Pending JPH0499341A (ja) | 1990-08-17 | 1990-08-17 | Tab方式半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0499341A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1996012296A1 (fr) * | 1994-10-18 | 1996-04-25 | Hitachi, Ltd. | Dispositif a semi-conducteur et son procede de fabrication |
JP2007329278A (ja) * | 2006-06-07 | 2007-12-20 | Oki Electric Ind Co Ltd | 半導体装置 |
-
1990
- 1990-08-17 JP JP2216821A patent/JPH0499341A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1996012296A1 (fr) * | 1994-10-18 | 1996-04-25 | Hitachi, Ltd. | Dispositif a semi-conducteur et son procede de fabrication |
JP2007329278A (ja) * | 2006-06-07 | 2007-12-20 | Oki Electric Ind Co Ltd | 半導体装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100328906B1 (ko) | 리드프레임의리드온칩내부리드를결합하는방법및장치 | |
US5391918A (en) | Semiconductor device | |
JPH0499341A (ja) | Tab方式半導体装置 | |
JPS62130549A (ja) | 集積回路チツプ | |
JPH023621Y2 (ja) | ||
JPH05326621A (ja) | Tabフィルム及びそのtabフィルムを用いた半導体装置 | |
JPH0636578Y2 (ja) | 半導体集積回路 | |
JPH04246851A (ja) | マスタースライス型半導体集積回路装置 | |
JPS60101938A (ja) | 半導体装置 | |
JPS59139660A (ja) | 半導体装置 | |
JP2659179B2 (ja) | 半導体記憶装置 | |
JPH03163858A (ja) | 樹脂封止型半導体装置 | |
JPH01114049A (ja) | サイズ可変の集積回路チップ | |
JPH0322448A (ja) | Tab方式半導体装置用リードフレーム | |
KR100299387B1 (ko) | 칩 사이즈 스택 패키지 | |
JPH03180052A (ja) | 半導体集積回路 | |
JPH05136206A (ja) | 半導体装置 | |
JPH02275649A (ja) | 半導体集積回路 | |
JPH04171756A (ja) | 半導体集積回路装置 | |
JPH01283948A (ja) | 樹脂封止型半導体装置 | |
JPH0499054A (ja) | サーディップ型パッケージ | |
JPH02174254A (ja) | Icパッケージ | |
JPH0428245A (ja) | 半導体装置 | |
JPH01309339A (ja) | 半導体メモリ装置 | |
JPH04250655A (ja) | 集積回路装置 |