JPH0499341A - Ｔａｂ方式半導体装置 - Google Patents
Ｔａｂ方式半導体装置Info
- Publication number
- JPH0499341A JPH0499341A JP2216821A JP21682190A JPH0499341A JP H0499341 A JPH0499341 A JP H0499341A JP 2216821 A JP2216821 A JP 2216821A JP 21682190 A JP21682190 A JP 21682190A JP H0499341 A JPH0499341 A JP H0499341A
- Authority
- JP
- Japan
- Prior art keywords
- tab
- tip
- bump
- leads
- lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 19
- 230000002093 peripheral effect Effects 0.000 abstract description 2
- 239000003292 glue Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
- H01L24/79—Apparatus for Tape Automated Bonding [TAB]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はＴＡＢ方式半導体装置に関する。
従来のＴＡＢ方式半導体装置は、第３図に示すように、
絶縁テープ１に設けた開孔部内に先端部を突出して絶縁
テープ１の開孔部周囲に配置して設けたＴＡＢリード５
と、ＴＡＢリード５の先端部に対応する位置にバンプ３
を設けてＴＡＢリード５の先端部とバンブ３を接合した
半導体チップ２とを含んで構成される。
絶縁テープ１に設けた開孔部内に先端部を突出して絶縁
テープ１の開孔部周囲に配置して設けたＴＡＢリード５
と、ＴＡＢリード５の先端部に対応する位置にバンプ３
を設けてＴＡＢリード５の先端部とバンブ３を接合した
半導体チップ２とを含んで構成される。
上述した従来のＴＡＢ方式半導体装置は、同一平面内に
ＴＡＢリードが配置されており、より多ピン化するため
にはチップサイズを大きくしなければならないという問
題点があった。
ＴＡＢリードが配置されており、より多ピン化するため
にはチップサイズを大きくしなければならないという問
題点があった。
チップサイズを変えずに多ビン化しようとすると、バン
ブのピッチ及びＴＡＢリードのピッチを縮小しなければ
ならないが、その場合には隣接ＴＡＢリード間のクロス
トークの影響が大きくなり、半導体装置の動作マージン
が小さくなることによって誤動作を引き起こし易くなる
。
ブのピッチ及びＴＡＢリードのピッチを縮小しなければ
ならないが、その場合には隣接ＴＡＢリード間のクロス
トークの影響が大きくなり、半導体装置の動作マージン
が小さくなることによって誤動作を引き起こし易くなる
。
又バンブのピッチを縮小すると、ボンディング時のパン
１つぶれによるパン１間短絡を起すという問題点があっ
た。
１つぶれによるパン１間短絡を起すという問題点があっ
た。
本発明のＴＡＢ方式半導体装置は、中央部に開孔部を有
する絶縁テープと、先端部を前記開孔部内に突出して前
記絶縁テープの開孔部周囲に配列ｊ−で設けた第１のＴ
ＡＢリードと、前記第１のＴ４へ）３リードの上に絶縁
層を介して設け先端部を前記第１のＴＡＢリードの先端
部よりも長く開孔部内に突出した第２のＴＡＢリードと
、半導体チップ上に前記第１及び第２のＴＡＢリードの
先端部の位置及び高さに対応して設け且つ第１及び第２
のＴＡＢリードの夫々に接合して設けた第１及び第２の
バンブとを有する。
する絶縁テープと、先端部を前記開孔部内に突出して前
記絶縁テープの開孔部周囲に配列ｊ−で設けた第１のＴ
ＡＢリードと、前記第１のＴ４へ）３リードの上に絶縁
層を介して設け先端部を前記第１のＴＡＢリードの先端
部よりも長く開孔部内に突出した第２のＴＡＢリードと
、半導体チップ上に前記第１及び第２のＴＡＢリードの
先端部の位置及び高さに対応して設け且つ第１及び第２
のＴＡＢリードの夫々に接合して設けた第１及び第２の
バンブとを有する。
（１実施例）
次に、本発明について図面を参照して説明する。
第１図（ａ）、（ｂ）は本発明の第１の実施例を示す部
分平面図及びＡ−Ａ ′線断面図である。
分平面図及びＡ−Ａ ′線断面図である。
第１図（ａ＞、（ｂ）に示すように、絶縁テープ１に設
けた開孔部と、開孔部内に先端部を突出して絶縁テープ
１の開孔部の周囲に配置して設けた第１のＴＡＢリード
５とＴＡＢリード５の上に絶縁層８を介して設け先端部
をＴＡＢリード５の先端よりも長く開孔部内に突出した
第２のり一部６と、半導体チップ２の上に設けた配線７
のＴＡＢリード５．６の先端の夫々に対応する位置に設
けＴＡＢリード５，６の先端の夫々と接合しＴＡＢリー
ド５，６と配線７を接続するバンブ３及びバング３より
背の高いバンブ４とを含んで構成される。
けた開孔部と、開孔部内に先端部を突出して絶縁テープ
１の開孔部の周囲に配置して設けた第１のＴＡＢリード
５とＴＡＢリード５の上に絶縁層８を介して設け先端部
をＴＡＢリード５の先端よりも長く開孔部内に突出した
第２のり一部６と、半導体チップ２の上に設けた配線７
のＴＡＢリード５．６の先端の夫々に対応する位置に設
けＴＡＢリード５，６の先端の夫々と接合しＴＡＢリー
ド５，６と配線７を接続するバンブ３及びバング３より
背の高いバンブ４とを含んで構成される。
ここで、ＴＡＢリード５，６は上下２層に配置され、バ
ンブ３，４はＴＡＢリード５．６の先端に対応して半導
体チップ２の周縁部に外側と内側の２列に配置されてい
るためチップサイズ及びバンブのピッチを変更すること
なくビン数を２倍に増やすことができる。
ンブ３，４はＴＡＢリード５．６の先端に対応して半導
体チップ２の周縁部に外側と内側の２列に配置されてい
るためチップサイズ及びバンブのピッチを変更すること
なくビン数を２倍に増やすことができる。
第２図は本発明の第２の実施例を示す一部切欠平面図で
ある。
ある。
第２図に示すように、ＴＡＢリード６ａ及びバンブ４ａ
の幅をＴＡＢリード５及びバンブ３の幅の約２倍にして
設けた以外は第１の実施例と同様の構成を有しており、
電源用のＴＡＢリード及びバンブとして電力供給能力を
向上させる利点がある。
の幅をＴＡＢリード５及びバンブ３の幅の約２倍にして
設けた以外は第１の実施例と同様の構成を有しており、
電源用のＴＡＢリード及びバンブとして電力供給能力を
向上させる利点がある。
「発明の効果〕
以上説明したように本発明は、絶縁テープ上に絶縁層を
介して２層に設けたＴＡＢリードと、このＴＡＢリード
の先端部の位置及び高さに対応して半導体チップ上に設
け、且つＴＡＢリードの先端部の夫々と接合する２列の
バンブとを設けることにより、チップサイズ又はバンブ
のピッチを変えることなくビン数を増加できるという効
果を有する。
介して２層に設けたＴＡＢリードと、このＴＡＢリード
の先端部の位置及び高さに対応して半導体チップ上に設
け、且つＴＡＢリードの先端部の夫々と接合する２列の
バンブとを設けることにより、チップサイズ又はバンブ
のピッチを変えることなくビン数を増加できるという効
果を有する。
は本発明の第２の実施例を示す一部切欠平面図、第３図
は従来例のＴＡＢ方式半導体装置を示す部分平面図であ
る。
は従来例のＴＡＢ方式半導体装置を示す部分平面図であ
る。
１・・・絶縁テープ、２・・・半導体チップ、３．４・
・バンブ、５，６・・ＴＡＢリード、７・・・配線、８
・・・絶縁層。
・バンブ、５，６・・ＴＡＢリード、７・・・配線、８
・・・絶縁層。
Claims (1)
- 中央部に開孔部を有する絶縁テープと、先端部を前記
開孔部内に突出して前記絶縁テープの開孔部周囲に配列
して設けた第１のＴＡＢリードと、前記第１のＴＡＢリ
ードの上に絶縁層を介して設け先端部を前記第１のＴＡ
Ｂリードの先端部よりも長く開孔部内に突出した第２の
ＴＡＢリードと、半導体チップ上に前記第１及び第２の
ＴＡＢリードの先端部の位置及び高さに対応して設け且
つ第１及び第２のＴＡＢリードの夫々に接合して設けた
第１及び第２のバンプとを有することを特徴とするＴＡ
Ｂ方式半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2216821A JPH0499341A (ja) | 1990-08-17 | 1990-08-17 | Ｔａｂ方式半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2216821A JPH0499341A (ja) | 1990-08-17 | 1990-08-17 | Ｔａｂ方式半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0499341A true JPH0499341A (ja) | 1992-03-31 |
Family
ID=16694422
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2216821A Pending JPH0499341A (ja) | 1990-08-17 | 1990-08-17 | Ｔａｂ方式半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0499341A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1996012296A1 (fr) * | 1994-10-18 | 1996-04-25 | Hitachi, Ltd. | Dispositif a semi-conducteur et son procede de fabrication |
| JP2007329278A (ja) * | 2006-06-07 | 2007-12-20 | Oki Electric Ind Co Ltd | 半導体装置 |
-
1990
- 1990-08-17 JP JP2216821A patent/JPH0499341A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1996012296A1 (fr) * | 1994-10-18 | 1996-04-25 | Hitachi, Ltd. | Dispositif a semi-conducteur et son procede de fabrication |
| JP2007329278A (ja) * | 2006-06-07 | 2007-12-20 | Oki Electric Ind Co Ltd | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100328906B1 (ko) | 리드프레임의리드온칩내부리드를결합하는방법및장치 | |
| US5391918A (en) | Semiconductor device | |
| JPH0499341A (ja) | Ｔａｂ方式半導体装置 | |
| JPS62130549A (ja) | 集積回路チツプ | |
| JPH023621Y2 (ja) | ||
| JPH05326621A (ja) | Ｔａｂフィルム及びそのｔａｂフィルムを用いた半導体装置 | |
| JPH0636578Y2 (ja) | 半導体集積回路 | |
| JPH04246851A (ja) | マスタースライス型半導体集積回路装置 | |
| JPS60101938A (ja) | 半導体装置 | |
| JPS59139660A (ja) | 半導体装置 | |
| JP2659179B2 (ja) | 半導体記憶装置 | |
| JPH03163858A (ja) | 樹脂封止型半導体装置 | |
| JPH01114049A (ja) | サイズ可変の集積回路チップ | |
| JPH0322448A (ja) | Ｔａｂ方式半導体装置用リードフレーム | |
| KR100299387B1 (ko) | 칩 사이즈 스택 패키지 | |
| JPH03180052A (ja) | 半導体集積回路 | |
| JPH05136206A (ja) | 半導体装置 | |
| JPH02275649A (ja) | 半導体集積回路 | |
| JPH04171756A (ja) | 半導体集積回路装置 | |
| JPH01283948A (ja) | 樹脂封止型半導体装置 | |
| JPH0499054A (ja) | サーディップ型パッケージ | |
| JPH02174254A (ja) | Ｉｃパッケージ | |
| JPH0428245A (ja) | 半導体装置 | |
| JPH01309339A (ja) | 半導体メモリ装置 | |
| JPH04250655A (ja) | 集積回路装置 |