JPS5995612A - Control state display system - Google Patents
Control state display systemInfo
- Publication number
- JPS5995612A JPS5995612A JP57205301A JP20530182A JPS5995612A JP S5995612 A JPS5995612 A JP S5995612A JP 57205301 A JP57205301 A JP 57205301A JP 20530182 A JP20530182 A JP 20530182A JP S5995612 A JPS5995612 A JP S5995612A
- Authority
- JP
- Japan
- Prior art keywords
- control
- circuit
- white
- control sequence
- column address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B23/00—Testing or monitoring of control systems or parts thereof
- G05B23/02—Electric testing or monitoring
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Automation & Control Theory (AREA)
- Testing And Monitoring For Control Systems (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Controls And Circuits For Display Device (AREA)
- Programmable Controllers (AREA)
- Indicating Measured Values (AREA)
Abstract
Description
【発明の詳細な説明】
本発UAFi、熱処理炉のl!度制御等に用いられる調
節針等、予め設定した制御シーケンスにしたがって制御
対#!管制御する装f類に関し、特に、仁のような装置
における制御状態の表示方式に関する。[Detailed Description of the Invention] The UAFi of the present invention is a heat treatment furnace! Adjustment needles used for degree control, etc., are controlled according to a preset control sequence #! The present invention relates to equipment for controlling pipes, and in particular to a method for displaying the control status in equipment such as a pipe.
Cの種の装置としては、例えば特開昭56−11190
3号、特開昭56−111904号に示すプログラム設
定装置等がある。仁のような装置の運用に際しては、現
在の制御状態がどのよう罠なっているか、また、そl制
御状態が予め設定した制御シーケンス(制御パターン)
上のどの位置にあるか等を把握し良い場合がある。この
目的を達成する方法としては、例えば酌記公開4¥許公
報に開示式れているように、現在笑行している制御シー
ケンスのスデップ番号や、その時に選択されている制御
パラメータ管発光素子で表示するCとも有効である。ま
た、制御)II開始から現在までの経過時間を数値表示
するようにしておき、経過時間と制御シーケンス図(表
)から現在の制御状aを推あるいは制御シーケンス図(
表)を用意しておく必要があり、tた制御シーケンスと
対応付けて現在の制御状態を把握するのに若干の時間を
要し緊急時に不便であ秒、さらに1制v11+状態を哨
詔しやすい岬、改善の余地がある。For example, as a device of the type C, Japanese Patent Application Laid-Open No. 56-11190
There is a program setting device shown in No. 3 and Japanese Unexamined Patent Publication No. 56-111904. When operating a device like Jin, it is important to check how the current control state is a trap, and whether the control state is a preset control sequence (control pattern).
In some cases, it may be helpful to know where it is located on the top. As a method to achieve this purpose, for example, as disclosed in the Publication No. 4, the step number of the control sequence currently being executed, the control parameter tube light emitting element selected at that time, etc. It is also valid to indicate C. In addition, the elapsed time from the start of control) II to the present is displayed numerically, and the current control status a can be estimated from the elapsed time and the control sequence diagram (table).
It is necessary to prepare a table), and it takes some time to understand the current control state by associating it with the control sequence, which is inconvenient in an emergency. Easy cape, there is room for improvement.
したがって本発明の目的は、予め設定した制御シーケン
スにしたがつCflilJ仰対象を制御する装置におい
て、に0作時点ならびにその前後の制御状態を制御シー
ケンスと対応付17て直読でき、前述の如き不都合な悉
く解消できる制御状態表示方式を従供するにある。Therefore, it is an object of the present invention to provide a device for controlling a CflilJ lifting object according to a preset control sequence, in which the zero operation time and the control states before and after that can be directly read in correspondence with the control sequence. The purpose of the present invention is to provide a control status display method that can solve all problems.
このような本発明のff1lJ御状Il1表示方式は、
制御シーケンス勿時間と対応付けて図形表示装置の画面
に2次元の図形として表示し、同図形の現時刻より以前
の部分と以後の部分とで白黒関係を逆転ぢせるというも
のである。ただし、これは白黒表示の場合であシ、一般
的には、表示図形の線と余白部の濃度または色彩の関係
を上記のように逆転させるものである。The ff1lJ status Il1 display method of the present invention is as follows:
A two-dimensional figure is displayed on the screen of a figure display device in association with the control sequence time, and the black-and-white relationship is reversed between the part before the current time and the part after the current time. However, this only applies to black and white display, and generally the relationship between the density or color of the lines of the displayed figure and the margins is reversed as described above.
以下、図面を参照しながら本発明の一実施例について詳
述する。Hereinafter, one embodiment of the present invention will be described in detail with reference to the drawings.
第1ryJは、本発明に係る制御装置のブロック図であ
る。1ryJ is a block diagram of a control device according to the present invention.
同図において、1はマイクロプロセッサ(MPU)であ
る。2は入力制卸回路であり、この回路を通じてキーボ
ード3から入力されるデータや制御対象(図示せず)か
らの帰還16号がMPUIK取り込まれる。4は不揮発
性のデータメモリであり、MPU1はキーボード3から
の入力データ(制御シーケンスのd(定データ等)や、
その他の保存すべきデータをこのデータメモリ4に格納
する。In the figure, 1 is a microprocessor (MPU). Reference numeral 2 denotes an input control circuit, through which data input from the keyboard 3 and feedback No. 16 from a controlled object (not shown) are taken into the MPUIK. 4 is a nonvolatile data memory, and the MPU 1 stores input data from the keyboard 3 (control sequence d (constant data, etc.),
Other data to be saved is stored in this data memory 4.
岡、MPU1のプログラムは図示しない固定メモリに格
納嘔れている。5は操作回路であ、j、MpUlから与
えられるデータにしたがって制御対象を操作するための
1δ号管出力する。μm1制御対象の遅れ時間が不埒い
場合は、この操作回路5の出力16号またはそれに関係
した16号を前記の帰還信号として用いる場合である。The program for MPU 1 is stored in a fixed memory (not shown). Reference numeral 5 denotes an operating circuit, which outputs tube 1δ for operating the controlled object according to data given from j and MpUl. If the delay time of the μm1 controlled object is unreasonable, the output No. 16 of the operating circuit 5 or No. 16 related thereto may be used as the feedback signal.
6は液晶表示パネルを用いた図形表示装置であり、Cれ
については後述する。Reference numeral 6 denotes a graphic display device using a liquid crystal display panel, and the display will be described later.
Cの詞書装置の動作の析略は以下の通りである。An analysis of the operation of C's writing device is as follows.
先ず制御シーケンスの設定を行う場合、操作者はその旨
の指令をキーボード3から入力する。Cの指令が入力き
れると、MPU1は制御シーケンス設定用のプログラム
を起動し、入力データ項目等管図形表示装[6に表示さ
せる。この表示内容にしたがって操作者がキーボード3
より必要な数値データを入力すると、MPU1はその入
力データ管データメモリ4に順次格納する一方、その入
力データにしたがって制御シーケンスのパターンを生成
し、それを図形表示装置6に表示させる。First, when setting a control sequence, the operator inputs a command to that effect from the keyboard 3. When the command C is completed, the MPU 1 starts a control sequence setting program and displays the input data items on the tube graphic display device [6]. The operator selects the keyboard 3 according to the displayed content.
When more necessary numerical data is input, the MPU 1 sequentially stores the input data in the data memory 4 while generating a control sequence pattern according to the input data and displaying it on the graphic display device 6.
Cのようにして、操作者は表示内容t&1.’INしな
がら所望の制御シークンスt−設定する。As shown in C, the operator displays the display contents t&1. 'In the desired control sequence t-set.
実際の制御動作を実行式せるには、先ずキーボード3か
ら制御シーケンスを短足する。MPU1は18定された
制御シーケンスのデータをデータメモリ4から読み出し
、制御シーケンスの)くターン等を生成して図形表示装
置6へ宍示嘔せ、それが完了すると準備完了の旨を図形
表示装置6に表示する。その後、キーボード3より起!
lII指令を入力すると、MPU1は制御II触作用の
グログ2ムを起動し、制御ジ−タンスによって決まる各
時点の目標値と帰fi(+!!号の値との偏差tη出し
、同偏差が最/j%となるように操作回路5管制御する
。以抜−図形表示装置66において本発明による制御状
態の表示が行なわれるが、これにりいて以下に説明する
。To execute an actual control operation, first, a control sequence is entered from the keyboard 3. The MPU 1 reads the data of the control sequence determined in 18 from the data memory 4, generates a turn of the control sequence, etc., and displays it on the graphic display device 6, and when it is completed, the graphic display device indicates that preparation is complete. Display on 6. After that, wake up from keyboard 3!
When the II command is input, the MPU 1 activates the control II tactile log system, calculates the deviation tη between the target value at each point determined by the control resistance and the value of return fi(+!!), and calculates the deviation tη. The operation circuit 5 is controlled so that the maximum /j% is achieved.From this point on, the control state according to the present invention is displayed on the graphic display device 66, which will be explained below.
第2図は、1g形表示装置6のブロック図である。FIG. 2 is a block diagram of the 1g type display device 6.
に構成されている。12はMPUIから供給きれるクロ
ックで躯Vb埴れるカウンタでおる0液晶表示パネル1
1のラスク走食用の行/列アドレス16号はこのカウン
タ12で生成し、液晶表示)くネル11およびfllI
ll間路13へ供給源れる。また、列アドレス16号は
比較回路14にも入力きれる。It is composed of 12 is a counter that changes its body Vb based on the clock that can be supplied from the MPUI. 0 LCD display panel 1
The row/column address No. 16 for the rask eclipse of 1 is generated by this counter 12, and the liquid crystal display)
13. Further, column address No. 16 can also be input to the comparison circuit 14.
15.16はMPU1のデータノ(スに接続されたラッ
チ回路であり、Cれらラッチ回路15.1Bの保持内容
は制御回P?S13と比較回路14へそれぞれ人力式れ
る。1F、Illはランダムアクセスメモ!J(RAM
)であり、制御回路13によって読み省き埴れる。19
Fi文字や記号等の、4ターンを発生するための固定メ
モ+7 (ROM)である。15.16 are latch circuits connected to the data node of MPU1, and the contents held in these latch circuits 15.1B are manually input to the control circuit P?S13 and the comparison circuit 14, respectively.1F and Ill are randomly selected. Access memo!J (RAM
), which is omitted by the control circuit 13. 19
Fixed memo +7 (ROM) for generating 4 turns, such as Fi characters and symbols.
20はオア回路であり、ROMI 9とR/、Mlll
の出力データ(ビット並列)を論理第11する。21は
オア回路20の出力データをビット直列のデータに変換
する並列/直列変換回路(例えばシフトレジスタ)で才
)る。Cの並列/直列変(″各回路21(1)91カデ
ータは例えば白/黒反獣+91路22を経由し、ビデオ
14桂として液晶表示パネル11へ入力ぜれる。Cの白
/#3反転回路22は、比較回路14の出ノ月4号がオ
フ状態であれば、入力データの r I J (/、v
)1まrlJとL’C1rOJ(白)は「Ojとし°〔
そのま\用カするが、比較回路14の出)16号がオン
状態の時は、入力データの「1」と「0」をそれぞれr
OJとrIJに反転して出力する。20 is an OR circuit, ROMI 9 and R/, Mlll
The output data (bit parallel) is converted into the 11th logic. 21 is a parallel/serial conversion circuit (for example, a shift register) that converts the output data of the OR circuit 20 into bit serial data. Parallel/serial variation of C ("Each circuit 21 (1) 91 data is inputted to the liquid crystal display panel 11 as a video 14 via, for example, white/black anti-beast +91 path 22. White/#3 inversion of C The circuit 22 calculates the input data r I J (/, v
)1marlJ and L'C1rOJ (white) are "Oj and °[
It can be used as is, but when output No. 16 of the comparator circuit 14 is on, input data "1" and "0" are
It is inverted and output to OJ and rIJ.
陶、各部の制御1+i号の詳fillは図中省略しであ
る。The details of the controls 1+i of each part are omitted from the figure.
次VC表示動作について説明す石。A stone that explains the next VC display operation.
MPUjは洞内1 i91作の開始に先Δχっで、液晶
我示パネルILK表示する制御シーケンスやその他のパ
ターンのデータ<RhyIBに、゛また文字や記号のパ
ターン1発生するためのデータ(ROM19のアドレス
)kRhy1γに省き込む。Cれらのデータの刈込みは
制御ILIJ路13によって行われる。即ち、CPU1
からデータバスとラッチ回路15奮経由して曹込みモー
ド′tうゎ包込れる払制御回路13は、MPU1からラ
ッチ回路15に転送されてくるデータ’t−,1I−J
じ〈ラッチ回路15に転送されたアドレスデータで38
定されるRAM11また#i18のアドレスにV#自込
む。Before the start of the i91 work, the MPUj inputs control sequences and other pattern data for displaying the liquid crystal display panel ILK to RhyIB, and also data for generating character and symbol pattern 1 (ROM 19). Address) omit it to kRhy1γ. Pruning of these data is performed by control ILIJ path 13. That is, CPU1
The transfer control circuit 13, which is included in the transfer mode 't' via the data bus and the latch circuit 15, receives the data 't-, 1I-J transferred from the MPU 1 to the latch circuit 15.
<38 with the address data transferred to the latch circuit 15
V# is stored in the specified address of RAM11 or #i18.
このようKしてR*MITs 1Bに必要なデータの
質込−+が完了すると、MPU1は2ツfIil11路
15t−通じて制御回路13tl−読出しモードに切り
替え、またラッチ回路16をリセットする。読出しモー
ドに切p替わると、制御回路13はカウンタ12から供
給される行/列アドレス1d号にした251ってRAM
17.18をアドレス指定しながら同uAM17.I8
を連続的にアクセスする。RAM17のyltBL、デ
ータはRoy19e)7ド1/、X入力に与えられ、文
字や記号等のドツトパターンデータがビット並列1(例
えば8ピツ))[aOM19からFjF、−+田きれ、
一方、RAM1gからは制御シーケンスや時l!I軸等
のドツトパターンデータがビット晟列l/c胱+用され
る。Cれらの2つのドツトパターンデータはオア11路
20″C論理和合成とれ、並列/直列に換回路21でビ
ット直列のデータに変換はれた後、白/黒反転回路22
を経由して液晶表示パネル11へ送られ、表示建れる。When the imprinting of the data necessary for R*MITs 1B is completed in this way, the MPU 1 switches to the control circuit 13tl- read mode through the second fIil11 path 15t-, and also resets the latch circuit 16. When switching to the read mode, the control circuit 13 selects the RAM 251 with the row/column address 1d supplied from the counter 12.
17.18 while addressing the same uAM17. I8
access continuously. yltBL of RAM 17, data is given to Roy 19e) 7 dot 1/,
On the other hand, from RAM1g, the control sequence and time! Dot pattern data such as the I-axis is used for the bit sequence I/C. These two dot pattern data are ORed (OR 11, 20''), converted into bit serial data by a parallel/serial conversion circuit 21, and then sent to a white/black inversion circuit 22.
The signal is sent to the liquid crystal display panel 11 via , and displayed.
Cの時点ではラッチ回路16tより七ッ)−Jれてぃ゛
るため、継晶表示パネル11の全走介M間にわたっ
て比較回路14の出力はオフ状態となり、白/黙反転回
路22は白黒反転を行なわない。Cの時の液晶表示パネ
ル110画面表示の一例を[3図に示す。1引艶におい
て、Atま制御シーケンスのパターン、Bは経過時間を
目盛った時間軸のパターン、Cは制御ik(例えば温度
)を目惑ったパターンである。Cれらのパター/ASB
、Cjは全域にわたってr JA Jで表示され、余白
部隘「白」で表示゛される。約、パターンBSOの目盛
単位等を示す数字や文字、その他の記号も一般に表示す
るが、煩雑式を避けるため凶中省略しである。At time C, since the latch circuit 16t is 7)-J, the output of the comparator circuit 14 is in the OFF state over the entire running distance M of the relay crystal display panel 11, and the white/silent inversion circuit 22 is in the black and white state. Do not perform inversion. An example of the screen display of the liquid crystal display panel 110 at the time of C is shown in FIG. 1, At is a control sequence pattern, B is a time axis pattern with elapsed time scaled, and C is a pattern in which control (for example, temperature) is confused. C our putter/ASB
, Cj are displayed as r JA J over the entire area, and the margins are displayed in "white". Generally, numbers, letters, and other symbols indicating the scale units of the pattern BSO are also displayed, but the middle characters are omitted to avoid a complicated formula.
′5A際の制肖firjr作荀起動した故は、一定の時
間間R,Sで、Mpult、tfJl在までの経過時間
に相当するデータ、即ち、ii1!iM1の時間軸上で
現在の時刻に対応する列アドレスをデータバス全通じて
ラッチ同N16に盾定する。このラッチ回路16に設定
嘔れ九列アドレスよりも、カウンタ12から出力きれる
列アドレス1−号で示・される列アドレスの方が小建い
期間は、比較回路14の出力がオン状態になり白/焦反
転回路22で白/焦反転が行われる。'5A, since the simulation was started, data corresponding to the elapsed time up to Mpult and tfJl's presence during a certain period of time R, S, ie, ii1! The column address corresponding to the current time on the time axis of iM1 is set in the latch N16 through the entire data bus. During the period when the column address indicated by the column address No. 1- that can be output from the counter 12 is smaller than the 9th column address set in the latch circuit 16, the output of the comparison circuit 14 is in the ON state. A white/focus inversion circuit 22 performs white/focus inversion.
したがって、液晶表示パネル11の表示は例えば椿4図
に示す如くになる。即ち、境在の時刻に相当する列アド
レス位置を境にして、n側の領域で#′i黒地にパター
ンA、 Bが「白」で表示嘔れ、右側の領域と白黒の関
係が逆になる。白黒反転の境界位置は、時間の経過につ
れ図中右側へ徐々に移動する。このように、1llI1
11!シシ一ケンス全体のパターンが現在以前とそれ以
後とで白m閲係を反転して表示とれるので、現在ならび
Kその前後の制御状態とその制御シーケンスとの関係は
一目瞭然である。Therefore, the display on the liquid crystal display panel 11 is as shown in FIG. 4, for example. That is, in the area on the n side of the column address position corresponding to the time of the boundary, patterns A and B are displayed as "white" on a black background, and the black and white relationship with the area on the right is reversed. Become. The boundary position of black and white reversal gradually moves to the right in the figure as time passes. In this way, 1llI1
11! Since the pattern of the entire sequence can be displayed by inverting the white lines before and after the current time, the relationship between the current, previous and subsequent control states and the control sequence is obvious at a glance.
絹5図は画面表示の他の一例會示す図である。Figure 5 shows another example of screen display.
本例會よ複数のリレー静を時間と\もに一定のfull
?+111シークンスにし九がってオン/メ7するよ
うな〜j合であシ、符号りで示すパターンは11t!1
々のすV−等のオン用1間を示し、これらのパターン全
体でIbll岬シーケンスを示すことKなる。Bは前例
と四柱の峙間輔パターンであり、Eは各リレー等を飲料
する文字等のパターンである。Cの例においても、現在
の時刻に相痛する列アドレス位解を境にしで、白黒関係
7灰転して表示するので、リエ在ならびにその前1皮の
full l甲状にすとその8川岬シーケンスとの13
’J係t−直読できる。In this meeting, multiple relays are set at a constant full speed over time.
? +111 sequence, turn on/me7, etc. ~j combination, the pattern indicated by the sign is 11t! 1
These patterns as a whole represent an Ibll cape sequence. B is the pattern of the previous example and the four pillars of Ichimasuke, and E is the pattern of letters etc. that drink each relay etc. In the example of C, since the column address position that corresponds to the current time is displayed as a border, the black-and-white relation 7 is grayed out, so the full color of the previous 1st skin and the 8th river are displayed. 13 with cape sequence
'J Section - Can be read directly.
内、本夾施例では、上記液11+’l衆示パネル11に
おいて、白点表示するものであったが、例えば緑色の濃
淡(明暗)によって図形表示を行なうものであってもよ
く、その場、合の表示の制ナルは白黒表示の場合と同様
である。延ら[2桶の色彩で、図形を表示する表示パネ
ルを用いることもでき、その場合は、白/ p、%反転
回路22のかわりに色彩の関係を逆転芒せる回路fft
−設り、それ會比較回路14の出力によって制御すれば
よい。In this embodiment, a white dot is displayed on the liquid 11+'l public display panel 11, but a graphic display may be performed using green shading (light and dark), for example. , the display controls are the same as for black and white display. It is also possible to use a display panel that displays figures in two colors, and in that case, instead of the white/p, % inversion circuit 22, a circuit fft that can invert the color relationship.
- may be set and controlled by the output of the comparison circuit 14.
C\まで−yH施例について説明しンヒが、本発明は同
央舶例の4f’を成処の一+吹定きれるものではない。Although the -yH example has been explained up to C\, the present invention cannot be used to achieve the 4f' of the central ship example.
例えば、1−形表示装置の表示水子tよプラス1表示パ
ネル等、図形表示の可能な他の垢子奮用いてもよい。図
形表示装置の回路構成も必9′!に応じて種々変更して
もよい。これは、本発明管適用する装置6の全体構成に
ついても同様である。For example, other devices capable of displaying graphics may be used, such as a 1-type display device or a 1-plus 1 display panel. The circuit configuration of the graphic display device is also a must! Various changes may be made depending on the situation. This also applies to the overall configuration of the device 6 to which the present invention is applied.
以上に詳述したように、本発明は制御シーケンスを2次
元の図形として表示し、同図形の現時刻より以前の部分
とそれ以後の部分とで白魚関係に逆転きせるから(濃度
または色彩関係管逆転させるから)、表示画面から動作
時点ならびにその前技の制御状7!1t−制御シーケン
スと関係伺けて直読することができ、迅速かつ容易に現
在ならびKその前彼のnjU ll′p状at−把握可
能となシ、tた誤認識の危険も減る等、多くの効果が1
qられる。As described in detail above, the present invention displays a control sequence as a two-dimensional figure, and the part before the current time and the part after the current time of the same figure are reversed to have a black-and-white relationship (density or color relationship is not controlled). ), the operation time and its previous control state can be directly read from the display screen, and the current and previous state can be quickly and easily read. It has many effects, such as being able to understand information and reducing the risk of misrecognition.
be qed.
m1図は本発明の一夾施例を示す概略ブロック図、第2
図は同夾施例中の図形表示装置の詳細ブロック図、第3
図ないし第5図は表示例管示す1閾である。
111・・iイクロプロセッサ(MPU)、6・e・図
形表示装置、 11・・・液晶表示パネル、12・・
φカウンタ、 13・・・制御回路、14−・・比較
回路、 15.16・・・ラッチ回路、 17,1
11・e・ランダムアクセスメモリ(RAM)、 1
9・・・16】定メモリ(ROM)、20・・・メア回
路、 21・・・並列/1!、列弯典回路、 22
@・嚇白/黙反転回路。Figure m1 is a schematic block diagram showing one embodiment of the present invention;
The figure is a detailed block diagram of the graphic display device in the same example.
5 through 5 are display examples showing one threshold. 111...i microprocessor (MPU), 6.e.graphic display device, 11...liquid crystal display panel, 12...
φ counter, 13...control circuit, 14-...comparison circuit, 15.16...latch circuit, 17,1
11.e. Random access memory (RAM), 1
9...16] Constant memory (ROM), 20... Mair circuit, 21... Parallel/1! , sequence order circuit, 22
@・Mental white/silence reversal circuit.
Claims (1)
御する装置において、図形表示装置の画面に前記制−1
1シーケンスを経過時間と対応付けて2次元の図形とし
て表示し、IrIJ図形の現時刻よシリ前の部分とそれ
以後の部分とで、同[J杉の紳と余白部のf&度または
色彩の関係を逆転させる仁とを特徴とする制御状態表示
方式。In a device that controls a controlled object according to a preset control sequence, the control 1 is displayed on the screen of a graphic display device.
One sequence is displayed as a two-dimensional figure in correspondence with the elapsed time, and the part before the current time of the IrIJ figure and the part after it are displayed as follows: A control status display method characterized by the ability to reverse the relationship.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57205301A JPS5995612A (en) | 1982-11-23 | 1982-11-23 | Control state display system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57205301A JPS5995612A (en) | 1982-11-23 | 1982-11-23 | Control state display system |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5995612A true JPS5995612A (en) | 1984-06-01 |
JPH046964B2 JPH046964B2 (en) | 1992-02-07 |
Family
ID=16504688
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP57205301A Granted JPS5995612A (en) | 1982-11-23 | 1982-11-23 | Control state display system |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5995612A (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4803039A (en) * | 1986-02-03 | 1989-02-07 | Westinghouse Electric Corp. | On line interactive monitoring of the execution of process operating procedures |
JPH01258105A (en) * | 1988-04-08 | 1989-10-16 | Fanuc Ltd | Pc program displaying system |
JPH02247704A (en) * | 1989-03-22 | 1990-10-03 | Chino Corp | Program controller |
-
1982
- 1982-11-23 JP JP57205301A patent/JPS5995612A/en active Granted
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4803039A (en) * | 1986-02-03 | 1989-02-07 | Westinghouse Electric Corp. | On line interactive monitoring of the execution of process operating procedures |
JPH01258105A (en) * | 1988-04-08 | 1989-10-16 | Fanuc Ltd | Pc program displaying system |
JPH02247704A (en) * | 1989-03-22 | 1990-10-03 | Chino Corp | Program controller |
Also Published As
Publication number | Publication date |
---|---|
JPH046964B2 (en) | 1992-02-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS5995612A (en) | Control state display system | |
JP2589169B2 (en) | Display circuit | |
JPS632094A (en) | Screen pattern processor | |
JPS5812254Y2 (en) | calculator | |
JPS60121496A (en) | Display control system | |
JPS62229361A (en) | Character processor | |
KR0145618B1 (en) | The conversion control circuit of character display on the liquid crystal display system | |
JPH0624902Y2 (en) | Kana keyboard input device | |
JPS5943789B2 (en) | small computer | |
JPH01178997A (en) | Display controller | |
JPH08314417A (en) | Liquid crystal driving method | |
JPH0296235A (en) | Computer system | |
JPS63131181A (en) | Character display device | |
JPS63142391A (en) | Electronic appliance | |
JPS6033605A (en) | Program display device of sequence controller | |
KR940005132A (en) | Help method and device for using command key of home appliance | |
JPH03172963A (en) | Character processor | |
JPH01118887A (en) | Memory address generation control circuit | |
JPH04264611A (en) | Keyboard | |
KR970007586A (en) | Key input device and its control method | |
JPS627559A (en) | Pattern converter | |
JPS60121493A (en) | Display control system | |
JPS61231589A (en) | Display unit | |
JPH07129549A (en) | Document processing device | |
JPS58200329A (en) | Pattern output system |