JPS58200329A - Pattern output system - Google Patents

Abstract

PURPOSE:To display arithmetic expressions through a less number of operations without increasing the capacity of a character generator by displaying the same character pattern while discriminating between an upper and a lower stage. CONSTITUTION:When a lateral address ADY is specified, a display DRAM is a display buffer wherein a dot matrix of one character is storable, and a pattern generated by the character generator is stored in an upper-stage area A and a lower-stage area B according to longitudinal addresses ADX1 and ADX2. When an arithmetic key K3 is pressed, the output -Q of an FF is passed through an AND gate G2 by signals R, X, and Y from a CPU to specify the ADX2, selecting the area B of the DRAM. When a cumulative arithmetic key K1 is pressed while the calculation expression is inputted, the output Q of the FF is passed through a gate G1 to specify the ADX1 and the area A is selected to display a cumulative calculation expression on a DIS until a cumulative arithmetic release key K2 is pressed. The key operation state of 5 by the K1, 2+SIN30 by the K2, and X is displayed on the DIS as shown in a figure.

Description

【発明の詳細な説明】 り、特に演算式を出力パターンと一体化して出力するパ
ターン出力方式□に関するものである。 従来、電卓等における演算式、例えば累乗のパターン出
力は、累乗キーを押下して累乗に対応するパターンを出
力・した後、累乗したい演算式をカッコで囲むことによ
り行なわれている。しかし、この方式では、入力操作並
びに出力パターンが一般的数式と異なり゛、見にくく、
しかも入力時でのキー操作が増える欠点がある。　　 更にまた、累乗し丸い演算式を通常の出力パグ−　ン．
ｔ　り　小型のパターンで表示する′方式蝙あるが、こ
の方式では同一の演算式に対して２種類の出力′パター
ンを割当てなければならず、そのためにはキャラクタジ
ェネレータのビット数が２倍ニなってしまう不利益があ
った。 本発明の目的は、従来の入力方式の上述−したよｌＪ．
） うな欠点を除去するために、通常のキャラクタジェネレ
ータを使用して、一般に慣用されている一般的数式に近
い形でパターンを出力し、しかも入力の時点でのキー操
作を簡略化できるパターン出力方式を提供することにあ
る。 以下に図面を参照して本発明の詳細な説明する。 ここでは、累乗に関する演算式についての出カバターン
を例にとって詳細に説明する。 第１図は本発明の一実施例を示すブロック図である。第
１図において、Ｋｌ−ＫＪは入カキ−であり、Ｋｌは累
乗演算キー［ＫＺｌ　、Ｋ、２は累乗演算解除キー国、
Ｋｌは演算キ一群で、数値キー回〜園や各種ファンクシ
ョンキー等で構成される。これら入カキ−に７〜に３は
演算のためすべて中央処理装置ＣＰＵに接続されている
。また、累乗計算に関するキーに／およびＫＪは、それ
ぞれ、セット−リセットフリップフロップＦＦのセット
端子Ｓおよびリセット端子Ｒに接続されている。セット
−リセット７リツブ７ｐツブＦＦの出力端子ＱおよびＱ
は、それぞれ、アントゲ−）Ｇ／およびＧ２を介してデ
ィスプレイＲＡＭのＸ方向アドレス信号Ｘ　／およびＡ
ＤＸ　２に接続されている。 ディスプレイＲＡＭであるＤＲＡＭは表示用ハフ７アで
あり、例えば！×／／ドツトマトリクスが表示可能な表
示器り工Ｓの表示と／対ｌに対応している。 このディスプレイＲＡＭは、／キャラクタがｊＸ７ドツ
トマトリクスから成るパターンをｌラインに表示させる
ために、横方向のアドレスＡＤＹ　、およびこの横方向
アドレスＡＤＹを指定された時に表示可能な３ｘ／ｌド
ツ）マトリクスの上段と下段のいずれに表示させるかを
指示する縦方向のアドレスＡＤＸ　／またはＡＤＸ、２
を指定できるように表っている。キャラクタジェネレー
タＣＧは数字または文字のキャラクタコードのアドレス
信号が中央処理装置ＯＰＵから入力されると、対応する
文字または１１のパターンをｊＸ７ドツトマトリクスの
形式で出力するための２進化コードに変換されたパター
ンを発生する装置である。 第２図は、表示器ＤＮＳとｌ対ｌに対応してよ×ｌ／ド
ツトマトリクスを格納可能なディスプレイＲＡＭである
ＤＲＡＭにおいて、横方向の表示アドレスＡＤＹ　＝　
ＡＤＹｌ、ムＤＹ２　、・・・、縦方向の表示アドレス
ＡＤＸ　／とＡＤＸＪ、およびキャラクタジェネレータ
ＯＧで発生するｊＸ７ドツトマトリクスの表示パターン
の関係を示したものである。区域Ａが五ＤＸ／指定時の
７ドツトに対応するｊ×７ドツトマトリクスであり、区
域ＢがＡＤＸλ指定時の７ドツトに対応するｊＸ７ドツ
トマトリクスである。 これら区域ＡとＢとは縦方向において３ドツトだけオー
バラップしている。 上述したように、ディスプレイＲＡＭ　ＤＲＡＭは、横
方向アドレスＡＤＹが一意的に指定された時に、ｌキャ
ラクタＪＸ／／ドツトマトリクスを格納可能な表示用バ
ッファであ抄、このよ×／／ドツトマトリクスにキャラ
クタジェネレータＯＧから発生し７１ｊ　ｔ　Ｘ　７ド
ツトマトリクスのパターンを縦方向アドレスＡＤＸ　／
およびムＤＸ、２に従って、第２図示の上段区域ムおよ
び下段区域Ｂに格納可能である。 次に、第２図のディスプレイＲＡＭ　ＤＲＡＭ　ヲ例に
とって第７図の動作説明をする。初期状態においては、
中央処理装置（３ＰＵのＲ端子からの信号により、フリ
ップフロップＦＦはリセット状態になっており、党出力
は７″、Ｑ出力はＯ″となっている。この時は、中央処
理装置ｄＰＵのＸ端子の出力は、夏山力″′ｌ″により
イネーブル状態のアンドゲートＧ２を通り、ＡＤＸＪが
指定される。これにより、ディスプレイＲＡＭであるＤ
ＲＡＭの下段区域Ｂが選択されている。 計算式入力の途中に１累乗演算キーに／が押下されると
、その信号がセット−リセットフリップ７０ツブＦＦの
セット端子Ｓに入力され、同出力端子Ｑがｌ”、唖が”
θ″となり、中央処理装置ＯＰＵのＸ端子出力はアンド
ゲート０１を通り、ＡＤＸ　／が指定される。それと同
時に、累乗演算キー　Ｋｌからの信号は、中央処理装置
ＯＰＵにも入力され、以後の入力式は累乗したい計算式
であることを中央処理装置ＯＰＵに知らせる。この状態
で横方向のアドレスＡＤＹを１桁ずつインクリメントす
ることによ秒、それ以後の入力は、累乗演算解除キーＫ
Ｊが押下されるまで、メモリＤＲＡＭの上段区域Ａに書
き込まれることになる。 次に、累乗演算解除キーに２を押下すると、その信号が
セット−リセット７リツプフロツブＦＦの入力端子Ｒに
入力され、出力Ｑおよび夏が反転するので、それ以後の
入力に対してはＡＤＸ　、２が指定される。これＫより
、メモリＤＲＡＭの書き込み領域は初期状態である８区
域に戻ることになる。 以上のような本発明による表示方式により田。 ［９図９国、　ｌＥＩｍ　ｌ　［２］　１回、団（１区
とキー操作した時の表示状態を第３図（４）に示す。第
３図色）および（０）には、従来の方式による表示を参
考のために示す。 第３図色）は、国、圃」１口１図９国、’　［ｍ　＃　
［Ｚ］ＩＩＮ　、［Ｉ］、ＣＩ］とキー操作をした時、
累乗演算式の文字パターンを１△”で表示し、その他は
、通常のキャラクタジェネレータ（ｊ×７ドツトマトリ
クス）を用いた場合である。この１方式と第３図（４）
の本発明表示方式とを比較すると、キーストロークが、
第３図（２）では９、第３図色）では１０と、本発明の
方がｌストローク少なく、更に第３図０３）の場合には
、入力操作および出カバターンが一般的数式と異なり、
キャラクタジェネレータにも６△”を１つ追加しなけれ
ばならない。 また第３図（０）の従来方式では、キーストローク数は
本発明方式と同じであるも、キャラクタジェネレータは
、同一文字に対して、ｊ×７ドツトマトリクスおよびｊ
ｘｊドツトマトリクスの一種類を用意しなければならず
、更に加えて、累乗される文字は小さく表りたが、これ
ら文字の最上ドツトの位置は通常の文字の最上ドツトの
位置と同じであるので、必ずしも見やすいとはいえなか
った。 以上に説明した本発明の実施例では、！×／ｌドツトマ
トリクスの表示ＲＡＭであるＤＲＡＭとそれに対応する
表示器ＤＩＳとを備え、同一行に上段の！×７ドツトマ
トリクスおよびこれと一部オーバラツプする下段のｊＸ
７ドツトマトリクスを、累乗演算キーに／および累乗演
算解除キーに、２の操作により指定される縦方向のアド
レスＡＤＸ　／およびＡＤＸ４により選択することによ
り、７つの文字に　　、対シて７種類の、ｔＸ７ドツト
マトリクスパターンをもつ従来のキャラクタジェネレー
タを用いて一般的演算式により近い形で表示が可能とな
る。更に、累乗演算の際のキー操作の煩雑さ、すなわち
累乗キーを押下してから累乗したい演算式をカッコでく
くらなければならないという煩雑さのあった従来方式に
対して、本発明では、累乗演算キーと累乗演算解除キー
の２回のキー操作のみで累乗計算が可能となる。なお、
上側では、区域ＡとＢとはオーバラップさせたが、この
ようにする代りに、完全に区別した個別区域を上下に配
置してもよい０ このように、本発明は、同一の文字パターンを上段と下
段に区別して表示することにより、キャラクタジェネレ
ータの容量を増やすことなく、演算式の操作数を少なく
、かく一般に親しまれている見易い形式での出力を可能
とする優れた効果を奏する。 なお、以上では、累乗の場合について本発明を説明して
きたが、本発明はこの例にのみ限られず、上下２段に分
けて演算式を表示する必要のある場合や、サフィックス
をずらして表示したい場合など、上下２段に分けである
パターンを表示したいいかなる場合にも適用して有効な
ものである。DETAILED DESCRIPTION OF THE INVENTION In particular, the present invention relates to a pattern output method □ in which an arithmetic expression is integrated with an output pattern and output. Conventionally, pattern output of an arithmetic expression such as a power on a calculator or the like is performed by pressing a power key to output a pattern corresponding to the power, and then enclosing the arithmetic expression to be raised in parentheses. However, with this method, the input operations and output patterns are different from general mathematical formulas, making it difficult to read.
Moreover, it has the disadvantage that key operations are required during input. Furthermore, the round expression is raised to a power and the normal output pagination is performed.
There is a method for displaying small patterns, but in this method, two types of output patterns must be assigned to the same arithmetic expression, and to do so, the number of bits of the character generator must be doubled. There was a disadvantage. It is an object of the present invention to overcome the conventional input methods described above.
) In order to eliminate these drawbacks, we developed a pattern output method that uses a normal character generator to output patterns in a form similar to commonly used general mathematical expressions, and that also simplifies key operations at the time of input. Our goal is to provide the following. The present invention will be described in detail below with reference to the drawings. Here, an output pattern of an arithmetic expression related to a power will be explained in detail by taking as an example. FIG. 1 is a block diagram showing one embodiment of the present invention. In Fig. 1, Kl-KJ is the input key, Kl is the exponentiation operation key [KZl, K, 2 is the exponentiation operation release key country,
Kl is a group of operation keys, consisting of numeric keys, keys, and various function keys. These input keys 7 to 3 are all connected to the central processing unit CPU for calculation. Further, keys related to exponentiation calculation/and KJ are connected to the set terminal S and reset terminal R of the set-reset flip-flop FF, respectively. Set-reset 7 rib 7 pin FF output terminals Q and Q
are the display RAM's X-direction address signals X/ and A
Connected to DX2. DRAM, which is display RAM, is a Hough 7a for display, for example! ×//corresponds to the display of the display device S that can display the dot matrix. This display RAM has a horizontal address ADY and a 3x/l dot matrix that can be displayed when this horizontal address ADY is specified, in order to display a pattern in which / characters are made up of a jX7 dot matrix on an l line. Vertical address ADX / or ADX, 2 that indicates whether to display on the upper or lower row
is displayed so that it can be specified. When a character code address signal of numbers or letters is input from the central processing unit OPU, the character generator CG converts the pattern into a binary code to output the corresponding character or 11 patterns in the form of a jX7 dot matrix. This is a device that generates FIG. 2 shows a horizontal display address ADY = in a DRAM which is a display RAM capable of storing a dot matrix corresponding to the display DNS and l to l.
ADYl, MUDY2, . . . shows the relationship between the vertical display addresses ADX/ and ADXJ, and the display pattern of the jX7 dot matrix generated by the character generator OG. Area A is a j×7 dot matrix corresponding to 7 dots when DX/5 is specified, and area B is a j×7 dot matrix corresponding to 7 dots when ADXλ is specified. These areas A and B overlap by three dots in the vertical direction. As mentioned above, the display RAM DRAM is a display buffer that can store the character JX//dot matrix when the horizontal address ADY is uniquely specified. The pattern of the 71j t x 7 dot matrix generated from the generator OG is sent to the vertical address ADX /
and MDX, 2, it can be stored in the upper area M and the lower area B shown in the second diagram. Next, the operation of FIG. 7 will be explained using the display RAM and DRAM of FIG. 2 as an example. In the initial state,
The flip-flop FF is in the reset state by the signal from the R terminal of the central processing unit (3PU), and the output is 7'' and the Q output is O''.At this time, the X of the central processing unit dPU is The output of the terminal passes through the AND gate G2, which is enabled by Riki Natsuyama ``'l'', and ADXJ is specified.
Lower area B of the RAM is selected. When / is pressed on the 1 power calculation key while inputting a calculation formula, the signal is input to the set terminal S of the set-reset flip 70-tube FF, and the output terminal Q is "1" and the output terminal is "1".
θ'', the X terminal output of the central processing unit OPU passes through the AND gate 01, and ADX / is specified. At the same time, the signal from the power calculation key Kl is also input to the central processing unit OPU, and the subsequent input Notify the central processing unit OPU that the expression is a calculation expression that you want to exponentiate.In this state, increment the horizontal address ADY one digit at a time.
It will be written to the upper area A of the memory DRAM until J is pressed. Next, when you press 2 on the exponentiation operation cancel key, that signal is input to the input terminal R of the set-reset 7 lip flop FF, and the output Q and summer are inverted, so for subsequent inputs, ADX, 2 is specified. From this K, the write area of the memory DRAM returns to the initial state of 8 areas. The display method according to the present invention as described above enables display of images. [9 Figure 9 country, lEIm l [2] Figure 3 (4) shows the display state when the key is pressed once. The system representation is shown for reference. Figure 3 color) is country, field' 1 piece 1 figure 9 country,' [m #
When you press [Z]IIN, [I], CI],
This is a case where the character pattern of the power calculation formula is displayed as 1△", and the other characters are displayed using a normal character generator (j x 7 dot matrix). This method and Figure 3 (4)
When compared with the display method of the present invention, the keystroke is
The number of strokes in the present invention is 9 (9 in Figure 3 (2) and 10 in Figure 3 (Color)), and furthermore, in the case of Figure 3 (03), the input operation and output pattern are different from the general formula,
One 6△" must be added to the character generator. Also, in the conventional method shown in FIG. 3 (0), although the number of keystrokes is the same as the method of the present invention, the character generator , j×7 dot matrix and j
One type of xj dot matrix must be prepared, and in addition, although the characters to be raised to powers appear small, the position of the top dot of these characters is the same as the position of the top dot of normal characters, so , it was not necessarily easy to see. In the embodiment of the present invention described above,! ×/l It is equipped with a DRAM which is a display RAM for dot matrix and a corresponding display device DIS, and the upper ! ×7 dot matrix and jX in the lower row that partially overlaps with this
By selecting the 7 dot matrix using the power calculation key/and the power calculation cancel key using the vertical addresses ADX/ and ADX4 specified by the operation in step 2, you can create 7 characters, 7 types of characters, Using a conventional character generator with a tX7 dot matrix pattern, it is possible to display a form closer to a general arithmetic expression. Furthermore, in contrast to the conventional method in which the key operations for exponentiation calculations were complicated, that is, the operator had to press the exponentiation key and then enclose the expression to be raised in parentheses, the present invention can perform exponentiation calculations. Power calculations can be performed with only two key operations: the key and the power calculation release key. In addition,
In the upper part, areas A and B are overlapped, but instead of doing so, completely distinct individual areas may be placed one above the other. Thus, the present invention allows the same character pattern to be overlapped. By displaying the upper and lower stages separately, the number of operations on arithmetic expressions can be reduced without increasing the capacity of a character generator, and an excellent effect can be achieved in that the output can be output in a generally familiar and easy-to-read format. Although the present invention has been described above with respect to the case of exponentiation, the present invention is not limited to this example, and may also be applicable to cases where it is necessary to display an arithmetic expression in two stages (upper and lower), or where it is desired to display the suffix with a shift. This is effective when applied to any case where it is desired to display a pattern divided into two upper and lower stages.

【図面の簡単な説明】[Brief explanation of the drawing]

第１図は本発明のパターン出力方式の一実施例を示すブ
ロック図、第２図はｊｘ／／ドツトマトリクス用の表示
ＲＡＭであるＤＲＡＭと、横方向アドレスＡＤＹ　、〜
ＡＤＹ４および縦方向アドレスＡＤＸ／　。 ＡＤＸ２’との関係を示す線図、第３図（４）〜（０）
は本発明と従来の表示出力の具体例の比較を示す線図で
ある。 Ｋ／・・・累乗演算キー、　　Ｋ２・・・累乗演算解除
キー、Ｋ３・・・演算キ一群、 ＦＦ・・・セット−リセットフリツプフロツプ、ＯＰＵ
・・・中央処理装置、Ｇ／、Ｇ、２・・・アンドゲート
、ＤＲＡＭ・・・表示ＲＡＭ　、　　　　Ｄ工Ｓ・・・
表示器、ＯＧ・・・キャラクタジェネレータ。 特許出願人　キャノン株式会社 代理人　弁理士　　谷　　　　　義FIG. 1 is a block diagram showing an embodiment of the pattern output method of the present invention, and FIG. 2 shows a DRAM which is a display RAM for the jx//dot matrix, and horizontal addresses ADY, . . .
ADY4 and vertical address ADX/. Diagram showing the relationship with ADX2', Figure 3 (4) to (0)
1 is a diagram showing a comparison between specific examples of display output of the present invention and a conventional display output. K/...Power calculation key, K2...Power calculation cancel key, K3...Group of calculation keys, FF...Set-reset flip-flop, OPU
...Central processing unit, G/, G, 2...And gate, DRAM...Display RAM, D engineering S...
Display unit, OG...Character generator. Patent applicant Canon Co., Ltd. Agent Patent attorney Yoshi Tani

Claims (1)

【特許請求の範囲】 １）上下コ段に分けて表示される被表示パターンをキー
人力により前記被表示パターンに対応する出カバターン
として表示するパターン出力方式において、上段および
下段の表示区域をもつ表示器と、常時１は前記表示区域
の一方を選択し、入力したい被表示パターンに応じて、
当該被表示パターンの一部またはすべての出カバターン
の表示位置を上下方向にシフトさせて前記表示区域の他
方を選択する第７のキーと、前記入力したい被表示パタ
ーンの残余の出カバターンの表示位置を上下方向にシフ
トさせて前記表示区域の一方を選択する第λのキーとを
具備したことを特徴とするパターン出力方式。 ２、特許請求の範囲第１項記載のパターン出力方式にお
いて、前記被表示パターンは数式ま（／） たは文字パターンであることを特徴とするパターン出力
方式。[Scope of Claims] 1) A pattern output method in which a displayed pattern that is displayed in upper and lower rows is displayed as an output pattern corresponding to the displayed pattern by keystrokes, the display having upper and lower display areas. 1 selects one of the display areas, and depending on the display pattern you want to input,
a seventh key for vertically shifting the display position of part or all of the output patterns of the displayed pattern to select the other display area; and a seventh key that selects the other display area of the displayed pattern to be input. and a λth key for selecting one of the display areas by shifting the display area in the vertical direction. 2. The pattern output method according to claim 1, wherein the displayed pattern is a mathematical expression (/) or a character pattern.