JP2589169B2 - Display circuit - Google Patents

Description

【発明の詳細な説明】 （イ）産業上の利用分野 本発明はドットマトリクス表示装置に文字、数字、あ
るいは、記号等を表示するための表示回路に関し、特
に、ワンチップマイクロコンピュータに内蔵された表示
回路に関する。The present invention relates to a display circuit for displaying characters, numbers, or symbols on a dot matrix display device, and more particularly, to a display circuit built in a one-chip microcomputer. It relates to a display circuit.

（ロ）従来の技術 従来、ワンチップマイクロコンピュータの付加機能の
一つとして、ドットマトリクス型の液晶表示装置を直接
駆動できる表示回路が内蔵されたものが開発されてい
る。(B) Conventional technology Conventionally, as one of the additional functions of a one-chip microcomputer, a device incorporating a display circuit capable of directly driving a dot matrix type liquid crystal display device has been developed.

この表示回路は、文字、数字、あるいは、記号等を表
わすコードが記憶される表示RAMと、表示RAMから読み出
されたコードをアドレスとしてそのコードに応じた文
字、数字、あるいは記号を表示するためのドットパター
ンデータを発生するキャラクタジェネレータと、キャラ
クタジェネレータから出力されるドットパターンデータ
を表示駆動回路に送り出すシフトレジスタと、表示RAM
の読み出し及びキャラクタジェネレータの読み出しや表
示駆動回路の動作を制御する制御回路とから構成され
る。This display circuit is used to display a character, a number, or a symbol corresponding to the display RAM in which a code representing a character, a number, or a symbol is stored, and a code read from the display RAM as an address. A character generator for generating dot pattern data of the same, a shift register for sending dot pattern data output from the character generator to a display drive circuit, and a display RAM
And a control circuit for controlling the reading of the character generator and the operation of the display driving circuit.

通常、ドットマトリクス型の液晶表示装置は、一文字
を５×７ドットで表示するようになっており、そのため
７本のコモンラインと７×Ｎ（Ｎは表示文字数）のセグ
メントラインが設けられている。従って、この液晶表示
装置を上記表示回路で駆動する場合には、選択するコモ
ンラインに表示するドットパターンデータを得るため
に、表示RAMをアクセスして、表示すべき文字、数字あ
るいは記号のコードを読み出し、そのコードでアクセス
されたキャラクタジェネレータから、選択するコモンラ
インに対応するドットパターンデータをシフトレジスタ
に出力し、シフトレジスタから液晶駆動回路に転送す
る。この動作を表示する文字数と同じだけ行うことによ
り、選択するコモンライン一行分のドットパターンが得
られる。更に、各ライン毎に同じ動作を繰り返すことに
より、表示が完成する。Normally, a dot matrix type liquid crystal display device is designed to display one character by 5 × 7 dots. Therefore, seven common lines and 7 × N (N is the number of display characters) segment lines are provided. . Therefore, when this liquid crystal display device is driven by the display circuit, the display RAM is accessed to obtain the dot pattern data to be displayed on the selected common line, and the codes of the characters, numbers or symbols to be displayed are changed. The dot pattern data corresponding to the selected common line is output to the shift register from the character generator accessed by the readout code, and is transferred from the shift register to the liquid crystal driving circuit. By performing this operation as many times as the number of characters to be displayed, a dot pattern for one common line to be selected can be obtained. Further, the display is completed by repeating the same operation for each line.

（ハ）発明が解決しようとする課題 斯上の表示回路において、カーソル表示をしようとし
た場合、表示装置にはカーソルラインの設けられた８コ
モンラインの表示装置を用いる必要があるが、表示回路
は、８コモンラインの表示装置に応じて動作内容を変更
しなければならない。そのために、表示RAMやキャラク
タジェネレータの読み出しタイミングを制御する制御回
路を設計変更しなければならない。また、表示回路の動
作においても、カーソルを表示するコモンラインが選択
される際に、表示RAMの文字、数字あるいは記号等のコ
ードを書き替え、カーソルが表示される位置に相当する
アドレスにカーソルを示すコードを書き込まなければな
らない。あるいは、表示RAM内に表示する文字数に等し
い数で、カーソルを示すコードを記憶するアドレス領域
を設け、該アドレス領域のカーソル位置に対応するアド
レスにカーソルを示すコードを書き込む必要がある。ま
た、カーソルを表示するコモンラインが選択される際に
は、表示RAMからカーソルを示すコードを読み出し、キ
ャラクタジェネレータでカーソルを表示するドットパタ
ーンデータを得なければならない。(C) Problems to be Solved by the Invention When trying to display a cursor in the above display circuit, it is necessary to use a display device having eight common lines provided with cursor lines as a display device. Must change the operation content according to the display device of 8 common lines. Therefore, the control circuit for controlling the read timing of the display RAM and the character generator must be redesigned. Also, in the operation of the display circuit, when the common line for displaying the cursor is selected, the code such as characters, numbers or symbols in the display RAM is rewritten, and the cursor is moved to the address corresponding to the position where the cursor is displayed. The code shown must be written. Alternatively, it is necessary to provide an address area for storing a code indicating the cursor in a number equal to the number of characters to be displayed in the display RAM, and write the code indicating the cursor at an address corresponding to the cursor position in the address area. When a common line for displaying the cursor is selected, a code indicating the cursor must be read from the display RAM, and dot pattern data for displaying the cursor must be obtained by the character generator.

従って、表示RAMのアドレス領域の拡張やキャラクタ
ジェネレータの拡張が必要となり、また、マイクロコン
ピュータのプログラム負担が増大する不都合があった。Therefore, the address area of the display RAM and the character generator must be expanded, and the program load on the microcomputer increases.

（ニ）課題を解決するための手段 本発明は上述した点に鑑みて為されたものであり、表
示RAMと、表示RAMのアドレスを指定するアドレスカウン
タと、キャラクタジェネレータと、シフトレジスタを備
えた表示回路において、カーソルを表示する位置を示す
カーソルアドレスデータが設定されるカーソルアドレス
レジスタと、該カーソルアドレスレジスタとアドレスカ
ウンタの値が一致したことを検出する一致検出回路と、
カーソルの表示モードが設定されるモード制御レジスタ
と、一致検出回路の検出出力とモード制御レジスタの制
御信号に基いて、キャラクタジェネレータから読み出さ
れたドットパターンデータの反転、あるいは、所定のド
ットパターンデータの作成を行いシフトレジスタに保持
させるカーソル発生回路とを設けることにより、カーソ
ルを自動的に表示可能としたものである。(D) Means for Solving the Problems The present invention has been made in view of the above points, and has a display RAM, an address counter that specifies an address of the display RAM, a character generator, and a shift register. In the display circuit, a cursor address register in which cursor address data indicating a position at which a cursor is displayed is set, a match detection circuit that detects that the value of the cursor address register matches the value of the address counter,
A mode control register for setting the display mode of the cursor, and inversion of the dot pattern data read from the character generator or predetermined dot pattern data based on the detection output of the coincidence detection circuit and the control signal of the mode control register. The cursor can be automatically displayed by providing a cursor generating circuit for generating the data and holding the data in the shift register.

（ホ）作用 上述の手段によれば、モード制御レジスタにカーソル
の種類を設定し、カーソルアドレスレジスタにカーソル
を表示する位置を示すデータを設定することにより、各
々コモンラインが選択される際に、アドレスカウンタが
表示RAMを順次アクセスし、読み出されたコードによっ
て選択されるコモンラインに対応するドットパターンデ
ータがキャラクタジェネレータから出力されるが、アド
レスカーソルとカーソルアドレスレジスタの内容が一致
すると一致検出回路の検出出力とモード制御レジスタの
出力に基いて、カーソル発生回路が制御される。特に、
文字を反転表示することでカーソル表示とするモードで
は、各コモンラインの選択時に、検出出力に従って、キ
ャラクタジェネレータから出力されるドットパターンデ
ータを反転してシフトレジスタに出力する。また、文字
の下にカーソルを表示するモードでは、そのコモンライ
ンが選択されたときに検出出力に基いてカーソルのドッ
トパターンデータをレジスタに出力する。(E) Operation According to the above-described means, by setting the type of cursor in the mode control register and setting data indicating the position where the cursor is displayed in the cursor address register, when each common line is selected, The address counter sequentially accesses the display RAM, and the dot pattern data corresponding to the common line selected by the read code is output from the character generator. When the contents of the address cursor and the cursor address register match, the match detection circuit The cursor generation circuit is controlled on the basis of the detection output and the output of the mode control register. Especially,
In the mode in which the cursor is displayed by inverting the characters, when each common line is selected, the dot pattern data output from the character generator is inverted and output to the shift register according to the detection output. In the mode in which the cursor is displayed below the character, when the common line is selected, the dot pattern data of the cursor is output to the register based on the detection output.

これにより、反転された文字、あるいは、文字の下に
表示されるラインによって、カーソル表示が行える。Thus, the cursor can be displayed by the inverted character or the line displayed below the character.

（ヘ）実施例 第１図は本発明の実施例を示すブロック図である。図
において、（１）は40×８ビットのデュアルポートの表
示RAMであり、キャラクタモードではドットマトリクス
液晶表示装置（図示せず）に表示する文字、数字、ある
いは記号等のコードを最大40文字記憶可能であり、ま
た、グラフィックモードでは、ドットの点灯及び消灯を
指示する表示データを最大320ドット分記憶可能であ
る。表示RAM（１）の書き込み及び読み出しは、図示し
ないCPUによって行うことができる他に、読み出しはCPU
と独立して表示制御回路（２）によっても行える。
（３）は、表示RAM（１）から読み出されたデータを保
持する８ビットのラッチ回路である。（４）はキャラク
タジェネレータ用ROMであり、キャラクタモードの場
合、キャラクタジェネレータ用ROM（４）は、ラッチ回
路（３）に保持された文字、数字、あるいは記号等を示
すコードによってアドレス指定され、その文字、数字、
あるいは記号等を表示するためのドットパターンデータ
を出力する。このキャラクタジェネレータ用ROM（４）
に記憶される文字パターンは、マスクオプションによっ
てユーザーが設定可能であり、最大横５ドット×縦７ド
ットの文字フォントの任意パターンが160種類設定可能
である。（５）は切換ゲートであり、ラッチ回路（３）
の出力とキャラクタジェネレータ用ROM（４）の出力と
をモード選択信号C/Gによって選択出力する。（６）
は、キャラクタモード時にカーソルの種類に応じたドッ
トパターンデータを発生するカーソル表示回路である。
このカーソル表示回路（６）については後に詳述する。
（７）は、ドットパターンデータを図示しないドットマ
トリクス表示装置の駆動回路にシリアル転送するシフト
レジスタである。（８）は、モード制御レジスタであ
り、キャラクタモードとグラフィックモードを切換える
データ、カーソルの種類を示すデータが予めセットされ
る。(F) Embodiment FIG. 1 is a block diagram showing an embodiment of the present invention. In the figure, (1) is a 40 × 8-bit dual port display RAM, which stores a maximum of 40 characters, such as characters, numerals, or symbols, to be displayed on a dot matrix liquid crystal display device (not shown) in the character mode. In the graphic mode, display data for instructing lighting and extinguishing of dots can be stored for a maximum of 320 dots. Writing and reading of the display RAM (1) can be performed by a CPU (not shown).
Independently of the display control circuit (2).
(3) is an 8-bit latch circuit for holding data read from the display RAM (1). (4) is a character generator ROM. In the character mode, the character generator ROM (4) is addressed by a code indicating a character, a number, a symbol, or the like held in the latch circuit (3). Letters, numbers,
Alternatively, it outputs dot pattern data for displaying symbols and the like. ROM for this character generator (4)
Can be set by the user using a mask option, and 160 types of arbitrary character font patterns of a maximum of 5 horizontal dots × 7 vertical dots can be set. (5) is a switching gate, and a latch circuit (3)
And the output of the character generator ROM (4) are selectively output by the mode selection signal C / G. (6)
Is a cursor display circuit that generates dot pattern data according to the type of cursor in the character mode.
The cursor display circuit (6) will be described later in detail.
A shift register (7) serially transfers dot pattern data to a drive circuit of a dot matrix display device (not shown). (8) is a mode control register in which data for switching between the character mode and the graphic mode and data indicating the type of cursor are set in advance.

表示制御回路（２）は、一文字分の横方向ドット数を
計数するカウンタ（９）と、該カウンタ（９）のボロー
信号を計数し、一行分の表示文字数を計数するカウンタ
（10）と、該カウンタ（10）のボロー信号を計数し、一
文字の縦方向ドット数を計数するカウンタ（11）及びド
ットマトリクス表示装置の駆動ライン数を計数するカウ
ンタ（12）と、各カウンタ（９）（10）（11）（12）に
予め定められた値をセットするためにその値を保持する
レジスタ（13）（14）（15）（16）と、カウンタ（10）
のボロー信号でカウンタアップする表示RAM（１）のア
ドレスカウンタ（17）とから構成される。カウンタ
（９）は、シフトレジスタ（７）のシフトクロックCLK
と同じクロックを計数し、カウンタ（９）から計数値に
基いて出力される出力パルスHPC3〜HPC0が各回路の動作
タイミング信号として利用される。The display control circuit (2) includes a counter (9) for counting the number of horizontal dots for one character, a counter (10) for counting the borrow signal of the counter (9), and counting the number of display characters for one line. The counter (10) counts the borrow signal and counts the number of vertical dots of one character (11), the counter (12) counts the number of drive lines of the dot matrix display device, and each counter (9) (10). ) Registers (13), (14), (15), (16) for holding predetermined values to set predetermined values in (11), (12), and counter (10)
And an address counter (17) of the display RAM (1), which counts up by the borrow signal. The counter (9) is provided with a shift clock CLK of the shift register (7).
And the output pulses HPC3 to HPCO output from the counter (9) based on the count value are used as operation timing signals of the respective circuits.

例えば、第２図に示される如く、一文字を横５×縦７
ドットでライン数８本のドットマトリクス表示装置に８
文字表示すると、レジスタ（13）に「５」、レジスタ
（14）に「８」、レジスタ（15）に「７」、レジスタ
（16）に「８」を予めCPUによってプリセットする。も
ちろん、アドレスカウンタ（17）はリセット状態にされ
る。即ち、この初期状態は、第２図のラインL1の表示を
行うための状態である。クロックパルスCLKが印加され
て、カウンタ（９）がカウントダウンしてゆき、計数値
が「４」となったときに信号HPC3が出力されると、アド
レスカウンタ（17）の内容によって指定される表示RAM
（１）のアドレス、即ち「０」番地がアクセスされる。
このアクセスによって読み出されたコードは、信号HPC3
の立ち下がりによってラッチ回路（３）にラッチされ
る、キャラクタモードの場合、カウンタ（９）から信号
HPC2が出力されると、キャラクタジェネレータ用ROM
（４）がラッチ回路（３）にラッチされたコードとカウ
ンタ（11）の内容をアドレスとしてアクセスされる。即
ち、コードが文字、数字、あるいは記号等を指定し、カ
ウンタ（11）がその文字、数字あるいは記号等のドット
パターンのラインを指定する。キャラクタジェネレータ
用ROM（４）から読み出されたドットパターンデータ
（今の場合はラインL1）は、切換ゲート（５）を介して
カーソル表示回路（６）に出力される。カーソル表示回
路（６）は、カーソル表示モードでない場合には、ドッ
トパターンデータをそのままシフトレジスタ（７）に転
送する。そして、カウンタ（９）の計数値が「０」とな
ってボロー信号、即ちHPC0が出力されると、HPC0によ
り、シフトレジスタ（７）にドットパターンデータで保
持され、このドットパターンデータは次の文字の読み出
し動作のクロックCLKによって順次表示駆動回路にシフ
トされる。また、前述のHPC0が発生すると、カウンタ
（10）がダウンカウントし、アドレスカウンタ（17）が
インクリメントされ、更に、カウンタ（９）にはレジス
タ（13）に保持された内容がプリセットされる。以後は
前述と同様の動作により、ラインL1のドットパターンデ
ータが読み出され、シフトレジスタ（７）から出力され
る。そして、一ラインの走査が終了するとカウンタ（1
0）から出力されるボロー信号により、アドレスカウン
タ（17）はリセットされ、カウンタ（10）にはレジスタ
（14）に保持された内容がプリセットされ、更に、カウ
ンタ（11）及び（12）はダウンカウントされる。即ち、
カウンタ（12）がダウンカウントすることにより、次の
ラインL2が走査されるのである。そして、ラインL7の走
査が終了すると、カウンタ（11）はカウントダウンされ
て計数値が「０」となり、この「０」を示す信号“0"が
出力されるとカウンタ（11）のカウント動作と表示RAM
（１）及びキャラクタジェネレータ用ROM（４）の読み
出し動作が禁止される。このとき、カウンタ（12）は
「１」、即ち、ラインL8を指定する内容であり、ライン
L8の走査時には、シフトレジスタ（７）から出力される
ドットパターンデータはすべて「０」となる。カウンタ
（12）からボロー信号が出力されると、レジスタ（15）
に保持された内容がカウンタ（11）にプリセットされ、
レジスタ（16）に保持された内容がカウンタ（12）にプ
リセットされ、ラインL1の初期状態に戻る。For example, as shown in FIG.
8 dots on a dot matrix display device with 8 lines
When characters are displayed, the CPU presets “5” to the register (13), “8” to the register (14), “7” to the register (15), and “8” to the register (16). Of course, the address counter (17) is reset. That is, this initial state is a state for displaying the line L1 in FIG. When the clock pulse CLK is applied and the counter (9) counts down and the signal HPC3 is output when the count value becomes “4”, the display RAM specified by the contents of the address counter (17)
The address (1), that is, the address "0" is accessed.
The code read by this access is the signal HPC3
In the character mode, the signal is latched by the latch circuit (3) at the falling edge of the counter (9).
When HPC2 is output, ROM for character generator
(4) is accessed using the code latched by the latch circuit (3) and the contents of the counter (11) as an address. That is, the code specifies a character, a number, a symbol, or the like, and the counter (11) specifies a dot pattern line of the character, number, or a symbol. The dot pattern data (in this case, line L1) read from the character generator ROM (4) is output to the cursor display circuit (6) via the switching gate (5). When the cursor display mode is not set, the cursor display circuit (6) transfers the dot pattern data to the shift register (7) as it is. Then, when the count value of the counter (9) becomes “0” and a borrow signal, that is, HPC0 is output, the shift register (7) holds the dot pattern data in the shift register (7) by HPC0. The data is sequentially shifted to the display drive circuit by the clock CLK of the character reading operation. When the aforementioned HPC0 occurs, the counter (10) counts down, the address counter (17) is incremented, and the counter (9) is preset with the contents held in the register (13). Thereafter, by the same operation as described above, the dot pattern data of the line L1 is read and output from the shift register (7). When scanning of one line is completed, the counter (1
The address counter (17) is reset by the borrow signal output from (0), the contents held in the register (14) are preset in the counter (10), and the counters (11) and (12) are down. Be counted. That is,
When the counter (12) counts down, the next line L2 is scanned. When the scanning of the line L7 is completed, the counter (11) counts down and the count value becomes "0". When the signal "0" indicating "0" is output, the counter (11) displays the count operation. RAM
The reading operation of (1) and the character generator ROM (4) is prohibited. At this time, the counter (12) is "1", that is, the content designating the line L8.
During the scanning of L8, the dot pattern data output from the shift register (7) is all "0". When the borrow signal is output from the counter (12), the register (15)
Is stored in the counter (11),
The contents held in the register (16) are preset in the counter (12), and return to the initial state of the line L1.

従って、表示制御回路（２）のレジスタ（13）（14）
（15）（16）に設定する内容をキャラクタジェネレータ
用ROM（４）の文字フォントに応じて変更することによ
り、各種のドットマトリクス表示装置に容易に対応する
ことができる。Therefore, the registers (13) and (14) of the display control circuit (2)
(15) By changing the contents set in (16) according to the character font of the character generator ROM (4), it is possible to easily cope with various dot matrix display devices.

次に、カーソル表示回路（６）について説明する。カ
ーソル表示回路（６）は、カーソルの表示位置を示すデ
ータがプリセットされるカーソルアドレスレジスタ（1
8）と、該カーソルアドレスレジスタ（18）とアドレス
カウンタ（17）の内容が一致したことを検出する一致検
出回路（19）と、該一致検出回路（19）の検出出力Com
及びモード制御レジスタ（８）によって制御されるカー
ソル発生回路（20）とから構成されている。即ち、カー
ソルアドレスレジスタ（18）は、アドレスカウンタ（1
7）と同様に１〜40までの値が設定可能であり、カーソ
ルアドレスレジスタ（18）とアドレスカウンタ（17）が
一致するのは、各ラインL1〜L8において、１回である。
モード制御レジスタ（８）に設定されるカーソル表示の
種類は、表示された文字の下、即ち、ラインL8にアンダ
ーラインの表示を行うアンダーライン表示と、カーソル
位置の文字の反転を行う反転表示と、前記アンダーライ
ン表示を点滅させる点滅表示とがある。そのために、カ
ーソル発生回路（20）は、モード制御レジスタ（８）か
らアンダーライン表示を示す信号S₁、検出出力Com、及
び、カウンタ（12）が「１」となったとき、即ちライン
L8が選択されるときの信号“1"が印加されたANDゲート
（21）と、モード制御レジスタ（８）の反転表示を示す
信号S₂の検出出力Comが印加されたANDゲート（22）と、
アンダーラインの点滅を示す信号S₃とその点滅周期とな
るパルスが印加され、出力がANDゲート（21）に印加さ
れるNANDゲート（23）と、切換ゲート（５）から出力さ
れる８ビットの各々のビットを入力し、ANDゲート（2
2）の出力で制御される８個のＥ−ORゲート（24）と、
各々のＥ−ORゲート（24）の出力を入力し、ANDゲート
（21）の出力で共通に制御され、各々の出力がシフトレ
ジスタ（７）に印加されるORゲート（25）とから構成さ
れる。Next, the cursor display circuit (6) will be described. The cursor display circuit (6) includes a cursor address register (1) in which data indicating a cursor display position is preset.
8), a match detection circuit (19) for detecting that the contents of the cursor address register (18) and the address counter (17) match, and a detection output Com of the match detection circuit (19).
And a cursor generation circuit (20) controlled by a mode control register (8). That is, the cursor address register (18) stores the address counter (1
As in 7), values from 1 to 40 can be set, and the cursor address register (18) and the address counter (17) match once in each of the lines L1 to L8.
The types of cursor display set in the mode control register (8) include an underline display in which an underline is displayed below the displayed character, that is, a line L8, and an inverted display in which the character at the cursor position is inverted. And a blinking display for blinking the underline display. Therefore, cursor generating circuit (20) is signals S ₁ indicating the underline display from the mode control register (8), the detection output Com, and, when the counter (12) becomes "1", i.e., the line
L8 is an AND gate which signal "1" is applied when the selected (21), AND gate detection output Com signal S ₂ indicating a highlighted is applied in the mode control register (8) and (22) ,
A pulse is applied to the signal S ₃ indicating a blinking underline its blinking period, the output is the NAND gate (23) applied to the AND gate (21), the 8-bit output from the switching gate (5) Input each bit, and AND gate (2
8 E-OR gates (24) controlled by the output of 2),
The output of each E-OR gate (24) is input, and is controlled in common by the output of the AND gate (21), and each output is composed of an OR gate (25) applied to the shift register (7). You.

このカーソル表示回路（６）において、反転表示が選
択されている場合信号S₂は“1"レベルである。各ライン
L1〜L8に於いて、アドレスカウンタ（17）がカーソルア
ドレスレジスタ（18）に設定された内容と一致しない場
合には、ANDゲート（21）（22）の出力は“0"レベルで
あるため、キャラクタジェネレータ用ROM（４）から読
み出されたドットパターンデータは、そのままＥ−ORゲ
ート（24）及びORゲート（25）を介してシフトレジスタ
（７）に印加される。一方、アドレスカウンタ（17）が
カーソルアドレスレジスタ（18）の内容と一致する値に
なると、一致検出回路（19）の検出出力が“1"レベルと
なるため、ANDゲート（22）の出力が“1"レベルとな
る。これにより、キャラクタジェネレータ用ROM（５）
から読み出されたドットパターンデータはＥ−ORゲート
（24）において反転され、ORゲート（25）を介してシフ
トレジスタ（７）に印加される。従って、カーソルアド
レスレジスタ（18）に設定された表示位置の文字が反転
する。In the cursor display circuit (6), the signal S ₂ if the inversion display is selected is "1" level. Each line
If the address counter (17) does not match the contents set in the cursor address register (18) in L1 to L8, the outputs of the AND gates (21) and (22) are at the "0" level. The dot pattern data read from the character generator ROM (4) is directly applied to the shift register (7) via the E-OR gate (24) and the OR gate (25). On the other hand, when the value of the address counter (17) matches the content of the cursor address register (18), the detection output of the match detection circuit (19) becomes "1" level, so that the output of the AND gate (22) becomes "1". 1 "level. As a result, the character generator ROM (5)
The dot pattern data read out of the data is inverted in the E-OR gate (24) and applied to the shift register (7) via the OR gate (25). Therefore, the character at the display position set in the cursor address register (18) is inverted.

また、アンダーライン表示を指示する信号S₁が“1"レ
ベルになった場合、ラインL1〜L7まではカウンタ（12）
の出力“1"は、“0"レベルであるためANDゲート（21）
の出力は“0"レベルにある。従って、ラインL1〜L7の走
査時には、一致検出回路（19）からの検出出力Comが
“1"レベルになっても、キャラクタジェネレータ用ROM
（４）から読み出されたドットパターンデータはそのま
まシフトレジスタ（７）に印加される。そして、ライン
L8が選択される状態になると、カウンタ（12）の出力
“1"が“1"レベルになるため、ANDゲート（21）の出力
が“1"レベルとなり、ORゲート（25）の出力はすべての
ビットで“1"レベルとなる。従って、ラインL8の選択時
には、カーソルレジスタ（18）に設定された表示位置の
ラインL8にアンダーラインが表示されることになる。
尚、この場合には、アンダーラインの点滅を指示する信
号S₃が“0"レベルであるためNANDゲート（23）の出力は
“1"レベルとなっている。Also, if the signals S ₁ indicating the underline display is set to "1" level, until the line L1~L7 counter (12)
Output “1” is “0” level, so AND gate (21)
Is at the "0" level. Therefore, when scanning the lines L1 to L7, even if the detection output Com from the coincidence detection circuit (19) becomes "1" level, the character generator ROM
The dot pattern data read from (4) is directly applied to the shift register (7). And the line
When L8 is selected, the output “1” of the counter (12) goes to the “1” level, so the output of the AND gate (21) goes to the “1” level and all the outputs of the OR gate (25) Bit becomes “1” level. Therefore, when the line L8 is selected, an underline is displayed on the line L8 at the display position set in the cursor register (18).
In this case, the output of NAND gate for signal S ₃ indicating the blinking underline is "0" level (23) is "1" level.

信号S₁が“1"レベルにある状態において、アンダーラ
インの点滅を指示する信号S₃を“1"レベルにするとNAND
ゲート（23）に入力される点滅周期信号の周期でNANDゲ
ート（23）の出力が“0"レベルと“1"レベルとなるた
め、アンダーラインの点滅が行われる。In a state in which the signal S ₁ is in the "1" level, the signal S ₃ indicating the blinking underline "1" when the level NAND
Since the output of the NAND gate (23) becomes “0” level and “1” level in the cycle of the blink cycle signal input to the gate (23), the underline blinks.

カーソル表示が行わない場合には、モード制御レベル
（８）に設定される内容により、信号S₁,S₂,S₃を“0"レ
ベルとすればよい。When the cursor is not displayed, the signals S ₁ , S ₂ , and S ₃ may be set to “0” level according to the contents set in the mode control level (8).

（ト）発明の効果 上述の如く本発明によれば、カーソルアドレスレジス
タ（18）にカーソルを表示する位置を示すデータをCPU
によってプリセットすると共に、モード制御レジスタ
（８）にカーソル表示の種類を設定することにより、プ
ログラム負担を減少することが可能となる。更に、表示
RAM（１）及びキャラクタジェネレータ用ROM（４）にカ
ーソル用のアドレス設定領域を設ける必要がなくなる利
点がある。(G) Effects of the Invention As described above, according to the present invention, the data indicating the position at which the cursor is displayed in the cursor address register (18) is stored in the CPU.
By setting the mode and the type of cursor display in the mode control register (8), the program load can be reduced. In addition, display
There is an advantage that it is not necessary to provide a cursor address setting area in the RAM (1) and the character generator ROM (4).

【図面の簡単な説明】[Brief description of the drawings]

第１図は本発明の実施例を示すブロック図、第２図はド
ットマトリクスのドットを示す図である。 （１）……表示RAM、（２）……表示制御回路、（３）
……ラッチ回路、（４）……キャラクタジェネレータ用
ROM、（５）……切換ゲート、（６）……カーソル表示
回路、（７）……シフトレジスタ、（８）……モード制
御レジスタ。FIG. 1 is a block diagram showing an embodiment of the present invention, and FIG. 2 is a diagram showing dots of a dot matrix. (1) Display RAM, (2) Display control circuit, (3)
…… Latch circuit, (4) …… For character generator
ROM, (5) switching gate, (6) cursor display circuit, (7) shift register, (8) mode control register.

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項１】文字、数字あるいは記号等を表すコードが
少なくとも記憶される表示RAMと、該表示RAMのアドレス
指定を行うアドレスカウンタと、前記表示RAMから読み
出されたコードをアドレスとしてそのコードに相当する
文字、数字あるいは記号などを表示するためのドットパ
ターンデータを発生するキャラクタジェネレータと、該
キャラクタジェネレータから出力されたドットパターン
を保持し表示装置の駆動回路へ出力するシフトレジスタ
を備えたドットマトリクス型表示装置のための表示回路
において、 カーソルを表示する位置を示すカーソルアドレスデータ
が設定されるカーソルアドレスレジスタと、 該カーソルアドレスレジスタと前記アドレスカウンタの
値が一致したことを検出する一致検出回路と、 前記カーソルの表示モードとして、文字を反転する第１
モードと、文字の下に設けられたカーソルラインにライ
ンを表示する第２モードが設定されるモード制御レジス
タと、 前記一致検出回路の検出出力と前記モード制御レジスタ
の制御信号に基づいて前記ドットパターンデータの反
転、あるいは、カーソルラインに表示するラインのドッ
トパターンデータの作成を行い前記シフトレジスタに保
持させるカーソル発生回路とを設け、カーソルラインの
無いドットマトリクス型表示装置とカーソルラインの設
けられたドットマトリクス型表示装置を駆動可能とした
表示回路。A display RAM for storing at least a code representing a character, a number or a symbol; an address counter for specifying an address of the display RAM; and a code read from the display RAM as an address. A dot matrix including a character generator for generating dot pattern data for displaying corresponding characters, numbers or symbols, and a shift register for holding a dot pattern output from the character generator and outputting the same to a drive circuit of a display device A display circuit for a type display device, comprising: a cursor address register in which cursor address data indicating a position at which a cursor is displayed is set; and a coincidence detection circuit for detecting that the value of the cursor address register coincides with the value of the address counter. The cursor display mode and Te, the first to reverse the character
A mode control register for setting a mode and a second mode for displaying a line on a cursor line provided below a character; and the dot pattern based on a detection output of the match detection circuit and a control signal of the mode control register. A cursor generating circuit for inverting data or creating dot pattern data of a line to be displayed on a cursor line and holding the data in the shift register; a dot matrix type display device without a cursor line; and a dot provided with a cursor line. A display circuit that can drive a matrix display device. 【請求項２】前記カーソルの表示モードは、文字を反転
する第１モードと、文字の下にラインを表示する第２モ
ードの他に、文字の下に表示されたラインを点滅する第
３モードを備え、前記カウンタ発生回路は、前記第１モ
ードで制御され、ドットパターンデータを反転する第１
ゲート回路と、前記第２モードで制御され、所定データ
を発生する第２ゲート回路と、前記第３モードで制御さ
れ、所定の感覚で前記所定データの発生を禁止する第３
ゲート回路を設けた請求項第１項記載の表示回路。2. The cursor display mode includes a first mode for inverting a character, a second mode for displaying a line below the character, and a third mode for blinking a line displayed below the character. Wherein the counter generation circuit is controlled in the first mode and has a first mode for inverting dot pattern data.
A gate circuit, a second gate circuit which is controlled in the second mode and generates predetermined data, and a third gate circuit which is controlled in the third mode and prohibits generation of the predetermined data with a predetermined feeling.
The display circuit according to claim 1, further comprising a gate circuit.