JPS5994844A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS5994844A JPS5994844A JP20571682A JP20571682A JPS5994844A JP S5994844 A JPS5994844 A JP S5994844A JP 20571682 A JP20571682 A JP 20571682A JP 20571682 A JP20571682 A JP 20571682A JP S5994844 A JPS5994844 A JP S5994844A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- film
- oxidation
- nitride silicon
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Local Oxidation Of Silicon (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、半導体装置の製造方法に関し、特に酸化膜を
用いて素子を分離する酸化膜分離法の改良に関する。
用いて素子を分離する酸化膜分離法の改良に関する。
近年、ＩＣ−？ＬＳＩ等の製造においては各素子間を電
、気的に分離する方法として酸化膜分離法が多く用いら
れている。これは窒化珪素（ＳｉａＮ４）膜をマスクと
して半導体基板の表面を選択的に酸化するものである。
、気的に分離する方法として酸化膜分離法が多く用いら
れている。これは窒化珪素（ＳｉａＮ４）膜をマスクと
して半導体基板の表面を選択的に酸化するものである。
第１図（ａ）〜（Ｃ）は従来の酸化膜分離法を説明する
ための工程断面図である。
ための工程断面図である。
まず、第１図（ａ） Ｋ示すように、シリコン基板１の
表面に酸化膜２を設け、その上にＣＶＤ法により窒化珪
素膜３を堆積する。
表面に酸化膜２を設け、その上にＣＶＤ法により窒化珪
素膜３を堆積する。
次に、第１図（ｂ）に示すようＩ／ｃ％窒化珪素８３゜
酸化膜２を素子形成領域にのみ残すようにパターニング
する。
酸化膜２を素子形成領域にのみ残すようにパターニング
する。
次に、第１図（Ｃ）に示すように、熱酸化を行ってフィ
ールド酸化膜４を形成する。
ールド酸化膜４を形成する。
しかしながらこの従来方法では、第１図（Ｃ）に示すよ
うにフィールド酸化膜４の端部にバーズヘッドと称され
る***Ａとバーズビークと称される素子領域への食い込
みＢを生じる。この***Ａは配線の段切れの原因となり
、又食い込みＢは素子領域の寸法を設計値からずらせ、
素子の微細化・高集積化の妨げになるという欠点があっ
た。
うにフィールド酸化膜４の端部にバーズヘッドと称され
る***Ａとバーズビークと称される素子領域への食い込
みＢを生じる。この***Ａは配線の段切れの原因となり
、又食い込みＢは素子領域の寸法を設計値からずらせ、
素子の微細化・高集積化の妨げになるという欠点があっ
た。
本発明は上記欠点を除去し、フィールド酸化膜の***や
素子領域への食い込みを防止ないし抑制できる゛酸化膜
分離法を開発し、素子の微細化、高集積化をはかった半
導体装置の製造方法を提供するものである。
素子領域への食い込みを防止ないし抑制できる゛酸化膜
分離法を開発し、素子の微細化、高集積化をはかった半
導体装置の製造方法を提供するものである。
本発明の半導体装置の製造方法は、半導体基板上に酸化
膜を形成し、該酸化膜上に第１の耐酸化性膜を形成する
工程と、前記耐酸化性膜ならびに酸化膜全選択的に除去
する工程と、露出している半導体基板のフィールド領域
端部に選択的に薄い第２の窒化膜を形成する工程と、熱
酸化を行って前記露出している半導体基板にフィールド
酸化膜を形成する工程と、前記第１及び第２の耐酸化性
膜を除去して素子を形成する工程とを含んで構成される
。
膜を形成し、該酸化膜上に第１の耐酸化性膜を形成する
工程と、前記耐酸化性膜ならびに酸化膜全選択的に除去
する工程と、露出している半導体基板のフィールド領域
端部に選択的に薄い第２の窒化膜を形成する工程と、熱
酸化を行って前記露出している半導体基板にフィールド
酸化膜を形成する工程と、前記第１及び第２の耐酸化性
膜を除去して素子を形成する工程とを含んで構成される
。
次に、本発明の実施列について図面を用いて説明する。
第２図（ａ）〜（ｅ）は本発明の第１の実施例を説明す
るための主な製造工程における断面図である。
るための主な製造工程における断面図である。
まず、第２図（ａ）ＶＣ示すように、シリコン基板１の
上に熱酸化により酸化膜２を５０ＯＡの厚さに形成し、
その上に耐酸化性膜として窒化珪素膜３をＣＶＤ法によ
り１００ＯＡの厚さに形成する。
上に熱酸化により酸化膜２を５０ＯＡの厚さに形成し、
その上に耐酸化性膜として窒化珪素膜３をＣＶＤ法によ
り１００ＯＡの厚さに形成する。
次に、第２図（ｂ）に示すように、通常のフォトレジス
トｖ用いる写真食刻法により、素子形成領域にのみ窒化
珪素膜３を残すようにドライエツチングする。次に、窒
化ケイ素膜３をマスクとして弗ｅｔ用いるウェットエツ
チング法で酸化膜２を選択除去する。このとき、多少オ
ーバーエッチさせて窒化珪素膜３の端部直下の内側に少
し入シ込むようにシリコン基板表面を露出させることが
重要である。
トｖ用いる写真食刻法により、素子形成領域にのみ窒化
珪素膜３を残すようにドライエツチングする。次に、窒
化ケイ素膜３をマスクとして弗ｅｔ用いるウェットエツ
チング法で酸化膜２を選択除去する。このとき、多少オ
ーバーエッチさせて窒化珪素膜３の端部直下の内側に少
し入シ込むようにシリコン基板表面を露出させることが
重要である。
次に、第２図（Ｃ）に示すように、露出したシリコン基
板のフィールド領域表面に、第２の耐酸化性膜として窒
化珪素膜５を形成する。第２の耐酸化性膜としての窒化
珪素膜５の厚さは、後に形成するフィールド酸化膜の厚
さによって異なる。通常は数十へ〜数百への値である。
板のフィールド領域表面に、第２の耐酸化性膜として窒
化珪素膜５を形成する。第２の耐酸化性膜としての窒化
珪素膜５の厚さは、後に形成するフィールド酸化膜の厚
さによって異なる。通常は数十へ〜数百への値である。
窒化珪素膜５は、超高純度をアンモニアガスを用い、１
０００°０でシリコン基板を窒化することにより形成す
る。
０００°０でシリコン基板を窒化することにより形成す
る。
次に、第２図ｆｄ）に示すように、異方性エツチング法
により窒化珪素膜５を選択除去し、窒化珪素膜３の直下
にのみ窒化珪素膜５′ヲ形成する。
により窒化珪素膜５を選択除去し、窒化珪素膜３の直下
にのみ窒化珪素膜５′ヲ形成する。
次に、第２図（ｅ）に示すように、熱酸化を行い、厚さ
１μｍのフィールド酸化膜４を形成する。このときフィ
ールド領域端部で残された窒化珪素膜５′が端部での酸
化の進行を抑える結果、図示するよウニ、バーズビーク
及びバーズヘッドが防止ナイしは抑制される。
１μｍのフィールド酸化膜４を形成する。このときフィ
ールド領域端部で残された窒化珪素膜５′が端部での酸
化の進行を抑える結果、図示するよウニ、バーズビーク
及びバーズヘッドが防止ナイしは抑制される。
第３図（ａ）、 （ｂ）は本発明の第２の実施例を説明
するための主な製造工程における断面図である。
するための主な製造工程における断面図である。
第１の実施例と同じ方法を用いて第２図（ｄ）に示す構
造のものを形成する。
造のものを形成する。
次に、第３図ｆａ）に示すように、シリコン基板１を異
方性エツチング法によりエツチングする。
方性エツチング法によりエツチングする。
次に、第３図（ｂ）に示すように、熱酸化してフィール
ド酸化膜４を形成する。このようにすると、フィールド
酸化膜４の段差を極めて小さくすることができ、エツチ
ング深さと酸化条件をうまく調整すると段差をなくすこ
ともできる。
ド酸化膜４を形成する。このようにすると、フィールド
酸化膜４の段差を極めて小さくすることができ、エツチ
ング深さと酸化条件をうまく調整すると段差をなくすこ
ともできる。
以上詳細に説明したように、本発明によれば、バーズビ
ークやバーズヘッドの発生を抑制し、素子領域への酸化
物の食い込みを抑制する酸化膜分離ができ、素子の微細
化、高準積化をはかった半導体装置の製造方法が得られ
るのでその効果は大きい。
ークやバーズヘッドの発生を抑制し、素子領域への酸化
物の食い込みを抑制する酸化膜分離ができ、素子の微細
化、高準積化をはかった半導体装置の製造方法が得られ
るのでその効果は大きい。
第１図（ａ）〜（Ｃ）は従来の酸化膜分離法を説明する
ための工程断面図、第２１’ｇ（ａ１〜（ｅ）は本発明
の第１の実施例全説明するための工程断面図、第３図（
ａ）。 （ｂ）は本発明の第２の実施例を説明するための工程断
面図である。 １・・・・・シリコン基板、２・・川・熱酸化膜、３・
川・・窒化珪素膜、４・・・・・・フィールド酸化膜、
５．５’・・・・・・窒化珪素膜。 グ ー／ （ｅ） 牛２ 図 （σ２ 第３ 図
ための工程断面図、第２１’ｇ（ａ１〜（ｅ）は本発明
の第１の実施例全説明するための工程断面図、第３図（
ａ）。 （ｂ）は本発明の第２の実施例を説明するための工程断
面図である。 １・・・・・シリコン基板、２・・川・熱酸化膜、３・
川・・窒化珪素膜、４・・・・・・フィールド酸化膜、
５．５’・・・・・・窒化珪素膜。 グ ー／ （ｅ） 牛２ 図 （σ２ 第３ 図
Claims (3)
- （１）半導体基板上に酸化膜を形成し、該酸化膜上に第
１の耐酸化性膜を形成する工程と、前記耐酸化性膜なら
びに酸化膜全選択的に除去する工゛程と、露出している
半導体基板のフィールド領域端部に選択的に薄い第２の
窒化膜を形成する工程と、熱酸化を行って前記露出して
いる半導体基板にフィールド酸化膜を形成する工程と、
前記第１及び第２の耐酸化性膜全除去して素子を形成す
る工程とを含むことを特徴とする半導体装置の製造方法
。 - （２）前記第２の耐酸化性膜がアンモニアガスを用いて
窒化することにより形成される特許請求の範囲第（１）
項記載の半導体装置の製造方法。 - （３）前記第２の耐酸化性膜が異方性ドライエッチソゲ
法によシ前記第１の耐酸化性膜の直下にのみ残るように
選択除去して形成される特許Ｉｆｆ求の範囲第（１）項
記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20571682A JPS5994844A (ja) | 1982-11-24 | 1982-11-24 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20571682A JPS5994844A (ja) | 1982-11-24 | 1982-11-24 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5994844A true JPS5994844A (ja) | 1984-05-31 |
Family
ID=16511504
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20571682A Pending JPS5994844A (ja) | 1982-11-24 | 1982-11-24 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5994844A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6213047A (ja) * | 1985-07-10 | 1987-01-21 | Matsushita Electronics Corp | 半導体装置の製造方法 |
| JPS63244627A (ja) * | 1987-03-30 | 1988-10-12 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| US5504034A (en) * | 1992-09-23 | 1996-04-02 | Consorzio Per La Ricerca Sulla Microelettronica Nel Mezzogiorno | Local oxidation method with bird's beak suppression |
-
1982
- 1982-11-24 JP JP20571682A patent/JPS5994844A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6213047A (ja) * | 1985-07-10 | 1987-01-21 | Matsushita Electronics Corp | 半導体装置の製造方法 |
| JPS63244627A (ja) * | 1987-03-30 | 1988-10-12 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| US5504034A (en) * | 1992-09-23 | 1996-04-02 | Consorzio Per La Ricerca Sulla Microelettronica Nel Mezzogiorno | Local oxidation method with bird's beak suppression |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02304927A (ja) | 半導体装置の製造方法 | |
| JPS5994844A (ja) | 半導体装置の製造方法 | |
| JPS6242382B2 (ja) | ||
| EP0120614A1 (en) | Method of manufacturing a semiconductor device having isolation regions | |
| JPS6021541A (ja) | 半導体装置の製造方法 | |
| JPH06163528A (ja) | 半導体装置の製造方法 | |
| JPS60133739A (ja) | 半導体装置の製造方法 | |
| JPS63204746A (ja) | 半導体装置の製造方法 | |
| JPH079930B2 (ja) | 半導体装置の製造方法 | |
| KR0168148B1 (ko) | 반도체 소자의 필드 산화막 형성방법 | |
| JPH02142117A (ja) | 半導体集積回路の製造方法 | |
| JPH05304143A (ja) | 素子分離領域の形成方法 | |
| KR100198600B1 (ko) | 반도체 장치의 플레이너 격리영역 형성방법 | |
| JP2703905B2 (ja) | 半導体装置のアイソレーション形成方法 | |
| JP3042804B2 (ja) | 素子分離方法及び半導体装置 | |
| JPH01244636A (ja) | 半導体装置の製造方法 | |
| KR100422960B1 (ko) | 반도체소자의 소자분리절연막 형성방법 | |
| JPS60240131A (ja) | 半導体装置の製造方法 | |
| JPS60101947A (ja) | 半導体装置の製造方法 | |
| JPS5976443A (ja) | 半導体装置の製造方法 | |
| JPS5940291B2 (ja) | 半導体装置の製造方法 | |
| JPH01136349A (ja) | 半導体装置の素子間分離膜形成方法 | |
| JPS6148935A (ja) | 半導体装置の製造方法 | |
| JPS58147042A (ja) | 半導体装置の製造方法 | |
| JPH04267335A (ja) | 半導体装置の製造方法 |