JPH01244636A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH01244636A JPH01244636A JP7227888A JP7227888A JPH01244636A JP H01244636 A JPH01244636 A JP H01244636A JP 7227888 A JP7227888 A JP 7227888A JP 7227888 A JP7227888 A JP 7227888A JP H01244636 A JPH01244636 A JP H01244636A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- trench
- silicon
- silicon nitride
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 22
- 238000004519 manufacturing process Methods 0.000 title claims description 4
- 230000003647 oxidation Effects 0.000 claims abstract description 23
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 23
- 238000002955 isolation Methods 0.000 claims abstract description 22
- 238000005530 etching Methods 0.000 claims abstract description 20
- 239000000758 substrate Substances 0.000 claims abstract description 19
- 238000000034 method Methods 0.000 claims abstract description 13
- 239000002253 acid Substances 0.000 claims description 2
- 230000000873 masking effect Effects 0.000 claims 1
- 229910052581 Si3N4 Inorganic materials 0.000 abstract description 25
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 abstract description 25
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 21
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 21
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 14
- 229910052710 silicon Inorganic materials 0.000 abstract description 14
- 239000010703 silicon Substances 0.000 abstract description 14
- 238000010276 construction Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
Landscapes
- Local Oxidation Of Silicon (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体装置に関し、特に素子間を酸化物によ
り電気的に分離する工程を含む半導体装置の製造方法に
関するものである。
り電気的に分離する工程を含む半導体装置の製造方法に
関するものである。
半導体装置における素子間酸化膜分離の一方法として、
シリコン半導体基板上に第１耐酸化性膜を設け、分離領
域に対応する領域の第１耐酸化性膜を除去し、このシリ
コン半導体基板に少なくとも部分的に前記第１耐酸化性
膜の下方に延在する側壁を有する溝を形成し、この後前
記の第１耐酸化性膜に隣接した第２耐酸化性膜を前記の
溝上に設けてから、シリコン半導体基板に酸化処理を施
す方法がある。
シリコン半導体基板上に第１耐酸化性膜を設け、分離領
域に対応する領域の第１耐酸化性膜を除去し、このシリ
コン半導体基板に少なくとも部分的に前記第１耐酸化性
膜の下方に延在する側壁を有する溝を形成し、この後前
記の第１耐酸化性膜に隣接した第２耐酸化性膜を前記の
溝上に設けてから、シリコン半導体基板に酸化処理を施
す方法がある。
第２図（ａ）〜（ｅ）は従来の半導体装置の素子分離方
法の一例を説明するための工程順に示した半導体チップ
の断面図である。
法の一例を説明するための工程順に示した半導体チップ
の断面図である。
まず、第２図（ａ＞に示すように、シリコン基板１の主
表面に酸化シリコン膜２を１０〜１１００ｎの厚さに成
長させ、この酸化シリコン膜２上に窒化シリコン膜３を
１０〜３００ｎｍの厚さに堆積する。ホトリソグラフィ
技術により窒化シリコン膜３及び酸化シリコン膜２を選
択的にエツチングし、開孔部４を形成して、シリコン基
板１の分離領域に対応する領域の主表面を選択的に露出
させる。
表面に酸化シリコン膜２を１０〜１１００ｎの厚さに成
長させ、この酸化シリコン膜２上に窒化シリコン膜３を
１０〜３００ｎｍの厚さに堆積する。ホトリソグラフィ
技術により窒化シリコン膜３及び酸化シリコン膜２を選
択的にエツチングし、開孔部４を形成して、シリコン基
板１の分離領域に対応する領域の主表面を選択的に露出
させる。
次に、第２図（ｂ）に示すように、開孔部４により露出
されたシリコン基板１の主表面を、窒化シリコン膜３及
び酸化シリコン膜２をマスクとして、等方性蝕刻法によ
り除去し、湧５を形成する。
されたシリコン基板１の主表面を、窒化シリコン膜３及
び酸化シリコン膜２をマスクとして、等方性蝕刻法によ
り除去し、湧５を形成する。
次に、第２図（ｃ）に示すように、消５の表面を酸化し
て酸化シリコン膜６を１０〜１１００ｎの厚さに成長さ
せ、更にその上に窒化シリコン膜７を１０〜３００ｎｍ
の厚さに堆積する。このとき、窒化シリコン膜７は、溝
５の底面及び側面の酸化シリコン膜６上に堆積され、ま
た溝５の上面に突き出た「ひさし」の周囲にも形成され
る。
て酸化シリコン膜６を１０〜１１００ｎの厚さに成長さ
せ、更にその上に窒化シリコン膜７を１０〜３００ｎｍ
の厚さに堆積する。このとき、窒化シリコン膜７は、溝
５の底面及び側面の酸化シリコン膜６上に堆積され、ま
た溝５の上面に突き出た「ひさし」の周囲にも形成され
る。
次に、第２図（ｄ）に示すように、講５の上面に突き出
た［ひさしＪをマスクとして、溝５の底面に堆積された
窒化シリコン膜７を異方性蝕刻法により除去し、開孔部
８を形成する。従って満５の側面には窒化シリコン膜７
が残った状態となる。
た［ひさしＪをマスクとして、溝５の底面に堆積された
窒化シリコン膜７を異方性蝕刻法により除去し、開孔部
８を形成する。従って満５の側面には窒化シリコン膜７
が残った状態となる。
次に、第２図（ｅ）に示すように窒化シリコン３及び７
をマスクとして酸化処理を施して素子間分離酸化膜１０
を形成する。
をマスクとして酸化処理を施して素子間分離酸化膜１０
を形成する。
上述した方法によって形成された素子間分離酸化膜は、
溝の側面に窒化シリコン膜７を堆積させない場合よりも
、酸化膜の構法がりが小さくなる。しかし、特に厚い素
子間分離酸化膜になると、厚さに比例して構法がりが大
きくなるため、分離領域の低減ができないという欠点が
あった。
溝の側面に窒化シリコン膜７を堆積させない場合よりも
、酸化膜の構法がりが小さくなる。しかし、特に厚い素
子間分離酸化膜になると、厚さに比例して構法がりが大
きくなるため、分離領域の低減ができないという欠点が
あった。
本発明の半導体装置の製造方法は、半導体基板に形成し
ようとする素子分離領域に第１の開孔部を有する第１の
耐酸化性膜を形成する工程と、前記第１の耐酸化性膜を
マスクにして前記半導体基板を等方性エツチングして前
記開孔部より広い第１の溝を形成する工程と、前記第１
の溝の表面を覆う第２の耐酸化性膜を形成する工程と、
前記第１の講の底面上の前記第２の耐酸化性膜に前記第
１の開孔部に対応する第２の開孔部を形成して前記半導
体基板の表面を露出させる工程と、前記第１及び第２の
耐酸化性膜をマスクとして前記第１の溝の底面を異方性
エツチングして第２の溝を形成する工程と、前記第１及
び第２の耐酸性膜をマスクとして酸化を行う工程とを含
んで構成されろ。
ようとする素子分離領域に第１の開孔部を有する第１の
耐酸化性膜を形成する工程と、前記第１の耐酸化性膜を
マスクにして前記半導体基板を等方性エツチングして前
記開孔部より広い第１の溝を形成する工程と、前記第１
の溝の表面を覆う第２の耐酸化性膜を形成する工程と、
前記第１の講の底面上の前記第２の耐酸化性膜に前記第
１の開孔部に対応する第２の開孔部を形成して前記半導
体基板の表面を露出させる工程と、前記第１及び第２の
耐酸化性膜をマスクとして前記第１の溝の底面を異方性
エツチングして第２の溝を形成する工程と、前記第１及
び第２の耐酸性膜をマスクとして酸化を行う工程とを含
んで構成されろ。
［実施例〕
次に、本発明の実施例について図面を参照して説明する
。
。
第１図（ａ）〜（ｆ）は本発明の一実施例を説明するた
めの工程順に示した半導体チップの断面図である。
めの工程順に示した半導体チップの断面図である。
まず、第１図（ａ）に示すように、シリコン基板１の主
表面に、酸化シリコン膜２を１０〜１１００ｎの厚さに
成長させ、この酸化シリコン膜２上に窒化シリコン膜３
を１０〜３００ｎｍの厚さに堆積し、ホトリソグラフィ
技術を用いて窒化シリコン膜３及び酸化シリコン膜２を
選択的にエツチングして開孔部４を形成し、分離領域に
対応する領域のシリコン基板１の主表面を選択的に露出
させる。
表面に、酸化シリコン膜２を１０〜１１００ｎの厚さに
成長させ、この酸化シリコン膜２上に窒化シリコン膜３
を１０〜３００ｎｍの厚さに堆積し、ホトリソグラフィ
技術を用いて窒化シリコン膜３及び酸化シリコン膜２を
選択的にエツチングして開孔部４を形成し、分離領域に
対応する領域のシリコン基板１の主表面を選択的に露出
させる。
次に、第１図（ｂ）に示すように、開孔部４により露出
されたシリコン基板１の主表面を窒化シリコン膜３及び
酸化シリコン膜２をマスクとして等方性蝕刻法により除
去し、満５を形成する。
されたシリコン基板１の主表面を窒化シリコン膜３及び
酸化シリコン膜２をマスクとして等方性蝕刻法により除
去し、満５を形成する。
次に、第１図（ｃ）に示ずように、溝５の表面を酸化し
、酸化シリコンＭ６を１０〜３００ｎｍの厚さに成長さ
せ、その上に窒化シリコン膜７を１０〜３００ ｎｍの
厚さに堆積する。このとき、窒化シリコン膜７は、満５
の上面及び側面の酸化シリコン膜６上に堆積され、また
溝５の上方に突き出た「ひさし」の周囲にも堆積される
。
、酸化シリコンＭ６を１０〜３００ｎｍの厚さに成長さ
せ、その上に窒化シリコン膜７を１０〜３００ ｎｍの
厚さに堆積する。このとき、窒化シリコン膜７は、満５
の上面及び側面の酸化シリコン膜６上に堆積され、また
溝５の上方に突き出た「ひさし」の周囲にも堆積される
。
次に、第１図（ｄ）に示すように、満５の上面に突き出
た［ひさしＪをマスクとして、満５の底面に堆積された
窒化シリコン膜７及び酸化シリコン膜８を異方性蝕刻法
により除去し、開孔部８を形成する。従って、溝５の側
面には窒化シリコン膜７が残った状態となる。
た［ひさしＪをマスクとして、満５の底面に堆積された
窒化シリコン膜７及び酸化シリコン膜８を異方性蝕刻法
により除去し、開孔部８を形成する。従って、溝５の側
面には窒化シリコン膜７が残った状態となる。
次に、第１図（ｅ）に示すように、開孔部８に露出され
たシリコン基板１を窒化シリコン膜７及び酸化シリコン
膜８をマスクとして異方性蝕刻法により除去し、溝９を
形成する。
たシリコン基板１を窒化シリコン膜７及び酸化シリコン
膜８をマスクとして異方性蝕刻法により除去し、溝９を
形成する。
次に、第１図（ｆ）に示すように、窒化シリコン膜３及
び７をマスクとして、酸化処理を施して素子間分離酸化
膜１０を形成する。
び７をマスクとして、酸化処理を施して素子間分離酸化
膜１０を形成する。
従来技術で素子間分離酸化膜を形成しなとき、酸化処理
による素子間分離領域の構法がりｌは、その形成する素
子間分離酸化膜の厚さに比例して大きくなる。これに対
して本発明では、酸化処理による素子間分離領域の構法
がりをＬとするとＬは、等方性蝕刻法により開孔した開
孔部の深さによってのみ決定される。従って、従来技術
と本発明とで同じ厚さの素子間分離領域を形成する場合
、本発明での等方性蝕刻量と異方性蝕刻量の比を１；ｘ
とすると、従来技術に比べ、本発明の素子間分離領域の
構法がりＬは少なくなり、Ｌ＝ｅ−ｋｘ （ｋは定数）
となる。従って、本発明によると、従来技術の構法がり
に対してｋ ｘたけ小さくなり、分離領域の低減となる
。
による素子間分離領域の構法がりｌは、その形成する素
子間分離酸化膜の厚さに比例して大きくなる。これに対
して本発明では、酸化処理による素子間分離領域の構法
がりをＬとするとＬは、等方性蝕刻法により開孔した開
孔部の深さによってのみ決定される。従って、従来技術
と本発明とで同じ厚さの素子間分離領域を形成する場合
、本発明での等方性蝕刻量と異方性蝕刻量の比を１；ｘ
とすると、従来技術に比べ、本発明の素子間分離領域の
構法がりＬは少なくなり、Ｌ＝ｅ−ｋｘ （ｋは定数）
となる。従って、本発明によると、従来技術の構法がり
に対してｋ ｘたけ小さくなり、分離領域の低減となる
。
上記実施例では、等方性蝕刻法によりシリコン基板を除
去して溝５を形成したが、その代りに開孔部４を酸化し
、その酸化シリコン膜を等方性蝕刻法で除去することに
より溝５を形成することもできる。その後の工程は、上
記実施例と同じである。このようにしても前記実施例の
同様に、素子間分離領域の構法がりは小さくなり、分Ｍ
領域の低減となる。
去して溝５を形成したが、その代りに開孔部４を酸化し
、その酸化シリコン膜を等方性蝕刻法で除去することに
より溝５を形成することもできる。その後の工程は、上
記実施例と同じである。このようにしても前記実施例の
同様に、素子間分離領域の構法がりは小さくなり、分Ｍ
領域の低減となる。
以上説明したように、本発明は、溝の形成工程において
、等方性蝕刻に加えて異方性蝕刻を行うことにより、清
の構法がりが等方性蝕刻時にのみ発生するため、素子間
分離酸化膜の構法がりが小さい半導体装置を得ることが
できるという効果がある。
、等方性蝕刻に加えて異方性蝕刻を行うことにより、清
の構法がりが等方性蝕刻時にのみ発生するため、素子間
分離酸化膜の構法がりが小さい半導体装置を得ることが
できるという効果がある。
第１図（ａ）〜（ｆ）は本発明の一実施例を説明するた
めの工程順に示した半導体チップの断面図、第２図（ａ
）〜（ｅ）は従来の半導体装置の素子分離方法の一例を
説明するための工程順に示した半導体チップの断面図で
ある。 ■・・・シリコン基板、２・・・酸化シリコン膜、３・
・・窒化シリコン膜、４・・・開孔部、５・・・溝、６
・・・酸化シリコン膜、７・・・窒化シリコン膜、８・
・・開孔部、９・・・溝、１０・・・素子間分離酸化膜
。
めの工程順に示した半導体チップの断面図、第２図（ａ
）〜（ｅ）は従来の半導体装置の素子分離方法の一例を
説明するための工程順に示した半導体チップの断面図で
ある。 ■・・・シリコン基板、２・・・酸化シリコン膜、３・
・・窒化シリコン膜、４・・・開孔部、５・・・溝、６
・・・酸化シリコン膜、７・・・窒化シリコン膜、８・
・・開孔部、９・・・溝、１０・・・素子間分離酸化膜
。
Claims (1)
- 半導体基板に形成しようとする素子分離領域に第１の
開孔部を有する第１の耐酸化性膜を形成する工程と、前
記第１の耐酸化性膜をマスクにして前記半導体基板を等
方性エッチングして前記開孔部より広い第１の溝を形成
する工程と、前記第１の溝の表面を覆う第２の耐酸化性
膜を形成する工程と、前記第１の溝の底面上の前記第２
の耐酸化性膜に前記第１の開孔部に対応する第２の開孔
部を形成して前記半導体基板の表面を露出させる工程と
、前記第１及び第２の耐酸化性膜をマスクとして前記第
１の溝の底面を異方性エッチングして第２の溝を形成す
る工程と、前記第１及び第２の耐酸性膜をマスクとして
酸化を行う工程とを含むことを特徴とする半導体装置の
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7227888A JPH01244636A (ja) | 1988-03-25 | 1988-03-25 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7227888A JPH01244636A (ja) | 1988-03-25 | 1988-03-25 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01244636A true JPH01244636A (ja) | 1989-09-29 |
Family
ID=13484661
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7227888A Pending JPH01244636A (ja) | 1988-03-25 | 1988-03-25 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01244636A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5182227A (en) * | 1986-04-25 | 1993-01-26 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device and method for manufacturing the same |
| KR100258857B1 (ko) * | 1997-03-26 | 2000-06-15 | 김영환 | 반도체소자의 분리구조 제조방법 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01206645A (ja) * | 1988-02-15 | 1989-08-18 | Sharp Corp | 半導体装置の製造方法 |
-
1988
- 1988-03-25 JP JP7227888A patent/JPH01244636A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01206645A (ja) * | 1988-02-15 | 1989-08-18 | Sharp Corp | 半導体装置の製造方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5182227A (en) * | 1986-04-25 | 1993-01-26 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device and method for manufacturing the same |
| KR100258857B1 (ko) * | 1997-03-26 | 2000-06-15 | 김영환 | 반도체소자의 분리구조 제조방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0293979A2 (en) | Zero bird-beak oxide isolation scheme for integrated circuits | |
| JPS61247051A (ja) | 半導体装置の製造方法 | |
| JPH01244636A (ja) | 半導体装置の製造方法 | |
| JPH07326621A (ja) | 半導体素子の微細パターン形成方法 | |
| JPH06326091A (ja) | 半導体素子のフィールド酸化膜の形成方法 | |
| US5792671A (en) | Method of manufacturing semiconductor device | |
| JPS6387741A (ja) | 半導体装置の製造方法 | |
| JPH079930B2 (ja) | 半導体装置の製造方法 | |
| JPH05304143A (ja) | 素子分離領域の形成方法 | |
| JPS63258020A (ja) | 素子分離パタ−ンの形成方法 | |
| JPS5994844A (ja) | 半導体装置の製造方法 | |
| JPS583244A (ja) | 半導体装置の製造方法 | |
| JPH07245402A (ja) | 半導体装置の製造方法 | |
| JPS60240131A (ja) | 半導体装置の製造方法 | |
| KR100218727B1 (ko) | 반도체 소자의 콘택홀 형성방법 | |
| JP2669160B2 (ja) | 半導体装置の製造方法 | |
| JPH01206645A (ja) | 半導体装置の製造方法 | |
| JPH03125427A (ja) | 半導体装置の製造方法 | |
| JPH09260664A (ja) | 半導体装置の製造方法 | |
| JPH01136349A (ja) | 半導体装置の素子間分離膜形成方法 | |
| JPS6059749A (ja) | 半導体装置の製造方法 | |
| JPH11354626A (ja) | 半導体素子の素子分離方法及び半導体装置 | |
| JPH0478168A (ja) | Ｍｏｓ型半導体装置及びその製造方法 | |
| JPS6246527A (ja) | 半導体装置の製造方法 | |
| JPH067573B2 (ja) | 半導体装置及びその製造方法 |