JPS5990960A - 電界効果トランジスタ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は電界効果トランジスタ（ＰＥＴ）。

すなわちソースおよびドレインを形成するドーピング領
域、ソースおよびドレインの領域に対する電極接点なら
びにソース・ドレイン間の電荷の流れを制御すイ）それ
らの間のゲート電極を含む半導体材料基板から形成され
る形式のトランジスタに関する。

このようなトランジスタは消費電力が極めて少なく集積
回路における論理素子およびその他の基本的な素子とし
て広い用途を有している。

従来の電界効果トランジスタの一例を第１＠に示す。こ
のトランジスタはＴｌ型ドーピング領域。

すなわちソース５１およびドレイン５２が規定されてい
るｐ　ＩＩＪシリコン基板からなっている。基板表面に
はソース６１とドレイン５２を接続する電極の［（１（
に絶縁された金属ゲート５３が設けられている。この素
子中には、ソース５１およびドレイン５２の各領域の下
方に電荷空乏領域５４が埋設されている。空乏領域５４
は夫々ゲートの下方まで延出され【いる。適当な動作バ
イアスをゲート５３に加えると、ゲート全体の下方にゲ
ート電荷空乏領域が生成される。このバイアスが充分に
大きくなると、ゲート５３の下方に反転領域が生成され
てソース５１とドレイン５２との間に導電路を形成する
。反転の生起、１なわち導通の開始時にゲー）［加えら
れている電圧は閾値電圧といわれている。閾値電圧はゲ
ート空乏領域の大きさおよびこの領域中に生成される電
荷５５の大きさによって変わる。一般には第１図に示す
ように、ゲート空乏領域の大きさは特に小型の素子の場
合ではソース５１とドレイン５２によっても影響される
。ソース５１およびドレイン５２の接合の深さが小さい
とソース５１およびドレイン５２０閾値電圧に対する影
響は小さくなる。比較的大きな基板バイアス１１圧、す
なわちソース／ドレイン基板との間の印加電圧が存在す
ると、ゲート５３によって制御される電荷の割合いにあ
る下限が生じる。

一旦この下限まで来ると、基板バイアスをそれ以上増大
させても閾値電圧には実質的な影響が生じない、この限
界までは閾値電圧の大きさは基板バイアスに対して一定
に増大する。

従来の電界効果トランジスタを用いてインバータ回路、
づなわち単一の電源によって作動される回路を形成する
ためには、通常具なった型式のトランジスタ、たとえば
ｎ−チャンネル型（Ｎｃ）とＰ−チャンネル型（Ｐｃ）
との素子またはエンハンスメントモード型とデプリーシ
ョンモード型との素子がｉｌ１台される。この−例であ
る通常の相補型金属酸化物半導体電界効果トランジスタ
（ＣＭＯＢ＠ＦＥ’Ｉ’）からなるインバータを第２図
に示す。従来のインバータの難点は二つの具なった形式
のトランジスタ火必要とすることであり、これは幾つか
の複雑な製造工程を伴なう。ｖ１□１は入力電圧。

■ｏｕ、は出力電圧を示す。

溝付電界効果トランジスタ、ずなわち絶縁ゲート電極を
ソースおよびドレインのドープ領域の間で半導体基板中
の溝底に設けたトランジスタも知られている。急峻な溝
壁を形成されたこの種のトランジスタ構造の特定の例、
すなわちステップゲート電界効果トランジスタが英国特
許第２．１０３，０１３Ａ号中に記載されている。この
特許に記載されているように、前記の素子は単結晶シリ
コン半導体材料からなる基板を形成し、ソースおよびド
レイン領域を形成するために半導体材料に過剰にドーピ
ングされた領域を形成し、ソースおよびドレイン領域の
間およびこれに近接して少なくとも過剰にドーピングさ
れた材料とその下方の基板材料との間の境界面に到るま
で急峻な壁を有する溝を深さ方向に形成し、溝の表面お
よび過剰にドーピングされた材料ン覆って絶縁層な形成
し、この絶縁層中に窓を設けて過度にドーピングさ第１
た材料のソースおよびドレイン領域ｆｆ：露出させ、導
電性１判を被着させて溝の急峻な側壁を除いて露出さま
たソースおよびドレイン領域を同時Ｖｃ４３６い、そし
”Ｃ全体なアニーリングして導電性材料と過剰にドーピ
ングさＪまた材料との間の接触接合［１＋を１．（：じ
ませる各工程からなる方法によってつくらＪｌろ。この
素子はたとえばＰ型７リコン半導体材料としでつくられ
、この目的のために、基板の上面が（１１０）結晶面と
平行に整合するように選択される。急峻な溝壁は方向性
のあるエツチング剤を用いるエツチングによって溝の境
界が（１１１）結晶面中にあるように形成されろ。適尚
なエツチング剤はジアジンな触媒とするエチレンジアミ
ンビロカタコールー水の溶液である。

形状寸法および基板エッチャント濃度を適宜に選択する
ことによって閾値電圧を基板バイアスの増加にどもなっ
て減少させられることがステップゲート電界効果トラン
ジスタについて発見され、そしてこれはその他の溝付電
界効果トランジスタにも適用されることが判明した。

このような新規な性質は論理素子の構造における利点を
与える、このような素子を一対にしてインバータ回路の
設計に用いることによって特に著しい利点が得られる。

このような回路は夫々が同一規格の閾値電圧特性を有す
る同様なトランジスタからつくられ、そしてこのような
インバータは極めて少ない製造工程によってつくること
ができる。

本発明によれば、ソースおよびドレインを形成するドー
ピング領域とソースおよびドレイン領域に対する電極接
点と、ソースおよびドレインの間の電荷の流れを制御す
るためにそれらの１１　Ｋおける半導体材料基板に形成
された溝の底部に設けられたゲート電極とを含む前記基
板からなる電界効果トランジスタにおいて、溝の深さお
よび溝の底部ＶＣ？０つで求められるソースとドレイン
との間のチャンネル長につい゛〔の寸法形状ならびに基
板材料中のドーパント濃度が全て基板バイアスの印加時
にこのトランジスタ素子がトランジスタの閾値電圧が基
板バイアスの増大にともなって減少する特性ケ示すよ’
Ｓ　ＶＣ設定′されていることを特徴とする電界効果ト
ランジスタが提供される。

溝として急峻な側壁を有するものを用いることが効果的
であることが発見された。しかしまた丸味を帯びた壁を
イエする溝を用いることもでき、さらに溝は非対称的な
段差構造のものでもよい。

さらに本発明によれば、二つの電界効果トランジスタが
一方のトランジスタのソースまたはドレ・イン電極と他
方のトランジスタのソースまたはドレイン電極との間に
延出された共通の接点によつ°〔直列に接続されてなる
インバータにおいて、前記二つのトランジスタがいずれ
も溝付構造であって、同様な閾値電圧特性を有し、かつ
形状づ法およびドーパント濃度に関して閾値電圧が基板
バイアスの減少関数となるような前記形状および濃度特
性を有していることを特徴とするインバータが提供され
る。

以下本発明の実施例を図面に基いて説明する。

第３図に示すステップゲート金属−酸化物−半導体電界
効果トランジスタ］はＰ型半導体シリコン材料め基板３
からなり、この基板には二つのｎ型ドーピング領域５お
よび７、すなわちソースおよびドレイン領域が夫々形成
されている。

この基板３中には溝９が選択的にエツチングされており
急峻な側壁１１および１３を備え”〔いる。

ソースおよびドレインのための金属′ｒｉｔ極接点、す
なわち電極１５およびＪｌが設けられており、絶縁ゲー
ト電極１９が絶縁材料である酸化シリコン２１の層によ
って基板３から隔離されて溝９の底部に形成されている
。雷、荷空乏領域２５および２７が生成されている。こ
れらはソースおよびドレイン領域５および７の下方に夫
々位置されている。ソース５と基板３との間にバイアス
電圧が加えられ々）と、訪起されたゲート電荷２３がゲ
ート１９の下方に集まる。第３図から明らかなように、
この電荷＆」外方に拡がってソース５およびドレイン７
の双方の下方に到っている。

図中に目１、素子σ）チャンネル長り、すなわち溝！）
の側壁１１．１３および底部に？ａって測ったソース５
とドレイン７との間の最小測定距離ならびに溝９の深さ
、ずなわちソース領域５の底部と溝９の底部どの間で測
定した深さＲｊ　が示されている。この素子ｌＶｃつい
て閾値電圧一基板バイアス特性が計算され、その結果が
第４図および第５図に示されている。比較のために、標
準的な金属酸化物半導体についての閾値電圧一基板バイ
アス特性も同様に示されている。第４図から明らかなよ
うに、　ｌ１ｌｉ準的なトランジスタの場合では閾値電
圧は基板バイアスの増大に伴１Ｌって一定に増大する。

第４図中での計算に用いたパラメータは次の通りである
。

Ｌ　　−２１！７ｍ Ｒｊ″″０・５“１ ＮＡ−Ｉ　Ｘ　ｌ　Ｏ”個／ｃｎＬ３ Ｃｏｘ均３×”　０−８Ｆ’／ａｎ２ 但し、ＮＡはＰ型基板のドーパントアクセプタの儂度（
個／ｃｒＩＬ”）であり、ｃｏＸ　は酸化物層２１の単
位面積当りの容量ＣＦ／ｃｍ２）である。一方ステップ
ゲートトランジスタ１の前記特性は絶対値６以上の負バ
イアス電圧では閾値電圧が基板バイアスの増大と共に減
少する傾向を示す。この挙動は臨界的なものであり、前
記形状パラメータＬ、Ｒｊ、ＣｏＸの値については、ｔ
ｘｉｏ”個／ｃＩｎ３のアクセプタ濃度ＦＩＡがかかる
挙動の生起に対する上限となる。第５図中では基板バイ
アスの増大に伴なう閾値電圧の減少はさらに顕著なもの
となる。これはアクセプタ濃度（ＮＡ）　ｌ　Ｘ　１０
”個／ｃｍ　３ｔこ対応する。Ｌ、Ｒ，、Ｃｏｘ　Ｏ値
は第４図と同一である、［Ｐ、５図中には溝付ゲート電
昇効果トランジスタの特性も示さＪｌており、これとの
比較では効果の差は標準素子とステップゲート素子ｌと
の間の差よりも幾分少なくなっていることが明らかであ
る。

この特性が口１！１．さＪまた素子を第６図に示す。こ
σ）素子では！ｉ−￥が半円状の側壁ｉｉ’および１３
′を備えており、この素子についＣ（′工さらに接合の
深さ、すなわちソース拡散層６の深さＤがパラメータと
してとられている。＠５図に示す特性についてはこの深
さＪ）はθ＊０５　ｔｔの値を有している。前記の１１
￥性は側壁１１および１．３が規則的な半円状、すなわ
ち接合の深さ］）　’］二溝の深さＨｊ　との和によっ
て与えられる半杼を有する形状を備えているものとして
！ｉｆ、されている。これは湿式エツチングによって形
成された溝については合理的な近似である。

このような効果の原因はゲートによって制御される内部
電荷をソースおよびドレインによって制御される内部電
荷と比較して考えることによって理解されよう（第３図
参照）。基板バイアスが増大するにつれて、ソースおよ
びドレイン領域６および７の下方に拡がる電荷２３０部
分はソース／ドレ゛インによって次第に大きな影響を受
ける。ゲートによって制御される割＠（これは閾値電圧
を決める）が減少し、基板のドーピング、チャンネル長
および溝の深さの特定の条件下では閾値電圧が実際上バ
イアスの増大にともなって減少する。

バイアスの増大に対する電荷２３の容積の変化を第３図
に示しである、高い基板バイアスについてはゲートによ
って制御される電、荷はゲート直１の電荷に制限される
。この効果を観察する別の方法はその機構を制御された
チャンネル長の減少として考察することである。

これらの特性の誘導に用いる式は次の通りである： 標準的なＭ　ＯＳ　）ランジスタの場合ＶＴ＝”ＶＴ−
ＶＦ−２ψｐ＋［Ｑ（Ｖ、、）／Ｃ’ｏＸ）式中、■１
．は閾値電圧。

ＶＦは平坦バンド電圧、 ＶＴは閾値電圧の規準化値、 Ｑは空乏電荷の密度、すなわち基板バイアス電圧■。の
関数、そして ψ、は下記恒等式によって与えられるアクセプタ濃度に
よるパラメータ 式中、に４’ｊ、ボルツマン定数、 Ｔは絶対温度Ｋ。

ｑは１「子電荷定数、 ｎｉはシリコン基板についての真性キャリアの濃度。

ステップゲートＭＯＢ）ランジスタｌについては前記の
式は形状および材料によるファクタＦＫよって修正され
る： ＶＴ−２ψ、＋Ｆ（Ｒ，ビＬ）・〔Ｑ／ＣＯｘ〕式中： Ｆ　（Ｒｊ＋　ｒ−）−立（Ｌ、−（２−一β）Ｒ１１
＋ω（ｉ−ψ月；−β−ｗｒ（２Ｒ０ＩＩω−Ｒｊ２）
／ω；オヨヒ呻＝　（ω−Ｒ）／ｖ’　（２Ｒ・ＧＪ　
−Ｒｊ２）ｊ パラメータω、すなわちソース空乏層接合の深さはアク
セプタ濃度および基板バイアス電圧■８の関数である。

ω−（Ｎ　Ａ　ｅ　”　１１　） これらの式から、前記の効果がアクセプタ濃度。

濃度の深さおよびチャンネル長ならびにゲート絶縁層の
誘電体厚さくＣｏＸはこの後者のパラメータの尺度であ
る）ｖｃよることが示される。

閾値電圧ＶＴ　のドレイン依存性は非対称的構造に用い
ることによって著しく減少される。その−例を第７図に
示す。この構造ではドレイン拡散層７がソース拡散Ｍ５
よりも低いレベルに形成さＪｌそして実際上ゲート電′
１Ｉｆｉｚ９と同じレベルになされている。ゲート電荷
２３とドレイン空乏電荷２７との間の境界はは輩垂直で
、１ｂす、ゲート電荷２３はドレイン７の下方にはほと
んど拡がらない。ゲート電荷２３はしたがってドレイン
電圧の変化に対しては比較的安定している。

前記のトランジスタ１は一対としてインバータの構成に
用いられる。このインバータは第８図に示すように一方
がプルアップトランジスタ３３、他方がプルダウントラ
ンジスタ３５である二つの同一のステップゲートλ４０
８ＦＥＴから構成される。これら二つのトランジスタ３
３および３５は直列に接続される。それらは一方のトラ
ンジスタのドレイン領域を他のトランジスタのソース領
域に接続する共通の電極３７を備えている。入力電圧（
■ｉｎ　）はプルダウントランジスタ３５のゲート３９
に加えられ、そして対応する出力電圧）２　（”ｏｕｔ
　）＋Ｊ共通のソースードレインｔｉから取出される。

これら二つのトランジスタ３３および３５は一対の電圧
Ｖおよび接地Ｅの供電ラインの間に接続される。プルア
ップトランジスタ３３のゲート４１は供電ラインまたは
共通電極を基本とする。

動作態様ｌ（供電ライン基準） 出力型、圧Ｖ。Ｕ、が高（ライン電圧■に近づくときは
、プルアップトランジスタ３３０基板バイアスは高い。

第５図からみて高いバイアスに対しては閾値電圧は負で
ある。したがってプルアップトランジスタが太き（ＯＮ
Ｋ駆動されて出力電圧ｖｏｕｔがライン電圧■にプルア
ップされる。逆に出力電圧■。ｕｔが低いと基板バイア
スが低いが閾値電圧は高くプルアップトランジスタ３３
は高インビイ：／、に７Ａｔオ、。　　　　　　　　　
　）この八ｔＷｒはエンハンスメント−デプリーション
インバータについてみられたものと同様である。

動作態様２（共通電極基準） 出力電圧Ｖ。ｕｔが高いときは素子は前記のようにし°
Ｃ動作する。しかし、出力電圧が低いと。

基板バイアスが高くしたがってプルアップトランジスタ
３３がスイッチＯＦＦされる。これは極めて品いインピ
ーダンスを与える。

この挙動はＣＭＱＥｉ　インバータについてみもれたも
のと同様である。

このようにして前記の各インバータは従来の混合型式ト
ランジスタインバータと同様な性能を有する。しかし二
つのトランジスタは同一であるので、そハらは同一の製
造工程でつ（られ、インバータのｌｌ１ｉ造が極めて容
易となる。

【図面の簡単な説明】

第１図は従来の構造の電界効果トランジスタの断面図、
第２図は従来のＣＭＯＢ　インバータの回路を示す回路
図、第３図はステップゲート電界効果トランジスタの構
造を示す断面図、第４図および第５図は従来の電界効果
トランジスタ、ステップゲート電界効果トランジスタお
よび別の溝付電界効果トランジスタについての閾値電圧
一基板バイアス特性を示すグラフ、第６図は別の溝付ゲ
ート電界効果トランジスタの構造な示す断面図。 第７図は非対称ステップゲート電界効果トランジスタの
構造を示す断面図、第８図はステップゲートインバータ
の回路図である。 ｌ・・・ステップゲー）ＦＥＴ。 ３・・・半導体材料基板、 ５・・・ソース領域。 ７・・・ドレイン領域。 ９・・・溝、 １３１１５・・・側壁、 １９・・・ゲート電極、 Ｌ・・・チャンネル長。 ＲＪ・・・、７．７のｎ二さ、。 代理人弁ａ±今　　　月　　　　元 三］°二わｔン市　１］−７月 昭和５８年１１　ＪＪＩＳｆＪ １、事ｆ１の表示　　　昭和５８イ１１７ｊハ′１願第
１　（３９８１１月２、発明の名称　　　電界効果［・
ランジスタ３、ｉｌｉ正をりる名 事イ′１との関係　　１ｒｒ＋’ｒ′出願人名　称　　
　イギリス国 ４、代　理　人　　　東京都新宿区新宿１丁目１番１４
号　山田ビルＪ、　　補１１命令（１）　１．１　ｆ−
１自　ｒｔ６、補１１により増加りる発明の数 ７、？Ｉｌ＋正の３Ｊ象　　　図面

Claims (1)

1. 【特許請求の範囲】 （１）　　ソースおよびドレイｙを規定するドーピング
   領域とソースおよびドレインの領域に対する電極接点と
   、ソースおよびドレインの間の電荷の流れを制御するた
   めにソースとドレインの間における半導体材料基板に形
   成された溝の底部に設けられたゲート電極とを含む前記
   基板からなる電界効果トランジスタにおいて、溝の深さ
   および溝の底部の周囲のソースとドレインとの間のチャ
   ンネル長についての寸法形状ならびに基板材料中のドー
   パント濃度は全て、基板バイアスの印加時に、トランジ
   スタ閾値’ｒｆｆ、圧が基板バイアスにともなって減少
   する特性をこのトランジスタ素子が示すように設定され
   ている電界効果トランジスタ。 （２１＠の壁が急峻な側壁である特ｎ′１゛請求の範囲
   第１項に記載の電界効果トランジスタ。 （３１溝が非対称的な段差構造をなし、ドレイン拡散層
   がソース拡散層よりも低いレベルにある特許請求の範囲
   第２項に記載の電界効果トランジスタ。 （４１ドレイン拡散層がゲート電極と同じレベルにある
   特許請求の範囲第３項に記載の電界効果トランジスタ、 （５）　　二つの電界効果トランジスタが一方のトラン
   ジスタのソースまたはドレイン電極と他方のトランジス
   タのソースまたはドレイン電極との間に延出された共通
   の接点によって直列に接続されてなるインバータにおい
   て、前記二つのトランジスタがいずれも溝付構造であっ
   て、同様な閾値電圧特性を有し、かつ形状寸法およびド
   ーパント濃度に関して閾値電圧が基板バイアスの減少関
   数となるような前記形状およびｎ度特性を有しているイ
   ンバータ。