DE3337123A1

DE3337123A1 - Feldeffekttransistor

Info

Publication number: DE3337123A1
Application number: DE19833337123
Authority: DE
Inventors: John Charles Colwall Herefordshire White
Original assignee: UK Secretary of State for Defence
Current assignee: UK Secretary of State for Defence
Priority date: 1982-10-12
Filing date: 1983-10-12
Publication date: 1984-04-12
Also published as: GB2129216A; GB2129216B; JPS5990960A; GB8327060D0; CA1218471A; FR2534417A1

Description

-Z-

The Secretary of State for Defence in Her Britannic Majesty¹ s Government of the United Kingdom of Great Britain and Northern Ireland, WhitehaLl, London SWlA 2HB

Großb r i tann ien

FeIdeffekttransistor

Die Erfindung bezieht sich auf Feldeffekttransistoren (FET's), d. h. Transistoren des Typs, die aus einem Halbleitermaterialsubstrat mit ein Source und ein Drain bildenden dotierten Bereichen, Elektrodenkontakten an den Source- und Drainbereichen und einer Gateelektrode dazwischen bestehen, die den Ladungsstrom zwischen dem Source und dem Drain steuert.

Solche Transistoren verbrauchen sehr wenig Energie und finden weite Anwendung als Logikbauelemente'und auch als andere Grundbauelemente in integrierten Schaltungen.

Ein herkömmlicher Feldeffekttransistor ist in Fig. 1 dargestellt. Er besteht aus einem p-Siliziumsubstrat, in welchem η-dotierte Bereiche, das Source und das Drain, begrenzt sind. Eine isolierte Metal 1gateelektrode ist über der Oberfläche des Substrats zwischen den Elektroden angeordnet, die das Source und das Drain kontaktieren. In dieser

COPY

Anordnung ist ein eingebauter geladener Verarmungsbereich unterhalb jedes der dotierten Source- und Drainbereiche. Der Verarmungsbereich erstreckt sich injjedem Fall bis unter das Gate. Wenn eine geeignete Arbeitsvorspannung an das Gate angelegt wird, wird ein Gateladungsverarmungsbereich unter der Gesamtheit des Gates induziert. Wenn diese Vorspannung ausreichend hoch ist, wird ein Inversionsbereich unter dem Gate induziert, der einen leitenden Kanalzwischen dem Source und dem Drain ergibt. Die an dieses Gate beim Einsatz' der Inversion, d. h. zu Beginn des Leitens, angelegte Spannung wird.Schwel 1enspannung genannt. Die Schwellenspannung hängt von der Erstreckung des Gateverarmungsbereichs und der Größe der darin induzierten Ladung ab. Allgemein wird, wie in Fig. 1 gezeigt, die Erstreckung des Gateverarmungsbereichs auch durch das Source und das Drain, insbesondere in Kleingeometrieanordnungen, beeinflußt. Je geringer die Source- und Drainübergangstiefen sind, umso geringer ist der Einfluß des Source und Drain auf die Schwellenspannung. In Gegenwart einer verhältnismäßig hohen Substratvorspannung, d. h. der zwischen dem Source/Drain und dem Substrat angelegten Spannung, gibt es eine niedrigere Grenze für den Ladungsanteil, der durch das Gate gesteuert werden kann. Sobald diese Grenze erreicht ist, beeinträchtigt ein weiterer Anstieg der Substratvorspannung die Schwellenspannung nicht merklich. Bis zu dieser Grenze wächst die Größe der Schwellenspannung stetig mit der Substratvorspannung.

Zur Bildung einer Inverterschaltung, die herkömmliche Feldeffekttransistoren verwendet, einer Schaltung, die mit einer einzigen Stromzufuhr betrieben werden kann, ist es üblich, verschiedene Arten von Transistoren, z. B. n-Kanal-

COPY ORIGINAL INSPECTED

mit p-Kanal- oder Anreicherungsart- mit Verarmungsart-Anordnungen zu kombinieren. Ein Beispiel hierfür ist in Fig. 2 gezeigt, nämlich ein herkömmlicher Komplementär-Metalloxid-Halbleiterfeldeffekttransistor (CMOS)-Inverter. Die Schwierigkeit bei herkömmlichen Invertern ist das Erfordernis zweier unterschiedlicher Transistortypen, und dies erfordert mehrere und komplizierte Herstell schritte .

Es sind auch Feldeffekttransistoren mit in einer Nut vorgesehenem Gate bekannt, d. h. Transistoren, bei denen die isolierte Gateelektrode an der Basis einer Nut im Halbleitersubstrat zwischen den dotierten Source- und Drainbereichen vorgesehen ist. Ein besonderes Beispiel dieser Art des Transistoraufbaues mit einer steilwandigen Nut, und zwar ein Stufengate-Feldeffekttransistor ist in der GB-Patentanmel dung 2 1.03 013A beschrieben. Wie darin erläutert, kann eine solche Anordnung nach einem Verfahren mit den folgenden Schritten hergestellt werden: Vorsehen eines Substrats aus einem Einkristallhalbleitermaterial; Bilden eines überschußdotierten Haibleitermaterialbereichs zum Erzeugen der Source- und Drainbereiche; Bilden einer stellwandigen Nut zwischen und unmittelbar angrenzend an die Source- und Drainbereiche, die sich in Tiefenrichtung wenigstens bis zur Grenzfläche zwischen dem überschußdotierten Material und dem darunterliegenden Substratmaterial erstreckt; Bilden einer isolierenden Schicht über der Oberfläche der Nut und über dem überschußdotierten Material, wobei ein Fenster in der isolierenden Schicht zur Freilegung der Source- und Drainbereiche des überschußdotierten Materials vorgesehen wird; Abscheiden von Leitermaterial zur gleichzeitigen Bedeckung der freigelegten

ORIGINAL SMSPECTED

COPY !

Source- und Drainbereiche und der Basis der Nut mit Ausschluß der steilen Seitenwände der Nut; und Anlassen des Ganzen zur Konsolidierung der Kontaktübergänge zwischen dem Leitermaterial und dem überschußdotierten Material. Diese Anordnung kann beispielsweise in p-Siliziumhalbleitermaterial erzeugt werden, und hierzu wird die Substratoberseite parallel zur (110)-Kristal1 ebene ausgerichtet gewählt. Die steilwandige Nut wird durch Ätzen unter Verwendung eines richtungsabhängigen Ätzmittels gebildet, wobei die Nutgrenzen in der (111)-Kristal!ebene liegen. Ein geeignetes Ätzmittel ist eine wässerige Lösung von diazin-katalysiertem Äthylendiaminpyrocatechol.

Der Erfindung liegt die Aufgabe zugrunde, einen Feldeffekttransistor zu entwickeln, dessen Schwellenspannung mit Anstieg der Substratvorspannung sinkt, und damit eine einfachere Art und Herstellung des erwähnten Inverters zu ermöglichen.

Es wurde nun für Stufengate-Feldeffekttransistoren, und dies gilt auch für andere Nutgate-Feldeffekttransistoren, gefunden, daß bei einer geeigneten Wahl der geometrischen Abmessungen und der Substratdotierstoffkonzentration erreicht werden kann, daß die Schwellenspannung mit Anstieg der Substratvorspannung sinkt.

Solche neuen Eigenschaften können vorteilhaft beim Aufbau von Logikbauel ementen ausgenutzt werden. Ein besonderer' Vorteil läßt sich durch Verwendung solcher Anordnungen in Paaren bei der Auslegung von Inverterschaltungen erzielen. Solche Schaltungen können mit gleichen Transistoren hergestellt werden, wobei jeder nominell die gleiche

COPY

Schwellenspannungscharakteristik hat, und ein solcher Inverter kann mit einer minimalen Zahl von Herstellschritten erzeugt werden.

Gegenstand der Erfindung, womit die genannte Aufgabe gelöst wird, ist ein Feldeffekttransistor, der aus einem Halbleitermaterial substrat mit ein Source und ein Drain bildenden dotierten Bereichen, Elektrodenkontakten an den Source- und Drainbereichen und einer am Boden einer im Substrat gebildeten Nut vorgesehenen Gateelektrode zum Steuern des Ladungsstroms zwischen dem Source und dem Drain besteht, mit dem Kennzeichen, daß die geometrischen Abmessungen, d. h. die Tiefe der Nut und die Länge des Kanals zwischen dem Source und dem Drain um den Boden der Nut herum, sowie auch die Dotierstoffkonzentration im Substrat sämtlich derart sind, daß nach Anlegen einer Substratvorspannung der Feldeffekttransistor eine. Charakteristik aufweist, gemäß der seine Schwellenspannung mit der Substratvorspannung sinkt.

Es wurde als vorteilhaft gefunden, als Nut eine mit stellen Seitenwänden zu verwenden. Alternativ kann jedoch auch eine Nut mit abgerundeten Wänden verwendet werden, oder die Nut kann, von asymmetrischem Stufenaufbau sein.

Entsprechende Ausbildungen der Nut sind in den Ansprüchen 2 bis 4 gekennzeichnet.

Gegenstand der Erfindung ist außerdem ein Inverter, bestehend aus zwei Feldeffekttransistoren, die durch einen gemeinsamen Kontakt in Reihe geschaltet sind, der sich zwischen der Source- oder Drainelektrode des einen FeId-

COPY

effekttransistors und der Source- oder Drainelektrode des anderen Feldeffekttransistors erstreckt, der durch die Verwendung zweier erfindungsgemäßer Feldeffekttransistoren mit gleicher Schwellenspannung gekennzeichnet ist.

Die Erfindung wird anhand der in der Zeichnung veranschaulichten Ausführungsbeispiele näher erläutert; darin zeigen:

Fig. 1 einen Querschnitt eines Feldeffekttransistors herkömmlichen Aufbaus;

Fig. 2 ein Schaltbild zur Darstellung der Schaltung für einen herkömmlichen CMOS-Inverter;

Fig. 3 einen Querschnitt des Aufbaus eines Stufengate-Feldeffekttransistors;

Fig. 4 und 5 Diagramme zur Darstellung der Eigenschaften der Schwellenspannung in Abhängigkeit von der Substratvorspannung für einen herkömmlichen Feldeffekttransistor, einen Stufengate-Feldeffekttransistor und einen alternativen Nuten-' gate-FeIdeffekttransi stor;

Fig. 6 einen Querschnitt des Aufbaus eines alternativen Nutengate-Feldeffekttransistors;

Fig. 7 einen Querschnitt des Aufbaus eines asymmetrischen Stufengate-Feldeffekttransistors; und

Fig. 8 ein Schaltbild für einen Stufengate-Inverter.

Es werden nun beispielsweise Ausführungsarten der Erfindung anhand der Zeichnung beschrieben.

copy

ς>οο / ι

Der in Fig. 3 dargestellte Stufengate-Metall-Oxid-Hai bleiterfeldeffekttransistor 1 besteht aus einem Substrat 3 aus p-Halbleitersi1iziummaterial , in dem zwei η-dotierte Bereiche 5 und 7, d. h. der Sourcebereich und der Drainbereich gebildet sind. Eine Nut 9 wurde selektiv in dieses Substrat 3 geätzt und hat steile Seitenwände 11 und 13. Metallelektrodenkontakte für das Source und das Drain, nämlich die Elektroden 15 und 17 sind vorgesehen, und eine isolierte Gateelektrode ist am Boden der Nut gebildet, die vom Substrat 3 durch eine Schicht 21 aus Isoliermaterial, nämlich Siliziumoxid, beabstandet ist. So ergeben sich Ladungsverarmungsschichten 25 und 27. Diese befinden sich unter den Source- und Drainbereichen 5 bzw. 7. Wenn eine Vorspannung zwischen dem Source 5 und dem Substrat 3 angelegt wird, sammelt sich eine induzierte Gateladung 23 unterhalb des Gate 19. Wie in Fig. -3 ersichtlich ist, erstreckt sich diese Ladung nach außen unterhalb sowohl des Source 5 als auch des Drain 7.

Die Kanallänge L dieser Anordnung, d. h. der Mindestabstand zwischen dem Source 5 und dem Drain 7, der längs der Seitenwände 11, 13 und des Bodensder Nut 9 gemessen wird, ist gezeigt, und es ist auch die Tiefe R. dieser

Nut 9 angedeutet, die zwischen dem Boden des Sourcebereichs 5 und dem Boden der Nut 9 gemessen ist. Die Eigenschaften der Schwellenspannung in Abhängigkeit von der Substratvorspannung wurden für diesen Transistor 1 berechnet und sind in den Fig. 4 und 5 gezeigt. Zum Vergleich sind auch die Eigenschaften der Schwellenspannung in Abhängigkeit von der Substratvorspannung für einen üblichen Metalloxidhalbleiter dargestellt. Aus Fig. 4

COPY

ORIGINAL INSPECTED

\* \/ I I A.

ist ersichtlich, daß beim üblichen Transistor die Schwellenspannung stetig mit dem Anstieg der Substratvorspannung wächst. In Fig. 4 sind die zur Berechnung verwendeten Parameter folgendermaßen angegeben:

L = 2 pm

R-J = 0,5 pm

N_A = 1 χ 10¹⁶ Akzeptoren/cm³

C_0x = 3 χ 10~⁸ F/cm²,

worin N» die p-Substratdotierakzeptorkonzentration und C die Kapazität je Flächeneinheit der Oxidschicht 21

bedeuten. Die Charakteristik für den Stufengatetransistör 1 zeigt ein sinkendes Verhalten für die Schwellenspannung mit der Substratvorspannung bei einer Vorspannung negativen Wertes über etwa 6 V. Dieses Verhalten ist randwertig, und für diese Werte der geometrischen Parameter L, R-, C

J OX

kann man sehen, daß die Akzeptorkonzentration N_fl von

1 fi ^

1 χ 10 Akzeptoren je cm eine obere Grenze für den Beginn dieses Verhaltens-ist. Gemäß Fig. 5 ist der Schwellenspannungsabfall mit der Substratvorspannung ausgeprägter. Dies entspricht einer Akzeptorkonzentration von

15 3
1 χ 10 je cm . In Fig. 5 ist auch die Charakteristik für einen Nutengate-Metal1-Oxid-Haibleiter-Feldeffekttransistor dargestellt, und aus diesem Vergleich ist ersichtlich, daß die Wirkung weniger ausgeprägt ist und etwa

denen

zwischen für die übliche Anordnung und die Stufengate anordnung 1 liegt.

Die Anordnung, für die diese Charakteristik berechnet wurde, ist in Fig. 6 dargestellt. Bei dieser Anordnung hat die Nut halbkreisprofilierte Seiten 11' und 13', und diese

ORIGINAL INSPECTED

COPY ]

Anordnung ist weiter durch die Übergangstiefe, die Tiefe D des Sourcebereichs 5 gekennzeichnet. Für die in Fig. 5 gezeigte Charkateristik hat die Tiefe D einen Wert von 0,05 pm. Diese Charakteristik wurde unter der Annahme . berechnet, daß die Seiten 11 und 13 ein regelmäßiges halbkreisförmiges Profil haben, ein Profil mit einem Radius, der durch die Summe der übergangstiefe'D und der Nutentiefe R. gegeben ist. Dies ist eine vernünftige

Annäherung für eine Nut, die durch nasses Ätzen gebildet wird.

Die Ursprünge dieses Effekts können unter Berücksichtigung der Massenladung 23, die durch das Gate gesteuert wird, im Vergleich mit der durch die Source- und Drainbereiche gesteuerte«Ladung verstanden werden. Es wird auf Fig. 3 verwiesen. Wenn die Substratvorspannung wächst, wird der Teil der Ladung 23, der sich unterhalb der Source- und Drainbereiche 5 und 7 erstreckt, wachsend durch das Source/Drain beeinflußt. Der durch das Gate gesteuerte Anteil (der seinerseits die Schwellenspannung bestimmt) sinkt, und unter bestimmten Bedingungen der Substratdotierung, der Kanallänge und der Nutentiefe sinkt die Schwellenspannung tatsächlich mit der Substratvorspannung. Das sich ändernde Volumen der Ladung 23 für die erhöhte Vorspannung ist durch die gestrichelten Linien in Fig. 3 angedeutet. Für eine hohe Substratvorspannung ist die durch das Gate gesteuerte Ladung auf die unmittelbar unterhalb des Gate beschränkt. Eine alternative Art der Betrachtung dieses Effekts ist die Würdigung des Mechanismus als gesteuerte Kanallängenverkürzung.

Die bei der AbI eitung"dieser Eigenschaften verwendeten

Formeln sind, wie folgt:

Für den üblichen MOS-Transistor:

^VT ^{= V}T \^VF = ²

V-j. die Schwellenspannung ist, Vp die Flachbandspannung ist,

V-J. der normali ,sierte Wert der Schwellenspannung ist,

Q die Dichte der Verarmungsladung, eine Funktion der Siubstratvorspannung V_ß ist

ψ Ψ ein Parameter ist, der von der Akzeptorkonzentration . abhängt, die durch die Gleichung gegeben wird:

kT

ⁿi

worin:· k die BoItzmann-Konstante ist; T die Temperatur in K ist; q die elektronische Ladungskonstante ist; und

n. die· Eigenleitungsträgerkonzentration für das "Siliziumsubstrat ist.

Für den Stufengate-MOS-Transistor 1 wird dieser Ausdruck durch einen geometrischen und material abhängigen Faktor F modifiziert:

V_T = 2

+ F(Rj₁L)

COPY

333 7 ί

worin:

F(R.,L) -= ~ a-(2-tan0) R. + ω (~ - φ) } J ^ J^

tan3 = /(2R.*üi - RT)/ω ; und,

Der Parameter ^ , die SourceverarmungsUbergangstiefe, ist eine Funktion der Akzeptordichte und der Substratvorspannung V_ß:

^W ⁼ ^w ^(NA' ^V3^}

Aus diesen Formeln ist ersieht! ich ,\daß dieser Effekt von der Akzeptorkonzentration, der Nuttiefe und Kahailänge und der dielektrischen Dicke der Gateisolierung abhängig ist (Cqw ist ein Maß dieses letzteren Parameters).

Die Drainabhängigkeit der Schwellenspannung V^ läßt sich durch Verwendung eines asymmetrischen Aufbaus stark verringern. Ein Beispiel hierfür ist in Fig. 7 dargestellt. Bei diesem Aufbau ist der diffundierte Drainbereich 7 auf einem niedrigeren Niveau als der diffundierte Sourcebereich gebildet und fluchtet praktisch mit der Gateelektrode Die Grenze zwischen der Gateladung 23 und der Drainverarmungsladung 27 ist nahezu vertikal; .sehr wenig, wenn überhauf etwas von der Gateladung 23 erstreckt sich unterhalb des •Drain 7. Die Gateladung 23 ist daher verhältnismäßig unempfindlich gegenüber Drainspannungsänderungen.

Die vorstehend beschriebenen Transistoren 1 können zu einem Paar zusammengefaßt und beim Aufbau eines Inverters verwendet werden. Dieser Inverter 31 besteht, wie in Fig. 8 gezeigt, aus zwei identischen Stufengate-MOSFET's, von denen der eine der Hochziehtransistor 33 und der andere der Abwärtsziehtransistor 35 ist. Diese beiden Transistoren 33 und 35 sind in Reihe geschaltet; sie haben eine gemeinsame Elektrode 37, die den Drainbereich des einen Transistors mit dem Sourcebereich des anderen verbindet. Eingangsspannung wird an das Gate 39 des Abwärtsziehtransistors 35 angelegt, und die entsprechende Ausgangsspannung wird von der gemeinsamen Source-Drain-Elektrode 37 abgenommen. Die beiden Transistoren 33 und 35 sind zwischen einer Stromschiene an Spannung V und Erde E angeschlossen. Das Gate 41 des Hochzieh-, transistors 33 kann auf die Stromschiene oder die gemeinsame Elektrode bezogen werden:

Betriebsart 1: (Bezugnahme auf die Stromschiene):

Wenn die Ausgangsspannung V hoch ist und sich der

aUS

Schienenspannung V nähert, ist die Substratvorspannung für den Hochziehtransistor 33 hoch. In Fig. 5 ist ersichtlich, daß die Schwellenspannung für eine hohe Vorspannung negativ ist. Der Hochziehtransistor 33 wird so hart eingesteuert, und die Ausgangsspannung V, ,_ wird zur Schienenspannung V hochgezogen. Umgekehrtji st, wenn V niedrig ist, die Substratvorspannung niedrig, jedoch ist die Schwellenspannung hoch, und der Hochziehtransistor 33 zeigt eine hohe Impedanz Z.

Dieses Verhalten ist ähnlich dem, das für einen Anreicherungs-Verarmungs-Inverter gefunden wird.

COPY

goo / ι

Betriebsart 2: (Bezugnahme auf die gemeinsame Elektrode):

Wenn die Ausgangsspannung V hoch ist, verhält sich die

Ct U ο

Anordnung, wie bereits beschrieben.

Wenn die Ausgangsspannung V₃₁,. niedrig ist, ist jedoch

aus

die Substratvorspannung hoch, und der Hochziehtransistor wird ausgeschaltet. Er zeigt eine sehr hohe Impedanz.

Dieses Verhalten ist ähnlich dem, das für einen CMOS-Inverter gefunden wird.

Die vorstehend beschriebenen Inverter haben so eine Arbeitsweise, die herkömmlichen Mischtyptransistor-Invertern ähnlich ist. Da jedoch die beiden Transistoren bei den vorstehend beschriebenen Invertern identisch sind, können sie während der gleichen Herste!1schritte gefertigt werden. Die Inverterherstellung wird so erheblich vereinfacht.

Claims

Ansprüche

Qi. Feldeffekttransistor (Fig. 3, 6 oder 7), der aus einem Halbleitermaterial substrat (3) mit ein Source (5) un,d ein Drain (7) bildenden dotierten Bereichen, Elektrodenkontakten (15, 17) an den Source- und Drainbereichen (5, 7) und einer am Boden einer im Substrat gebildeten Nut (9) vorgesehenen Gateelektrode (19) zum Steuern des Ladungsstroms zwischen dem Source (5) und dem Drain (7) besteht, ;

dadurch gekennzeichnet,

daß die geometrischen Abmessungen, d. h. die Tiefe der Nut (9 und die Länge (L) des Kanals zwischen dem Source (5) und dem Drain /7) um den Boden der Nut (9) herum, sowie auch die Dotierstoffkonzentration im Substrat (3) sämtlich derart sind, daß nach Anlegen einer Substratvorspannung der Feldeffekttransistor eine Charakteristik aufweist, gemäß < der seine Schwel l'enspannung mit der Substratvorspannung sinkt.
2. Feldeffekttransistor (Fig. 3 oder 7) nach Anspruch 1, dadurch gekennzeichnet,

daß die Wände (11, 13) der Nut (9) steil sind.
3'. Feldeffekttransistor (Fig. 7) nach Anspruch 2, dadurch gekennzeichnet,

daß die Nut (9) asymmetrische Stufenform hat und der Drain

293-(JX/6336/06J-TF

bereich (7) auf einem tieferen Niveau als der Sourcebereich (5) ist.
4._vFeldeffekttransistor nach Anspruch 3, dadurch gekennzeichnet,

daß der Drainbereich (7) mit der Gateelektrode (19) fluchtet,
5. Inverter (Fig. 8), bestehend aus zwei Feldeffekttransistoren (33, 35), die durch einen gemeinsamen Kontakt (37) in Reihe geschaltet sind, der sich zwischen der Source- oder Drainelektrode des einen Feldeffekttransistors (33) und der Source- oder Drainelektrode des anderen Feldeffekttransistors (35) erstreckt,

gekennzeichnet durch die Verwendung zweier Feldeffekttransistoren (33, 35) nach einem der Ansprüche 1 bis 4 mit gleicher Schwellenspannung.

ORIGINAL INSPECTED

COPY