JPS5971523A - 電子機器 - Google Patents
電子機器Info
- Publication number
- JPS5971523A JPS5971523A JP57182465A JP18246582A JPS5971523A JP S5971523 A JPS5971523 A JP S5971523A JP 57182465 A JP57182465 A JP 57182465A JP 18246582 A JP18246582 A JP 18246582A JP S5971523 A JPS5971523 A JP S5971523A
- Authority
- JP
- Japan
- Prior art keywords
- microprocessor
- power supply
- power
- key
- response
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
- G09G2330/021—Power management, e.g. power saving
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Direct Current Feeding And Distribution (AREA)
- Power Sources (AREA)
- Calculators And Similar Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は少なくともマイクロノロセッサ、キーが一ド
、表示装置を有する電子機器に関する。
、表示装置を有する電子機器に関する。
従来、この種の電子機器においては例えば一定時間欠の
キー人力が無いと表示装置の電源を切って節電を行なう
ものが知られているが、しかしマイクロプロセッサへの
電源が供給され続けるため充分な節電効果が得られない
欠点があった。
キー人力が無いと表示装置の電源を切って節電を行なう
ものが知られているが、しかしマイクロプロセッサへの
電源が供給され続けるため充分な節電効果が得られない
欠点があった。
この発明はこのような欠点を除去するだめに為されたも
ので、充分な節電ができる電子機器を提供することを目
的とする。
ので、充分な節電ができる電子機器を提供することを目
的とする。
この発明は少なくともマイクロノロセッサ、キーが−ド
、表示装置を有するものにおいて、マイクロプロセッサ
に対してキーピードからキー人力信号に応動して電源を
供給し、キー人力処理の終了に応動して電源の供給を停
止させ、かつ表示装置に対してマイクロノロセッサへの
電源供給開始に応動して電源を供給し、そのマイクログ
ロセツサへの電源供給の停止に応動し。て一定時間経過
後に電源供給を停止させたものである。
、表示装置を有するものにおいて、マイクロプロセッサ
に対してキーピードからキー人力信号に応動して電源を
供給し、キー人力処理の終了に応動して電源の供給を停
止させ、かつ表示装置に対してマイクロノロセッサへの
電源供給開始に応動して電源を供給し、そのマイクログ
ロセツサへの電源供給の停止に応動し。て一定時間経過
後に電源供給を停止させたものである。
以下、この発明の実施例を図面を参照して説明する。
第1図において1はマイクロプロセッサ、2はROM(
リード・オンリ・メモリ)、3はRAM(ランダム・ア
クセス・メモリ)、4はキーデート、5は表示装置、6
は出力ポートである。前記マイクロプロセッサ1と前記
ROM2、RAMJ、キービード42表示装置5.出カ
ポ−トロとはアドレス・パス・ライン7、データ・パス
・ライン8及びコントロールΦパス書ライン9によって
電気的に接続されている。前記マイクロプロセッサ1は
入力判断、制御、グロダラム実行、アドレス指定、演算
、データ制御等、前記ROM、?に格納されているグロ
グラムデータに基づいて前記RAMJ、キーデート4、
表示装置5、出力、t?−トロをそれぞれ制御する。電
源端子VCCに対して前記EtAMJ、キーボード4及
びタイマ10を直接接続するとともi/CNPN形の第
1のトランジスタ11のコレクタ・エミッタを介して前
記ROM、?を接続している。また前記電源端子VCC
に対してNPN形の第2のトランジスタ12のコレクタ
・エミッタを介して前記マイクロプロセッサ1、出力ポ
ートロ及びリセット信号発生回路13をそれぞれ接続し
ている。また前記電源端子VCCに対してPNP形の第
3のトランジスタ14のエミッタ・コレクタを介して前
記表示装置5を接続している。さらに前記電源端子VC
Cに対して第11第2のフリラグフロツノ15.16を
直接接続している。前記第1のフリラグフロッグ15は
前記キーデート4からのオン信号SONによってセット
され、前記出力ポートロからの第1のオフ信号5OFF
(+ )によってリセットされるもので、そのセット出
力端子Qを前記第1のトランジスタ11のペースに接続
している。前記第2の7リツプフロツ!16は前記キー
ボード4からのオン信号SONによってセットされ、前
記出力ポートロからの第2のオフ信号5OFF(2)に
よってリセットされるもので、そのセット出力端子Qを
前記第2のトランジスタ12のペースに接続している。
リード・オンリ・メモリ)、3はRAM(ランダム・ア
クセス・メモリ)、4はキーデート、5は表示装置、6
は出力ポートである。前記マイクロプロセッサ1と前記
ROM2、RAMJ、キービード42表示装置5.出カ
ポ−トロとはアドレス・パス・ライン7、データ・パス
・ライン8及びコントロールΦパス書ライン9によって
電気的に接続されている。前記マイクロプロセッサ1は
入力判断、制御、グロダラム実行、アドレス指定、演算
、データ制御等、前記ROM、?に格納されているグロ
グラムデータに基づいて前記RAMJ、キーデート4、
表示装置5、出力、t?−トロをそれぞれ制御する。電
源端子VCCに対して前記EtAMJ、キーボード4及
びタイマ10を直接接続するとともi/CNPN形の第
1のトランジスタ11のコレクタ・エミッタを介して前
記ROM、?を接続している。また前記電源端子VCC
に対してNPN形の第2のトランジスタ12のコレクタ
・エミッタを介して前記マイクロプロセッサ1、出力ポ
ートロ及びリセット信号発生回路13をそれぞれ接続し
ている。また前記電源端子VCCに対してPNP形の第
3のトランジスタ14のエミッタ・コレクタを介して前
記表示装置5を接続している。さらに前記電源端子VC
Cに対して第11第2のフリラグフロツノ15.16を
直接接続している。前記第1のフリラグフロッグ15は
前記キーデート4からのオン信号SONによってセット
され、前記出力ポートロからの第1のオフ信号5OFF
(+ )によってリセットされるもので、そのセット出
力端子Qを前記第1のトランジスタ11のペースに接続
している。前記第2の7リツプフロツ!16は前記キー
ボード4からのオン信号SONによってセットされ、前
記出力ポートロからの第2のオフ信号5OFF(2)に
よってリセットされるもので、そのセット出力端子Qを
前記第2のトランジスタ12のペースに接続している。
前記タイマ10は前記マイクロプロセッサ1及び出力ポ
ートロへの電源電圧をリセット信号として入力し、この
電源電圧がゼロのとき前記表示装置5で使用されるクロ
ック信号CKをカウントし、そのカウント値が設定値に
達したとき出力端子Qにハイレベル信号を出力するもの
で、その出力端子Qを前記第3のトランジスタ140ペ
ースに接続している。前記リセット信号発生回路13は
電源が投入されるとある短時間前記マイクロプロセッサ
1にリセット信号を供給している。前記キーボード4は
第2図に示すようにキーマトリックス回路4ノの横ライ
ンをデコーダ42の出力端子に接続するとともに抵抗4
3,43.・・・を介して接地し、縦ラインをその一端
を抵抗44,44.・・・を介して電源端子VccK接
続し、その他端を複数の否定入力端子をもつオア回路4
5の各入力端子に接続するとともにバッファ回路46の
入力端子に接続している。そして前記デコーダ42及ヒ
ハツフア回路46に前記コントロール・パス・ライン9
が接続され、前記バッファ回路46の出力端子にデータ
・パス・ライン8が接続されている。前記オア回路45
から前記オン信号SONを出力している。前記出力ポー
トロは前記マイクロプロセッサ1に制御され、前記RO
M2のグログラムデータが前記RAM、?に転送されて
いるか否かがチェックされた後に前記第1のオフ信号5
orF(+)を出力し、かつキー処理、その後のレノス
タ退避が行なわれた後に前記第2のオフ信号5OFF
(2)を出力している。
ートロへの電源電圧をリセット信号として入力し、この
電源電圧がゼロのとき前記表示装置5で使用されるクロ
ック信号CKをカウントし、そのカウント値が設定値に
達したとき出力端子Qにハイレベル信号を出力するもの
で、その出力端子Qを前記第3のトランジスタ140ペ
ースに接続している。前記リセット信号発生回路13は
電源が投入されるとある短時間前記マイクロプロセッサ
1にリセット信号を供給している。前記キーボード4は
第2図に示すようにキーマトリックス回路4ノの横ライ
ンをデコーダ42の出力端子に接続するとともに抵抗4
3,43.・・・を介して接地し、縦ラインをその一端
を抵抗44,44.・・・を介して電源端子VccK接
続し、その他端を複数の否定入力端子をもつオア回路4
5の各入力端子に接続するとともにバッファ回路46の
入力端子に接続している。そして前記デコーダ42及ヒ
ハツフア回路46に前記コントロール・パス・ライン9
が接続され、前記バッファ回路46の出力端子にデータ
・パス・ライン8が接続されている。前記オア回路45
から前記オン信号SONを出力している。前記出力ポー
トロは前記マイクロプロセッサ1に制御され、前記RO
M2のグログラムデータが前記RAM、?に転送されて
いるか否かがチェックされた後に前記第1のオフ信号5
orF(+)を出力し、かつキー処理、その後のレノス
タ退避が行なわれた後に前記第2のオフ信号5OFF
(2)を出力している。
このような構成の本発明実施例装置においてはキー人力
に対して第3図の流れ図で示す制御が行なわれる。すな
わちキーボード4においてギーの入力操作が行なわれる
とキーマトリックス回路41における縦ラインのいずれ
かがローレベルになるのでオア回路45からオン信号S
ONが出力される。これによシ第1.第2のフリツノフ
ロツノ15.16がセットされる。しかして第1、第2
のトランジスタ11.12がオンされ、マイクロプロセ
ッサ1.出力ポートロ及びリセット信号発生回路13へ
の電源供給が開始される。そして電源供給開始しである
短時間はリセット信号発生回路13からのリセット信号
によりマイクロプロセッサノの動作が禁止される。寸だ
第2のトランジスタ12のオンによってタイマ10にリ
セット信号が入力され、出力端子Qがローレベルとなっ
て第3のトランジスタ14がオンし表示装置5への電源
供給も開始される。リセット信号発生回路13からのリ
セット信号の出力が停止されるとマ・fクロプロセッサ
1は先ずROM、’からrtAMJに必要なデータが転
送されているか盃かをチェックし、転送されていなけれ
ばそれを転送する。この処理が終了するとマイクロプロ
セッサ1は出力ポートロを制御して第1のオフ信号5O
FF (+ )を第1のフリップフロップ15に供給さ
せる。これによシ第1のフリップフロップ15がリセッ
トされ、したがって第°1のトランジスタ11がオフさ
れROM2への電源供給が停止される。その後マイクロ
ノロセッサ1はキーボード4から操作されたキーの読込
みを行なってその処理を行なう。このキー処理が終了す
るとマイクロプロセッサ1はレジスタ退避を行なってか
ら出力ポートロを制御して第2のオフ信号5OFF (
2)を第2のフリップフロラ:7″16に供給させる。
に対して第3図の流れ図で示す制御が行なわれる。すな
わちキーボード4においてギーの入力操作が行なわれる
とキーマトリックス回路41における縦ラインのいずれ
かがローレベルになるのでオア回路45からオン信号S
ONが出力される。これによシ第1.第2のフリツノフ
ロツノ15.16がセットされる。しかして第1、第2
のトランジスタ11.12がオンされ、マイクロプロセ
ッサ1.出力ポートロ及びリセット信号発生回路13へ
の電源供給が開始される。そして電源供給開始しである
短時間はリセット信号発生回路13からのリセット信号
によりマイクロプロセッサノの動作が禁止される。寸だ
第2のトランジスタ12のオンによってタイマ10にリ
セット信号が入力され、出力端子Qがローレベルとなっ
て第3のトランジスタ14がオンし表示装置5への電源
供給も開始される。リセット信号発生回路13からのリ
セット信号の出力が停止されるとマ・fクロプロセッサ
1は先ずROM、’からrtAMJに必要なデータが転
送されているか盃かをチェックし、転送されていなけれ
ばそれを転送する。この処理が終了するとマイクロプロ
セッサ1は出力ポートロを制御して第1のオフ信号5O
FF (+ )を第1のフリップフロップ15に供給さ
せる。これによシ第1のフリップフロップ15がリセッ
トされ、したがって第°1のトランジスタ11がオフさ
れROM2への電源供給が停止される。その後マイクロ
ノロセッサ1はキーボード4から操作されたキーの読込
みを行なってその処理を行なう。このキー処理が終了す
るとマイクロプロセッサ1はレジスタ退避を行なってか
ら出力ポートロを制御して第2のオフ信号5OFF (
2)を第2のフリップフロラ:7″16に供給させる。
これにより第2のフリップフロップ16がリセットされ
、したがって第2のトランジスタ12がオフされ、マイ
クロプロセッサ1、出力ポートロ及びリセット信号発生
回路13への電源供給が停止される。一方、第2のトラ
ンジスタ12がオフされることによってタイマ10への
リセット信号の供給が停止され、仁れによりタイマ10
は表示装置5のクロック信号CKをカウントする。そし
てタイマ10のカウント値が設定値に達する一定時間経
過後にタイマ10がタイムアツプし出力端子Q出力をノ
・イレペルにして第3のトランジスタ14をオフし、表
示装置5への電源供給が停止される。この場合タイマ1
0がタイム“アップする前に次のキー人力操作が行なわ
れるとタイマ10は第2のトランジスタ12がオンする
タイミングでリセットされるので、表示装置5への電源
供給は継続される。
、したがって第2のトランジスタ12がオフされ、マイ
クロプロセッサ1、出力ポートロ及びリセット信号発生
回路13への電源供給が停止される。一方、第2のトラ
ンジスタ12がオフされることによってタイマ10への
リセット信号の供給が停止され、仁れによりタイマ10
は表示装置5のクロック信号CKをカウントする。そし
てタイマ10のカウント値が設定値に達する一定時間経
過後にタイマ10がタイムアツプし出力端子Q出力をノ
・イレペルにして第3のトランジスタ14をオフし、表
示装置5への電源供給が停止される。この場合タイマ1
0がタイム“アップする前に次のキー人力操作が行なわ
れるとタイマ10は第2のトランジスタ12がオンする
タイミングでリセットされるので、表示装置5への電源
供給は継続される。
このように一定時間以上に亘ってキー人力が無い場合に
表示装置5への電源供給を停止して使用電力量を節′屯
するのみでなく、各キー人力によるキー処理が終了する
毎にマイクロプロセッサ1への電力供給を停止している
ので、使用電力量をよυ一層節電することができ、充分
な節電ができる。なお、この場合キー処理が終了する毎
にマイクロプロセッサ1への電源供給を停止し、キー人
力が行なわれる毎にマイクロプロセッサ1への電源供給
を開始させてキーの取込みを行なっているが、マイクロ
プロセッサ1への電源が投入されてキー人力を取込むま
での速度に比べて入間の手によるキー操作時間が充分に
長いので動作上問題は無い。まだマイクロプロセッサ1
への電源供給が停止できるため、静電気や雑音等によっ
てマイクロプロセッサ1が暴走し、誤動作を招く虞れは
全く無い。さらにROM、2、出力ポートロ、リセット
信号発生回路13への電源供給も停止できるのでさらに
節電効果を上げることができる。
表示装置5への電源供給を停止して使用電力量を節′屯
するのみでなく、各キー人力によるキー処理が終了する
毎にマイクロプロセッサ1への電力供給を停止している
ので、使用電力量をよυ一層節電することができ、充分
な節電ができる。なお、この場合キー処理が終了する毎
にマイクロプロセッサ1への電源供給を停止し、キー人
力が行なわれる毎にマイクロプロセッサ1への電源供給
を開始させてキーの取込みを行なっているが、マイクロ
プロセッサ1への電源が投入されてキー人力を取込むま
での速度に比べて入間の手によるキー操作時間が充分に
長いので動作上問題は無い。まだマイクロプロセッサ1
への電源供給が停止できるため、静電気や雑音等によっ
てマイクロプロセッサ1が暴走し、誤動作を招く虞れは
全く無い。さらにROM、2、出力ポートロ、リセット
信号発生回路13への電源供給も停止できるのでさらに
節電効果を上げることができる。
以上詳述したようにこの発明によれば、表示装置のみで
無くマイクロプロセッサへの電源も停止制御でき、充分
な節電ができる電子機器を提供できるものである。
無くマイクロプロセッサへの電源も停止制御でき、充分
な節電ができる電子機器を提供できるものである。
図はこの発明の実施例を示すもので、第1図はブロック
図、第2図はキーボードの回路図、第3図は要部制御過
程を示す流れ図である。 1・・・マイクロプロセッサ、2・・・ROM (’)
−ド争オンリ・メモリ)、3・・RAM(ランダム・
アクセス・メモリ)、4・・・キーボード、5・・・表
示装置、6・・・出力ポート、10・・・タイマ、12
・・・第2のトラン・ゾスタ、14・・・第3のトラン
ジスタ、16・・・第2のフリップフロッグ。
図、第2図はキーボードの回路図、第3図は要部制御過
程を示す流れ図である。 1・・・マイクロプロセッサ、2・・・ROM (’)
−ド争オンリ・メモリ)、3・・RAM(ランダム・
アクセス・メモリ)、4・・・キーボード、5・・・表
示装置、6・・・出力ポート、10・・・タイマ、12
・・・第2のトラン・ゾスタ、14・・・第3のトラン
ジスタ、16・・・第2のフリップフロッグ。
Claims (1)
- 少なくともマイクロプロセッサ、キーボード、表示装置
を有するものにおいて、前記キービードからのキー人力
信号に応動して前記マイクロプロセッサへの電源供給を
開始し、上記マイクロノロセッサによるキー人力処理の
終了に応動してそのマイクロプロセッサへの電源供給を
停止させる手段と、上記マイクロノロセッサへの電源供
給開始に応動して前記表示装置への電源供給を開始し、
上記マイクロノロセッサへの電源供給の停止に応動して
一定時間経過後に上記表示装置への電源供給を停止させ
る手段とを具備してなることを特徴とする電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57182465A JPS5971523A (ja) | 1982-10-18 | 1982-10-18 | 電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57182465A JPS5971523A (ja) | 1982-10-18 | 1982-10-18 | 電子機器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS5971523A true JPS5971523A (ja) | 1984-04-23 |
Family
ID=16118731
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP57182465A Pending JPS5971523A (ja) | 1982-10-18 | 1982-10-18 | 電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5971523A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0462614A (ja) * | 1990-06-30 | 1992-02-27 | Nec Home Electron Ltd | 携帯型データ処理装置 |
JPH09171499A (ja) * | 1995-12-20 | 1997-06-30 | Hitachi Ltd | 情報処理装置の節電方法、および節電機能を持つ情報処理装置 |
-
1982
- 1982-10-18 JP JP57182465A patent/JPS5971523A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0462614A (ja) * | 1990-06-30 | 1992-02-27 | Nec Home Electron Ltd | 携帯型データ処理装置 |
JPH09171499A (ja) * | 1995-12-20 | 1997-06-30 | Hitachi Ltd | 情報処理装置の節電方法、および節電機能を持つ情報処理装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS6349814B2 (ja) | ||
JP2919872B2 (ja) | 軽減された電力状態での活動制御装置を備える自動車のオーディオシステム | |
JPS5971523A (ja) | 電子機器 | |
JPH08274605A (ja) | 電気装置再起動回路 | |
KR0155558B1 (ko) | 휴대용 데이타 터미널의 절전 방법 및 그 장치 | |
JPH0142015B2 (ja) | ||
JPS61285521A (ja) | 低消費電力形コンピユ−タ装置 | |
JPS5971524A (ja) | 電子機器 | |
SE7704957L (sv) | System for att styra adressnycklar under avbrottstillstand | |
JPH05274063A (ja) | 再起動装置 | |
JPH0433671A (ja) | 遊戯機用の表示制御装置 | |
JPH0775384A (ja) | 遊技機器のステッピングモータ制御装置 | |
JPH0738776A (ja) | 映像信号処理回路 | |
JPS5879437A (ja) | 省電力型処理装置 | |
JPS6318180Y2 (ja) | ||
JPH06161907A (ja) | メモリ制御装置 | |
JPH04167113A (ja) | 情報処理装置 | |
JPH05274065A (ja) | プルアップ電圧供給方法 | |
JP2626165B2 (ja) | 半導体装置のリセット回路 | |
JPH0160251B2 (ja) | ||
JPS5585911A (en) | Sequence controller having input and output address alteration function | |
JPH0312751B2 (ja) | ||
JPH07311758A (ja) | 半導体集積回路及びこれを用いた携帯電子機器 | |
JPH06188368A (ja) | 低消費電力集積回路 | |
JPS5916069A (ja) | メモリ制御装置 |