JPS5971523A - 電子機器 - Google Patents
電子機器Info
- Publication number
- JPS5971523A JPS5971523A JP57182465A JP18246582A JPS5971523A JP S5971523 A JPS5971523 A JP S5971523A JP 57182465 A JP57182465 A JP 57182465A JP 18246582 A JP18246582 A JP 18246582A JP S5971523 A JPS5971523 A JP S5971523A
- Authority
- JP
- Japan
- Prior art keywords
- microprocessor
- power supply
- power
- key
- response
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
- G09G2330/021—Power management, e.g. power saving
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Direct Current Feeding And Distribution (AREA)
- Power Sources (AREA)
- Calculators And Similar Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は少なくともマイクロノロセッサ、キーが一ド
、表示装置を有する電子機器に関する。
、表示装置を有する電子機器に関する。
従来、この種の電子機器においては例えば一定時間欠の
キー人力が無いと表示装置の電源を切って節電を行なう
ものが知られているが、しかしマイクロプロセッサへの
電源が供給され続けるため充分な節電効果が得られない
欠点があった。
キー人力が無いと表示装置の電源を切って節電を行なう
ものが知られているが、しかしマイクロプロセッサへの
電源が供給され続けるため充分な節電効果が得られない
欠点があった。
この発明はこのような欠点を除去するだめに為されたも
ので、充分な節電ができる電子機器を提供することを目
的とする。
ので、充分な節電ができる電子機器を提供することを目
的とする。
この発明は少なくともマイクロノロセッサ、キーが−ド
、表示装置を有するものにおいて、マイクロプロセッサ
に対してキーピードからキー人力信号に応動して電源を
供給し、キー人力処理の終了に応動して電源の供給を停
止させ、かつ表示装置に対してマイクロノロセッサへの
電源供給開始に応動して電源を供給し、そのマイクログ
ロセツサへの電源供給の停止に応動し。て一定時間経過
後に電源供給を停止させたものである。
、表示装置を有するものにおいて、マイクロプロセッサ
に対してキーピードからキー人力信号に応動して電源を
供給し、キー人力処理の終了に応動して電源の供給を停
止させ、かつ表示装置に対してマイクロノロセッサへの
電源供給開始に応動して電源を供給し、そのマイクログ
ロセツサへの電源供給の停止に応動し。て一定時間経過
後に電源供給を停止させたものである。
以下、この発明の実施例を図面を参照して説明する。
第１図において１はマイクロプロセッサ、２はＲＯＭ（
リード・オンリ・メモリ）、３はＲＡＭ（ランダム・ア
クセス・メモリ）、４はキーデート、５は表示装置、６
は出力ポートである。前記マイクロプロセッサ１と前記
ＲＯＭ２、ＲＡＭＪ、キービード４２表示装置５．出カ
ポ−トロとはアドレス・パス・ライン７、データ・パス
・ライン８及びコントロールΦパス書ライン９によって
電気的に接続されている。前記マイクロプロセッサ１は
入力判断、制御、グロダラム実行、アドレス指定、演算
、データ制御等、前記ＲＯＭ、？に格納されているグロ
グラムデータに基づいて前記ＲＡＭＪ、キーデート４、
表示装置５、出力、ｔ？−トロをそれぞれ制御する。電
源端子ＶＣＣに対して前記ＥｔＡＭＪ、キーボード４及
びタイマ１０を直接接続するとともｉ／ＣＮＰＮ形の第
１のトランジスタ１１のコレクタ・エミッタを介して前
記ＲＯＭ、？を接続している。また前記電源端子ＶＣＣ
に対してＮＰＮ形の第２のトランジスタ１２のコレクタ
・エミッタを介して前記マイクロプロセッサ１、出力ポ
ートロ及びリセット信号発生回路１３をそれぞれ接続し
ている。また前記電源端子ＶＣＣに対してＰＮＰ形の第
３のトランジスタ１４のエミッタ・コレクタを介して前
記表示装置５を接続している。さらに前記電源端子ＶＣ
Ｃに対して第１１第２のフリラグフロツノ１５．１６を
直接接続している。前記第１のフリラグフロッグ１５は
前記キーデート４からのオン信号ＳＯＮによってセット
され、前記出力ポートロからの第１のオフ信号５ＯＦＦ
（＋ ）によってリセットされるもので、そのセット出
力端子Ｑを前記第１のトランジスタ１１のペースに接続
している。前記第２の７リツプフロツ！１６は前記キー
ボード４からのオン信号ＳＯＮによってセットされ、前
記出力ポートロからの第２のオフ信号５ＯＦＦ（２）に
よってリセットされるもので、そのセット出力端子Ｑを
前記第２のトランジスタ１２のペースに接続している。
リード・オンリ・メモリ）、３はＲＡＭ（ランダム・ア
クセス・メモリ）、４はキーデート、５は表示装置、６
は出力ポートである。前記マイクロプロセッサ１と前記
ＲＯＭ２、ＲＡＭＪ、キービード４２表示装置５．出カ
ポ−トロとはアドレス・パス・ライン７、データ・パス
・ライン８及びコントロールΦパス書ライン９によって
電気的に接続されている。前記マイクロプロセッサ１は
入力判断、制御、グロダラム実行、アドレス指定、演算
、データ制御等、前記ＲＯＭ、？に格納されているグロ
グラムデータに基づいて前記ＲＡＭＪ、キーデート４、
表示装置５、出力、ｔ？−トロをそれぞれ制御する。電
源端子ＶＣＣに対して前記ＥｔＡＭＪ、キーボード４及
びタイマ１０を直接接続するとともｉ／ＣＮＰＮ形の第
１のトランジスタ１１のコレクタ・エミッタを介して前
記ＲＯＭ、？を接続している。また前記電源端子ＶＣＣ
に対してＮＰＮ形の第２のトランジスタ１２のコレクタ
・エミッタを介して前記マイクロプロセッサ１、出力ポ
ートロ及びリセット信号発生回路１３をそれぞれ接続し
ている。また前記電源端子ＶＣＣに対してＰＮＰ形の第
３のトランジスタ１４のエミッタ・コレクタを介して前
記表示装置５を接続している。さらに前記電源端子ＶＣ
Ｃに対して第１１第２のフリラグフロツノ１５．１６を
直接接続している。前記第１のフリラグフロッグ１５は
前記キーデート４からのオン信号ＳＯＮによってセット
され、前記出力ポートロからの第１のオフ信号５ＯＦＦ
（＋ ）によってリセットされるもので、そのセット出
力端子Ｑを前記第１のトランジスタ１１のペースに接続
している。前記第２の７リツプフロツ！１６は前記キー
ボード４からのオン信号ＳＯＮによってセットされ、前
記出力ポートロからの第２のオフ信号５ＯＦＦ（２）に
よってリセットされるもので、そのセット出力端子Ｑを
前記第２のトランジスタ１２のペースに接続している。
前記タイマ１０は前記マイクロプロセッサ１及び出力ポ
ートロへの電源電圧をリセット信号として入力し、この
電源電圧がゼロのとき前記表示装置５で使用されるクロ
ック信号ＣＫをカウントし、そのカウント値が設定値に
達したとき出力端子Ｑにハイレベル信号を出力するもの
で、その出力端子Ｑを前記第３のトランジスタ１４０ペ
ースに接続している。前記リセット信号発生回路１３は
電源が投入されるとある短時間前記マイクロプロセッサ
１にリセット信号を供給している。前記キーボード４は
第２図に示すようにキーマトリックス回路４ノの横ライ
ンをデコーダ４２の出力端子に接続するとともに抵抗４
３，４３．・・・を介して接地し、縦ラインをその一端
を抵抗４４，４４．・・・を介して電源端子ＶｃｃＫ接
続し、その他端を複数の否定入力端子をもつオア回路４
５の各入力端子に接続するとともにバッファ回路４６の
入力端子に接続している。そして前記デコーダ４２及ヒ
ハツフア回路４６に前記コントロール・パス・ライン９
が接続され、前記バッファ回路４６の出力端子にデータ
・パス・ライン８が接続されている。前記オア回路４５
から前記オン信号ＳＯＮを出力している。前記出力ポー
トロは前記マイクロプロセッサ１に制御され、前記ＲＯ
Ｍ２のグログラムデータが前記ＲＡＭ、？に転送されて
いるか否かがチェックされた後に前記第１のオフ信号５
ｏｒＦ（＋）を出力し、かつキー処理、その後のレノス
タ退避が行なわれた後に前記第２のオフ信号５ＯＦＦ
（２）を出力している。
ートロへの電源電圧をリセット信号として入力し、この
電源電圧がゼロのとき前記表示装置５で使用されるクロ
ック信号ＣＫをカウントし、そのカウント値が設定値に
達したとき出力端子Ｑにハイレベル信号を出力するもの
で、その出力端子Ｑを前記第３のトランジスタ１４０ペ
ースに接続している。前記リセット信号発生回路１３は
電源が投入されるとある短時間前記マイクロプロセッサ
１にリセット信号を供給している。前記キーボード４は
第２図に示すようにキーマトリックス回路４ノの横ライ
ンをデコーダ４２の出力端子に接続するとともに抵抗４
３，４３．・・・を介して接地し、縦ラインをその一端
を抵抗４４，４４．・・・を介して電源端子ＶｃｃＫ接
続し、その他端を複数の否定入力端子をもつオア回路４
５の各入力端子に接続するとともにバッファ回路４６の
入力端子に接続している。そして前記デコーダ４２及ヒ
ハツフア回路４６に前記コントロール・パス・ライン９
が接続され、前記バッファ回路４６の出力端子にデータ
・パス・ライン８が接続されている。前記オア回路４５
から前記オン信号ＳＯＮを出力している。前記出力ポー
トロは前記マイクロプロセッサ１に制御され、前記ＲＯ
Ｍ２のグログラムデータが前記ＲＡＭ、？に転送されて
いるか否かがチェックされた後に前記第１のオフ信号５
ｏｒＦ（＋）を出力し、かつキー処理、その後のレノス
タ退避が行なわれた後に前記第２のオフ信号５ＯＦＦ
（２）を出力している。
このような構成の本発明実施例装置においてはキー人力
に対して第３図の流れ図で示す制御が行なわれる。すな
わちキーボード４においてギーの入力操作が行なわれる
とキーマトリックス回路４１における縦ラインのいずれ
かがローレベルになるのでオア回路４５からオン信号Ｓ
ＯＮが出力される。これによシ第１．第２のフリツノフ
ロツノ１５．１６がセットされる。しかして第１、第２
のトランジスタ１１．１２がオンされ、マイクロプロセ
ッサ１．出力ポートロ及びリセット信号発生回路１３へ
の電源供給が開始される。そして電源供給開始しである
短時間はリセット信号発生回路１３からのリセット信号
によりマイクロプロセッサノの動作が禁止される。寸だ
第２のトランジスタ１２のオンによってタイマ１０にリ
セット信号が入力され、出力端子Ｑがローレベルとなっ
て第３のトランジスタ１４がオンし表示装置５への電源
供給も開始される。リセット信号発生回路１３からのリ
セット信号の出力が停止されるとマ・ｆクロプロセッサ
１は先ずＲＯＭ、’からｒｔＡＭＪに必要なデータが転
送されているか盃かをチェックし、転送されていなけれ
ばそれを転送する。この処理が終了するとマイクロプロ
セッサ１は出力ポートロを制御して第１のオフ信号５Ｏ
ＦＦ （＋ ）を第１のフリップフロップ１５に供給さ
せる。これによシ第１のフリップフロップ１５がリセッ
トされ、したがって第°１のトランジスタ１１がオフさ
れＲＯＭ２への電源供給が停止される。その後マイクロ
ノロセッサ１はキーボード４から操作されたキーの読込
みを行なってその処理を行なう。このキー処理が終了す
るとマイクロプロセッサ１はレジスタ退避を行なってか
ら出力ポートロを制御して第２のオフ信号５ＯＦＦ （
２）を第２のフリップフロラ：７″１６に供給させる。
に対して第３図の流れ図で示す制御が行なわれる。すな
わちキーボード４においてギーの入力操作が行なわれる
とキーマトリックス回路４１における縦ラインのいずれ
かがローレベルになるのでオア回路４５からオン信号Ｓ
ＯＮが出力される。これによシ第１．第２のフリツノフ
ロツノ１５．１６がセットされる。しかして第１、第２
のトランジスタ１１．１２がオンされ、マイクロプロセ
ッサ１．出力ポートロ及びリセット信号発生回路１３へ
の電源供給が開始される。そして電源供給開始しである
短時間はリセット信号発生回路１３からのリセット信号
によりマイクロプロセッサノの動作が禁止される。寸だ
第２のトランジスタ１２のオンによってタイマ１０にリ
セット信号が入力され、出力端子Ｑがローレベルとなっ
て第３のトランジスタ１４がオンし表示装置５への電源
供給も開始される。リセット信号発生回路１３からのリ
セット信号の出力が停止されるとマ・ｆクロプロセッサ
１は先ずＲＯＭ、’からｒｔＡＭＪに必要なデータが転
送されているか盃かをチェックし、転送されていなけれ
ばそれを転送する。この処理が終了するとマイクロプロ
セッサ１は出力ポートロを制御して第１のオフ信号５Ｏ
ＦＦ （＋ ）を第１のフリップフロップ１５に供給さ
せる。これによシ第１のフリップフロップ１５がリセッ
トされ、したがって第°１のトランジスタ１１がオフさ
れＲＯＭ２への電源供給が停止される。その後マイクロ
ノロセッサ１はキーボード４から操作されたキーの読込
みを行なってその処理を行なう。このキー処理が終了す
るとマイクロプロセッサ１はレジスタ退避を行なってか
ら出力ポートロを制御して第２のオフ信号５ＯＦＦ （
２）を第２のフリップフロラ：７″１６に供給させる。
これにより第２のフリップフロップ１６がリセットされ
、したがって第２のトランジスタ１２がオフされ、マイ
クロプロセッサ１、出力ポートロ及びリセット信号発生
回路１３への電源供給が停止される。一方、第２のトラ
ンジスタ１２がオフされることによってタイマ１０への
リセット信号の供給が停止され、仁れによりタイマ１０
は表示装置５のクロック信号ＣＫをカウントする。そし
てタイマ１０のカウント値が設定値に達する一定時間経
過後にタイマ１０がタイムアツプし出力端子Ｑ出力をノ
・イレペルにして第３のトランジスタ１４をオフし、表
示装置５への電源供給が停止される。この場合タイマ１
０がタイム“アップする前に次のキー人力操作が行なわ
れるとタイマ１０は第２のトランジスタ１２がオンする
タイミングでリセットされるので、表示装置５への電源
供給は継続される。
、したがって第２のトランジスタ１２がオフされ、マイ
クロプロセッサ１、出力ポートロ及びリセット信号発生
回路１３への電源供給が停止される。一方、第２のトラ
ンジスタ１２がオフされることによってタイマ１０への
リセット信号の供給が停止され、仁れによりタイマ１０
は表示装置５のクロック信号ＣＫをカウントする。そし
てタイマ１０のカウント値が設定値に達する一定時間経
過後にタイマ１０がタイムアツプし出力端子Ｑ出力をノ
・イレペルにして第３のトランジスタ１４をオフし、表
示装置５への電源供給が停止される。この場合タイマ１
０がタイム“アップする前に次のキー人力操作が行なわ
れるとタイマ１０は第２のトランジスタ１２がオンする
タイミングでリセットされるので、表示装置５への電源
供給は継続される。
このように一定時間以上に亘ってキー人力が無い場合に
表示装置５への電源供給を停止して使用電力量を節′屯
するのみでなく、各キー人力によるキー処理が終了する
毎にマイクロプロセッサ１への電力供給を停止している
ので、使用電力量をよυ一層節電することができ、充分
な節電ができる。なお、この場合キー処理が終了する毎
にマイクロプロセッサ１への電源供給を停止し、キー人
力が行なわれる毎にマイクロプロセッサ１への電源供給
を開始させてキーの取込みを行なっているが、マイクロ
プロセッサ１への電源が投入されてキー人力を取込むま
での速度に比べて入間の手によるキー操作時間が充分に
長いので動作上問題は無い。まだマイクロプロセッサ１
への電源供給が停止できるため、静電気や雑音等によっ
てマイクロプロセッサ１が暴走し、誤動作を招く虞れは
全く無い。さらにＲＯＭ、２、出力ポートロ、リセット
信号発生回路１３への電源供給も停止できるのでさらに
節電効果を上げることができる。
表示装置５への電源供給を停止して使用電力量を節′屯
するのみでなく、各キー人力によるキー処理が終了する
毎にマイクロプロセッサ１への電力供給を停止している
ので、使用電力量をよυ一層節電することができ、充分
な節電ができる。なお、この場合キー処理が終了する毎
にマイクロプロセッサ１への電源供給を停止し、キー人
力が行なわれる毎にマイクロプロセッサ１への電源供給
を開始させてキーの取込みを行なっているが、マイクロ
プロセッサ１への電源が投入されてキー人力を取込むま
での速度に比べて入間の手によるキー操作時間が充分に
長いので動作上問題は無い。まだマイクロプロセッサ１
への電源供給が停止できるため、静電気や雑音等によっ
てマイクロプロセッサ１が暴走し、誤動作を招く虞れは
全く無い。さらにＲＯＭ、２、出力ポートロ、リセット
信号発生回路１３への電源供給も停止できるのでさらに
節電効果を上げることができる。
以上詳述したようにこの発明によれば、表示装置のみで
無くマイクロプロセッサへの電源も停止制御でき、充分
な節電ができる電子機器を提供できるものである。
無くマイクロプロセッサへの電源も停止制御でき、充分
な節電ができる電子機器を提供できるものである。
図はこの発明の実施例を示すもので、第１図はブロック
図、第２図はキーボードの回路図、第３図は要部制御過
程を示す流れ図である。 １・・・マイクロプロセッサ、２・・・ＲＯＭ （’）
−ド争オンリ・メモリ）、３・・ＲＡＭ（ランダム・
アクセス・メモリ）、４・・・キーボード、５・・・表
示装置、６・・・出力ポート、１０・・・タイマ、１２
・・・第２のトラン・ゾスタ、１４・・・第３のトラン
ジスタ、１６・・・第２のフリップフロッグ。
図、第２図はキーボードの回路図、第３図は要部制御過
程を示す流れ図である。 １・・・マイクロプロセッサ、２・・・ＲＯＭ （’）
−ド争オンリ・メモリ）、３・・ＲＡＭ（ランダム・
アクセス・メモリ）、４・・・キーボード、５・・・表
示装置、６・・・出力ポート、１０・・・タイマ、１２
・・・第２のトラン・ゾスタ、１４・・・第３のトラン
ジスタ、１６・・・第２のフリップフロッグ。
Claims (1)
- 少なくともマイクロプロセッサ、キーボード、表示装置
を有するものにおいて、前記キービードからのキー人力
信号に応動して前記マイクロプロセッサへの電源供給を
開始し、上記マイクロノロセッサによるキー人力処理の
終了に応動してそのマイクロプロセッサへの電源供給を
停止させる手段と、上記マイクロノロセッサへの電源供
給開始に応動して前記表示装置への電源供給を開始し、
上記マイクロノロセッサへの電源供給の停止に応動して
一定時間経過後に上記表示装置への電源供給を停止させ
る手段とを具備してなることを特徴とする電子機器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57182465A JPS5971523A (ja) | 1982-10-18 | 1982-10-18 | 電子機器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57182465A JPS5971523A (ja) | 1982-10-18 | 1982-10-18 | 電子機器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5971523A true JPS5971523A (ja) | 1984-04-23 |
Family
ID=16118731
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57182465A Pending JPS5971523A (ja) | 1982-10-18 | 1982-10-18 | 電子機器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5971523A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0462614A (ja) * | 1990-06-30 | 1992-02-27 | Nec Home Electron Ltd | 携帯型データ処理装置 |
| JPH09171499A (ja) * | 1995-12-20 | 1997-06-30 | Hitachi Ltd | 情報処理装置の節電方法、および節電機能を持つ情報処理装置 |
-
1982
- 1982-10-18 JP JP57182465A patent/JPS5971523A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0462614A (ja) * | 1990-06-30 | 1992-02-27 | Nec Home Electron Ltd | 携帯型データ処理装置 |
| JPH09171499A (ja) * | 1995-12-20 | 1997-06-30 | Hitachi Ltd | 情報処理装置の節電方法、および節電機能を持つ情報処理装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6349814B2 (ja) | ||
| JP2919872B2 (ja) | 軽減された電力状態での活動制御装置を備える自動車のオーディオシステム | |
| JPS5971523A (ja) | 電子機器 | |
| JPH08274605A (ja) | 電気装置再起動回路 | |
| KR0155558B1 (ko) | 휴대용 데이타 터미널의 절전 방법 및 그 장치 | |
| JPH0142015B2 (ja) | ||
| JPS61285521A (ja) | 低消費電力形コンピユ−タ装置 | |
| JPS5971524A (ja) | 電子機器 | |
| SE7704957L (sv) | System for att styra adressnycklar under avbrottstillstand | |
| JPH05274063A (ja) | 再起動装置 | |
| JPH0433671A (ja) | 遊戯機用の表示制御装置 | |
| JPH0775384A (ja) | 遊技機器のステッピングモータ制御装置 | |
| JPH0738776A (ja) | 映像信号処理回路 | |
| JPS5879437A (ja) | 省電力型処理装置 | |
| JPS6318180Y2 (ja) | ||
| JPH06161907A (ja) | メモリ制御装置 | |
| JPH04167113A (ja) | 情報処理装置 | |
| JPH05274065A (ja) | プルアップ電圧供給方法 | |
| JP2626165B2 (ja) | 半導体装置のリセット回路 | |
| JPH0160251B2 (ja) | ||
| JPS5585911A (en) | Sequence controller having input and output address alteration function | |
| JPH0312751B2 (ja) | ||
| JPH07311758A (ja) | 半導体集積回路及びこれを用いた携帯電子機器 | |
| JPH06188368A (ja) | 低消費電力集積回路 | |
| JPS5916069A (ja) | メモリ制御装置 |