JPS61285521A - 低消費電力形コンピユ−タ装置 - Google Patents
低消費電力形コンピユ−タ装置Info
- Publication number
- JPS61285521A JPS61285521A JP60126001A JP12600185A JPS61285521A JP S61285521 A JPS61285521 A JP S61285521A JP 60126001 A JP60126001 A JP 60126001A JP 12600185 A JP12600185 A JP 12600185A JP S61285521 A JPS61285521 A JP S61285521A
- Authority
- JP
- Japan
- Prior art keywords
- power consumption
- reset
- peripheral circuit
- circuits
- computer device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Power Sources (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は低消費電力形コンピュータ装置に係り、％にバ
ッテリをｔ諒とした携帯用コンピュータに好適な低消費
電力形コンピュータ装置に関する。
ッテリをｔ諒とした携帯用コンピュータに好適な低消費
電力形コンピュータ装置に関する。
コンピュータ等の半導体論理素子を用いた装置に於ては
、消費電力を低減するため姉、消費電力の少ない０−Ｍ
Ｏ８シリコンゲート技術で作られた大規模集積回路素子
を使用することが多い。Ｃ−ＭＯ８素子は、素子への信
号入出力がない時は非常に小さい消費電力となるからで
ある。
、消費電力を低減するため姉、消費電力の少ない０−Ｍ
Ｏ８シリコンゲート技術で作られた大規模集積回路素子
を使用することが多い。Ｃ−ＭＯ８素子は、素子への信
号入出力がない時は非常に小さい消費電力となるからで
ある。
第５図はＣ−ＭＯ８素子を用いたコンピュータ装置の構
成例を示すブロック図で、マイクロコンピュータｌと各
種の周辺回路９〜１２とはアドレスバス７及びデータバ
ス８で接続されており、また信号発生回路２からはクロ
ック信号３及Ｃ′°５、リセット信号６がマイクロコン
ピュータ１や周辺回路９〜１２へ供給される。なお記憶
回路等も必要であるが、本発明には直接関係がないので
図では省略されている。このようなシステムに於て、リ
セット信号６は電源オン時や、手動によりスイッチ４が
オンされた時に供給される。一方、クロック信号５は常
時すべての周辺回路９〜１２へ供給されている。このた
めに動作対象として選択されていない周辺回路にもクロ
ック供給か行われ、クロック入出力に伴う無駄な電力消
費がさけられなかった。また、初期設定（リセット信号
に入出力があるまでその状態を維持するのにクロック入
力を必要とするような周辺回路では、やはり実際に作動
していない間クロック供給を受けるからこのための電力
消費もさけられなかった。
成例を示すブロック図で、マイクロコンピュータｌと各
種の周辺回路９〜１２とはアドレスバス７及びデータバ
ス８で接続されており、また信号発生回路２からはクロ
ック信号３及Ｃ′°５、リセット信号６がマイクロコン
ピュータ１や周辺回路９〜１２へ供給される。なお記憶
回路等も必要であるが、本発明には直接関係がないので
図では省略されている。このようなシステムに於て、リ
セット信号６は電源オン時や、手動によりスイッチ４が
オンされた時に供給される。一方、クロック信号５は常
時すべての周辺回路９〜１２へ供給されている。このた
めに動作対象として選択されていない周辺回路にもクロ
ック供給か行われ、クロック入出力に伴う無駄な電力消
費がさけられなかった。また、初期設定（リセット信号
に入出力があるまでその状態を維持するのにクロック入
力を必要とするような周辺回路では、やはり実際に作動
していない間クロック供給を受けるからこのための電力
消費もさけられなかった。
本発明の目的は、かかる従来技術の問題を解決しさらに
消費電力の低減をすることが可能な低消費電力形コンピ
ュータ装置を提供するととＫあるＯ 〔発明の概要〕 本発明は、クロック信号制御手段を設けて、動作してい
ない周辺回路へのクロック供給を停止するように制御し
、また任意の周辺回路を必要な時にソフトウェア制御で
リセットする手段を設けてセットされた初期状態を維持
するためのクロック供給を不要としたことを特徴とする
ものである。
消費電力の低減をすることが可能な低消費電力形コンピ
ュータ装置を提供するととＫあるＯ 〔発明の概要〕 本発明は、クロック信号制御手段を設けて、動作してい
ない周辺回路へのクロック供給を停止するように制御し
、また任意の周辺回路を必要な時にソフトウェア制御で
リセットする手段を設けてセットされた初期状態を維持
するためのクロック供給を不要としたことを特徴とする
ものである。
以下、本発明の一実施例を第１図により説明する。本実
施例は第５図の従来装置に、本発明の特徴とするクロッ
ク信号制御回路１３とリセット信号生成回路１４．及び
ゲート１７〜２４を付加した構成である。クロック信号
制御回路１３は、信号発生回路２からのクロック信号５
を各周辺回路９．１０，１１．１２に送るか否かを、ア
ンドゲート１７，１９，２１．２３の各々をオン書オフ
するととＫより制御する回路で、各アンドゲートを独立
にオン・オフできる。リセット信号生成回路１４は、各
周辺回路９，１０，１１．１２のリセット端子にオアゲ
ート１８． ２０． ２２，２４を通してリセット信号
を供給するもので、どの周辺回路をリセットするかはマ
イクロコンピュータ１のプログラムにより決定される。
施例は第５図の従来装置に、本発明の特徴とするクロッ
ク信号制御回路１３とリセット信号生成回路１４．及び
ゲート１７〜２４を付加した構成である。クロック信号
制御回路１３は、信号発生回路２からのクロック信号５
を各周辺回路９．１０，１１．１２に送るか否かを、ア
ンドゲート１７，１９，２１．２３の各々をオン書オフ
するととＫより制御する回路で、各アンドゲートを独立
にオン・オフできる。リセット信号生成回路１４は、各
周辺回路９，１０，１１．１２のリセット端子にオアゲ
ート１８． ２０． ２２，２４を通してリセット信号
を供給するもので、どの周辺回路をリセットするかはマ
イクロコンピュータ１のプログラムにより決定される。
なお第１図では記憶回路勢は第５図の場合と同様に省略
されている。また、各周辺回路９〜１２は、そのうちの
１つがマイクロコンピュータ１によって選択されたとき
、他のものは動作不要なものとしている。
されている。また、各周辺回路９〜１２は、そのうちの
１つがマイクロコンピュータ１によって選択されたとき
、他のものは動作不要なものとしている。
以上の実施例の動作を次に説明する。第２図は電源オン
スタート時（リセット・スタート）の動作フローチャー
トであり、まずステップ１００にて全アンドゲート１７
，１９．２１．２３をオンとして各周辺回路にクロック
信号５を与え、ステップ１０１で全オアゲート１８．
２０． ２２．２４経由でリセット信号６を与えて各周
辺回路をリセットし、続いてステップ１０２で各周辺回
路に対して必要な初期設定を行い、それからステップ１
０３で全アンドゲートをオフとしてクロック供給を停止
して、リセットスタートを終了する。次にマイクロコン
ピュータ１により１つの周辺回路が選択されると、第３
図のように１ずステップ１１０でその周辺回路へクロッ
ク信号５を入力し、ステップ１１１で当該周辺回路の動
作をまつ０それが終了するとステップ１１２でクロック
信号をオフとして処理を終了する。また、選択された周
辺回路が、第２図ステップ１０１，１０２で初期設定さ
れた状態をクロック信号がないと維持できない回路であ
る時には、第４図に示すように、第３図のステップ１１
０とステップ１１１の間忙ステップ１２０’ｉ挿入した
フローチャートに従って動作する。即ち、このステップ
１２０で選択された周辺回路のリセット及び初期設定を
やり直す。
スタート時（リセット・スタート）の動作フローチャー
トであり、まずステップ１００にて全アンドゲート１７
，１９．２１．２３をオンとして各周辺回路にクロック
信号５を与え、ステップ１０１で全オアゲート１８．
２０． ２２．２４経由でリセット信号６を与えて各周
辺回路をリセットし、続いてステップ１０２で各周辺回
路に対して必要な初期設定を行い、それからステップ１
０３で全アンドゲートをオフとしてクロック供給を停止
して、リセットスタートを終了する。次にマイクロコン
ピュータ１により１つの周辺回路が選択されると、第３
図のように１ずステップ１１０でその周辺回路へクロッ
ク信号５を入力し、ステップ１１１で当該周辺回路の動
作をまつ０それが終了するとステップ１１２でクロック
信号をオフとして処理を終了する。また、選択された周
辺回路が、第２図ステップ１０１，１０２で初期設定さ
れた状態をクロック信号がないと維持できない回路であ
る時には、第４図に示すように、第３図のステップ１１
０とステップ１１１の間忙ステップ１２０’ｉ挿入した
フローチャートに従って動作する。即ち、このステップ
１２０で選択された周辺回路のリセット及び初期設定を
やり直す。
以上のように、本発明によると、各周辺回路は実際に動
作する時以外はクロック信号もオフとされるから、クロ
ック信号供給に伴う電力消費分を低減でき、これは周辺
回路が１台の時でも同じ効果を得ることができる。
作する時以外はクロック信号もオフとされるから、クロ
ック信号供給に伴う電力消費分を低減でき、これは周辺
回路が１台の時でも同じ効果を得ることができる。
第１図は本発明の一実施例を示すブロック図、第２図〜
第４図は第１図の実施例に於るクロック供給制御の動作
を示す７四−チャード、第５図は従来のコンピュータ装
置の構成例を示す図である。 ｌ・・・マイクロコンピュータ、２・・・信号発生回路
、９．１０，１１．１２・・・周辺回路、１４・・・リ
セット信号生成回路、１７，１９．２１．２３・−・ア
ンドゲート、１８，２０，２２．２４・・・オアゲート
沸 ４ 目 第４ 図 ＄ ５ 図
第４図は第１図の実施例に於るクロック供給制御の動作
を示す７四−チャード、第５図は従来のコンピュータ装
置の構成例を示す図である。 ｌ・・・マイクロコンピュータ、２・・・信号発生回路
、９．１０，１１．１２・・・周辺回路、１４・・・リ
セット信号生成回路、１７，１９．２１．２３・−・ア
ンドゲート、１８，２０，２２．２４・・・オアゲート
沸 ４ 目 第４ 図 ＄ ５ 図
Claims (1)
- 【特許請求の範囲】 １、マイクロコンピュータに接続された各周辺回路への
クロック供給をオン・オフする周辺回路対応に設けられ
たゲートと、該ゲートの各々を対応周辺回路が使用され
る時のみオンするように制御するクロック信号制御手段
とを設けたことを特徴とする低消費電力形コンピュータ
装置。 ２、上記マイクロコンピュータを制御するプログラムに
より指定された時点に、指定された周辺回路に対してリ
セット信号を与えるようにした特許請求の範囲第１項記
載の低消費電力形コンピュータ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60126001A JPS61285521A (ja) | 1985-06-12 | 1985-06-12 | 低消費電力形コンピユ−タ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60126001A JPS61285521A (ja) | 1985-06-12 | 1985-06-12 | 低消費電力形コンピユ−タ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61285521A true JPS61285521A (ja) | 1986-12-16 |
Family
ID=14924267
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60126001A Pending JPS61285521A (ja) | 1985-06-12 | 1985-06-12 | 低消費電力形コンピユ−タ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61285521A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01280890A (ja) * | 1988-05-06 | 1989-11-13 | Toppan Printing Co Ltd | Ｉｃカード |
| JPH023884A (ja) * | 1988-06-21 | 1990-01-09 | Toppan Printing Co Ltd | Ｉｃカード |
| JPH04153715A (ja) * | 1990-10-17 | 1992-05-27 | Nec Corp | マイクロコンピュータ |
| US5511013A (en) * | 1993-07-12 | 1996-04-23 | Nec Corporation | Low power consumption type one-chip microcomputer having a plurality of peripheral circuits |
| US5548765A (en) * | 1990-08-28 | 1996-08-20 | Seiko Epson Corporation | Power saving display subsystem for portable computers |
| JP2001266082A (ja) * | 2000-01-24 | 2001-09-28 | Lg Electronics Inc | ディジタルデータプレーヤーの相対アドレス割り当て装置及びその割り当て方法 |
| JP2013074463A (ja) * | 2011-09-28 | 2013-04-22 | Fujitsu Telecom Networks Ltd | データ処理装置 |
-
1985
- 1985-06-12 JP JP60126001A patent/JPS61285521A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01280890A (ja) * | 1988-05-06 | 1989-11-13 | Toppan Printing Co Ltd | Ｉｃカード |
| JPH023884A (ja) * | 1988-06-21 | 1990-01-09 | Toppan Printing Co Ltd | Ｉｃカード |
| US5548765A (en) * | 1990-08-28 | 1996-08-20 | Seiko Epson Corporation | Power saving display subsystem for portable computers |
| JPH04153715A (ja) * | 1990-10-17 | 1992-05-27 | Nec Corp | マイクロコンピュータ |
| US5511013A (en) * | 1993-07-12 | 1996-04-23 | Nec Corporation | Low power consumption type one-chip microcomputer having a plurality of peripheral circuits |
| JP2001266082A (ja) * | 2000-01-24 | 2001-09-28 | Lg Electronics Inc | ディジタルデータプレーヤーの相対アドレス割り当て装置及びその割り当て方法 |
| US6708230B2 (en) * | 2000-01-24 | 2004-03-16 | Lg Electronics, Inc. | Relative address allocation apparatus and method for data storage card |
| JP2013074463A (ja) * | 2011-09-28 | 2013-04-22 | Fujitsu Telecom Networks Ltd | データ処理装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7181188B2 (en) | Method and apparatus for entering a low power mode | |
| US7408816B2 (en) | Memory voltage generating circuit | |
| JP2001175368A (ja) | Ｃｐｕコア電圧切替え回路 | |
| JPS59200326A (ja) | データ処理装置 | |
| JP2636691B2 (ja) | マイクロコンピュータ | |
| JPS61285521A (ja) | 低消費電力形コンピユ−タ装置 | |
| WO2021159797A1 (zh) | 一种sram模块的电源管理***及电源管理方法、fpga芯片 | |
| JPH10149237A (ja) | 半導体回路 | |
| JPS6152722A (ja) | 電力節約システム | |
| JP4831899B2 (ja) | 半導体集積回路及びクロック制御方法 | |
| US7321980B2 (en) | Software power control of circuit modules in a shared and distributed DMA system | |
| JP2002287858A (ja) | 電源装置 | |
| JPS62145458A (ja) | マイクロコンピユ−タ | |
| JP3098480B2 (ja) | 電源回路 | |
| JPH0816275A (ja) | 省電力型計算機 | |
| JPH05259825A (ja) | クロック発生回路 | |
| JPS63200220A (ja) | 電子機器の動作速度切換方式 | |
| JPH0511877A (ja) | マイクロコンピユータ | |
| JPS61150020A (ja) | 携帯型入出力装置 | |
| JPH0519889A (ja) | スタンバイ装置 | |
| JPH0520767B2 (ja) | ||
| JPH0573349A (ja) | スタンバイ制御回路 | |
| JPS6174022A (ja) | 電池寿命向上回路 | |
| JPH05258087A (ja) | マイコン | |
| JPH0435941Y2 (ja) |