JPH0462614A - 携帯型データ処理装置 - Google Patents
携帯型データ処理装置Info
- Publication number
- JPH0462614A JPH0462614A JP2171382A JP17138290A JPH0462614A JP H0462614 A JPH0462614 A JP H0462614A JP 2171382 A JP2171382 A JP 2171382A JP 17138290 A JP17138290 A JP 17138290A JP H0462614 A JPH0462614 A JP H0462614A
- Authority
- JP
- Japan
- Prior art keywords
- key input
- cpu
- keyboard
- circuit
- power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012544 monitoring process Methods 0.000 claims abstract description 19
- 238000000034 method Methods 0.000 claims description 6
- 239000003990 capacitor Substances 0.000 claims description 4
- 239000004973 liquid crystal related substance Substances 0.000 abstract description 7
- 239000013256 coordination polymer Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 101150065817 ROM2 gene Proteins 0.000 description 1
- 125000004122 cyclic group Chemical group 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Landscapes
- Power Sources (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、ラソプトフブパソコンなどとして利用される
携帯型データ処理装置に関するものである。
携帯型データ処理装置に関するものである。
（従来の技術）
ラップトツブパソコンなどの携帯型データ処理装置では
、電源回路に内蔵された蓄電器の消耗を防ぐための節電
対策が講じられる。
、電源回路に内蔵された蓄電器の消耗を防ぐための節電
対策が講じられる。
この節電対策の一つとして、キー入力の頻度を検出して
その頻度の減少と共にＣＰＵのクロック周波数を減少さ
せるものが知られている。
その頻度の減少と共にＣＰＵのクロック周波数を減少さ
せるものが知られている。
（発明が解決しようとする課題）
上記従来の節電対策はＣＰＵのクロック周波数の変更な
どによっている。しかしながら、クロック周波数の可変
範囲には限度があるため、節電対策としては必ずしも十
分とはいえない。
どによっている。しかしながら、クロック周波数の可変
範囲には限度があるため、節電対策としては必ずしも十
分とはいえない。
また、メモリや表示部など他の各部の消費電力も大きい
ため、ＣＰＵのみの節電によっては装置全体の消費電力
はそれほど低下しないという問題もある。
ため、ＣＰＵのみの節電によっては装置全体の消費電力
はそれほど低下しないという問題もある。
（課題を解決するための手段）
本発明の携帯型データ処理装置は、キーボードからのキ
ー入力を監視し、これが所定期間にわたって発生しない
場合にはＣＰＵをホールド状態に移行させると共に蓄電
器内蔵の直流電源回路の給電電圧を低下させるキー入力
監視回路と、このキー入力監視回路によるＣＰＵのホー
ルド状態下においてキーボードからのキー入力を監視し
このキー入力の発生を検出するとＣＰＵのホールド状態
を解除するホールド解除回路とを備え、ＣＰＵのみなら
ず他の各部についても消費電力の節減を可能とするよう
に構成されている。
ー入力を監視し、これが所定期間にわたって発生しない
場合にはＣＰＵをホールド状態に移行させると共に蓄電
器内蔵の直流電源回路の給電電圧を低下させるキー入力
監視回路と、このキー入力監視回路によるＣＰＵのホー
ルド状態下においてキーボードからのキー入力を監視し
このキー入力の発生を検出するとＣＰＵのホールド状態
を解除するホールド解除回路とを備え、ＣＰＵのみなら
ず他の各部についても消費電力の節減を可能とするよう
に構成されている。
以下、本発明の作用を実施例と共に詳細に説明する。
（実施例）
第１図は、本発明の一実施例の携帯型データ処理装置の
構成を示すブロック図である。
構成を示すブロック図である。
このデータ処理装置は、ＣＰＵＩ、このＣＰＵ１が実行
するプログラムなどを格納するＲＯＭ２、ワークＲＡＭ
３、ビデオＲＡＭ （ＶＲＡＭ）４、表示制御部５、液
晶表示部（ＬＣＤ）６、キーボード７、キーボードバッ
ファ８、システムバス９及び蓄電器内蔵の直流電源回路
１０を含む既存の部分に加えて、キー入力監視部１１と
ホールド解除部１２とを備えている。
するプログラムなどを格納するＲＯＭ２、ワークＲＡＭ
３、ビデオＲＡＭ （ＶＲＡＭ）４、表示制御部５、液
晶表示部（ＬＣＤ）６、キーボード７、キーボードバッ
ファ８、システムバス９及び蓄電器内蔵の直流電源回路
１０を含む既存の部分に加えて、キー入力監視部１１と
ホールド解除部１２とを備えている。
キーボードバッファ８は、キーボード７からのキー入力
の有無にかかわらず所定の周期でＣＰＵ１の割込み端子
ＩＮＴに連なる信号線Ｓｌ上にキー入力割込みを発生す
る。ＣＰＵ１は、この割込みを受付けると、システムバ
ス９を介してキーボードバッファ８からキー入力データ
を読取る。ＣＰＵＩは、読取ったキー入力データが文字
データであれば、ワークＲＡＭａ内に作成中の文書ファ
イルなどをこの文字データを用いて更新する。また、Ｃ
ＰＵＩは、ＲＯＭ２内のキャラクタ−ジェネレータを使
用してコード形式の文字データを対応の文字パターンに
変換し、ＶＲＡＭ４に書込むことにより表示画面を更新
する。ＣＰＵＩは、このキー入力データの処理が終了し
た時点で他の処理対象が存在しなければ、次のキー入力
割込みが発生するまでアイドル状態に移行する。このア
イドル状態では、循環的なジャンプ命令の実行などによ
るループ状態が形成される。
の有無にかかわらず所定の周期でＣＰＵ１の割込み端子
ＩＮＴに連なる信号線Ｓｌ上にキー入力割込みを発生す
る。ＣＰＵ１は、この割込みを受付けると、システムバ
ス９を介してキーボードバッファ８からキー入力データ
を読取る。ＣＰＵＩは、読取ったキー入力データが文字
データであれば、ワークＲＡＭａ内に作成中の文書ファ
イルなどをこの文字データを用いて更新する。また、Ｃ
ＰＵＩは、ＲＯＭ２内のキャラクタ−ジェネレータを使
用してコード形式の文字データを対応の文字パターンに
変換し、ＶＲＡＭ４に書込むことにより表示画面を更新
する。ＣＰＵＩは、このキー入力データの処理が終了し
た時点で他の処理対象が存在しなければ、次のキー入力
割込みが発生するまでアイドル状態に移行する。このア
イドル状態では、循環的なジャンプ命令の実行などによ
るループ状態が形成される。
ＶＲＡＭ４の内容は、表示制御部５を介して液晶表示部
６に表示される。
６に表示される。
ＣＰＵＩは、キーボードバッファ８がら読取ったキー入
力データがコマンドであれば、このコマンドを実行し、
この実行終了時点で他の処理対象が存在しなければ次の
キー入力割込みが発生するまでアイドル状態に移行する
。
力データがコマンドであれば、このコマンドを実行し、
この実行終了時点で他の処理対象が存在しなければ次の
キー入力割込みが発生するまでアイドル状態に移行する
。
ＣＰＵＩは、キーボードバッファ８から読取ったキー入
力データが無効データの場合、すなわちキー入力が発生
していない場合であって他に処理対象が存在しなければ
、次のキー入力割込みが発生するまでアイドル状態に移
行する。
力データが無効データの場合、すなわちキー入力が発生
していない場合であって他に処理対象が存在しなければ
、次のキー入力割込みが発生するまでアイドル状態に移
行する。
従って、第２図のタイミングチャートを参照すれば、キ
ー入力の発生状態では、ＣＰＵ１の状態は、（Ａ）に示
す所定周期のキー入力割込みに伴うキー入力データの処
理直後には（Ｂ）に例示するように、キー入力データの
処理状態とアイドル状態とが混在したものとなる。これ
に対して、長期間にわたってキー入力が発生しない場合
には、ＣＰＵＩの状態は、（Ｃ）に例示するように、キ
−入力読取り状態を介在させながらアイドル状態が連続
することになる。
ー入力の発生状態では、ＣＰＵ１の状態は、（Ａ）に示
す所定周期のキー入力割込みに伴うキー入力データの処
理直後には（Ｂ）に例示するように、キー入力データの
処理状態とアイドル状態とが混在したものとなる。これ
に対して、長期間にわたってキー入力が発生しない場合
には、ＣＰＵＩの状態は、（Ｃ）に例示するように、キ
−入力読取り状態を介在させながらアイドル状態が連続
することになる。
キー入力監視部１１は、信号線Ｓｌｌのキー入力割込み
信号を受けて、（Ｄ＞に例示するような監視タイミング
信号を生成し、キー入力の読取りが終了した頃合を見計
らってシステムバス９」−に出現する命令コードやアト
Ｉ／スを読取ることにより、ＣＰＵＩがアイドル状態に
あるか否かを検出する。すなわち、ＣＰ Ｕ １がアイ
ドル状態にあれば、ループ状態を形成するための特定の
ジャンプ命令がプログラム格納用のＲＯＭ２からシステ
ムバス９のデータバス上に読出される。また、このよう
な特定のジャンプ命令を格納している特定のアドレスが
システムバス９のアドレスハ“スに出現する。
信号を受けて、（Ｄ＞に例示するような監視タイミング
信号を生成し、キー入力の読取りが終了した頃合を見計
らってシステムバス９」−に出現する命令コードやアト
Ｉ／スを読取ることにより、ＣＰＵＩがアイドル状態に
あるか否かを検出する。すなわち、ＣＰ Ｕ １がアイ
ドル状態にあれば、ループ状態を形成するための特定の
ジャンプ命令がプログラム格納用のＲＯＭ２からシステ
ムバス９のデータバス上に読出される。また、このよう
な特定のジャンプ命令を格納している特定のアドレスが
システムバス９のアドレスハ“スに出現する。
キー入力監視部１１は、システムバス９上に出現するデ
ータやアドレスを所定の監視タイミングで読取り、保持
中の特定の命令コードやアトＩ／スと照合する。キー入
力監視部１１は、上記照合結果が一致すれば内蔵のカウ
ンタを歩進し、一致しなければクリアする。キー入力監
視部１１は、」−記カウンタがオバーフローすると、オ
アゲー１−１３を介してＣＰＵＩの割込み端子ＴＮＴ’
に連なる信号線Ｓ２上にハイ信号を出力し、ＣＰＬｌｌ
をホールド状態に移行させる。このホールド状態への移
行に伴う動作の停止によってＣＰＵ１の消費電力が節減
される。これと同時に、信号綿Ｓ２上のハイ信号を受け
た電源回路１０は、ワークＲＡ Ｍ３やＶＲＡＭ４に供
給する直流電圧をハックアップ電圧程度に低下させ、ま
た、液晶表示部６への給電を停止し表示動作を停止させ
る。
ータやアドレスを所定の監視タイミングで読取り、保持
中の特定の命令コードやアトＩ／スと照合する。キー入
力監視部１１は、上記照合結果が一致すれば内蔵のカウ
ンタを歩進し、一致しなければクリアする。キー入力監
視部１１は、」−記カウンタがオバーフローすると、オ
アゲー１−１３を介してＣＰＵＩの割込み端子ＴＮＴ’
に連なる信号線Ｓ２上にハイ信号を出力し、ＣＰＬｌｌ
をホールド状態に移行させる。このホールド状態への移
行に伴う動作の停止によってＣＰＵ１の消費電力が節減
される。これと同時に、信号綿Ｓ２上のハイ信号を受け
た電源回路１０は、ワークＲＡ Ｍ３やＶＲＡＭ４に供
給する直流電圧をハックアップ電圧程度に低下させ、ま
た、液晶表示部６への給電を停止し表示動作を停止させ
る。
更に、ホールド解除部１２は、信号線Ｓ２上のハイ信号
によって起動され、キー入力の監視を開始する。このキ
ー入力の監視は、キー入力の形式に則した適宜な方法で
行われる。例えば、キーボード７からのキー入力が調歩
間％、１１式の直列データ入力で行われる場合には、ス
タートビットの出現の有無などによってキー入力の有無
が監視される。
によって起動され、キー入力の監視を開始する。このキ
ー入力の監視は、キー入力の形式に則した適宜な方法で
行われる。例えば、キーボード７からのキー入力が調歩
間％、１１式の直列データ入力で行われる場合には、ス
タートビットの出現の有無などによってキー入力の有無
が監視される。
ホールド解除部１２は、キー入力を検出すると、信号線
Ｓ３を介してキー入力監視部１１内のカウンタをリセソ
Ｉ・する。
Ｓ３を介してキー入力監視部１１内のカウンタをリセソ
Ｉ・する。
これに伴い信号線Ｓ２上のハイ信号がローに立下げられ
、ＣＰ ｔＪ １のホールド状態が解除される。
、ＣＰ ｔＪ １のホールド状態が解除される。
ホールド状態が解除されたＣ Ｐ ｔＪ １は、割込み
端子ＩＮＴ−Ｆのキー入力割込みの受イ］け、キーボー
ドバッファ８からのキー入力データの読取り、このキー
入力データの処理、あるいはその他の処理を再開する。
端子ＩＮＴ−Ｆのキー入力割込みの受イ］け、キーボー
ドバッファ８からのキー入力データの読取り、このキー
入力データの処理、あるいはその他の処理を再開する。
また、信号線Ｓ２上のローへの立下がりを検出した電源
回路１０ば、ワークＲＡＭ３やＶＲＡＭ４への供給電圧
をバックアップ電圧から正規の電圧に戻すと共に、液晶
表示部６への給電を開始する。
回路１０ば、ワークＲＡＭ３やＶＲＡＭ４への供給電圧
をバックアップ電圧から正規の電圧に戻すと共に、液晶
表示部６への給電を開始する。
以上、キー入力が所定期間にわたって発生しない場合に
は液晶表示部の表示を停止させる構成を例示した。しか
しながら、表示を停止させることなく、輝度のみを低下
させたり、あるいは、輝度も低下させることなくＲＡＭ
など各部の電圧をバンクアップ電圧程度まで下げるだけ
の構成とすることもできる。
は液晶表示部の表示を停止させる構成を例示した。しか
しながら、表示を停止させることなく、輝度のみを低下
させたり、あるいは、輝度も低下させることなくＲＡＭ
など各部の電圧をバンクアップ電圧程度まで下げるだけ
の構成とすることもできる。
（発明の効果）
以十詳細に説明したように、本発明の携帯型データ処理
装置は、キー入力が所定期間にわたって発生しない場合
にはＣＰ ＩＪをホールド状態に移行させると共に電源
回路の給電電圧を低下させるキー入力監視回路と、この
ホールド状態下においてキーボードからのキー入力が発
４ｔするとＣＰ ｔＪのホールド状態を解除するホール
ド解除回路とを備える構成であるから、ＣＰ ＬＪのみ
ならず他の各部についても消費電力の節減が可能になり
、効果的な節電が実現される。
装置は、キー入力が所定期間にわたって発生しない場合
にはＣＰ ＩＪをホールド状態に移行させると共に電源
回路の給電電圧を低下させるキー入力監視回路と、この
ホールド状態下においてキーボードからのキー入力が発
４ｔするとＣＰ ｔＪのホールド状態を解除するホール
ド解除回路とを備える構成であるから、ＣＰ ＬＪのみ
ならず他の各部についても消費電力の節減が可能になり
、効果的な節電が実現される。
第１図は本発明の一実施例の携帯型データ処理装置の構
成を丞ずブロック図、第２図は第１図の装置の動作を説
明するだめのタイミングチャートである。 ■・・・ＣＰＵ、２・・・ＴマＯＭ、３・・・ワタＲＡ
Ｍ、４・・・ＶＲＡＭ、５・・・表示制御部、６・・・
液晶表示部、７・・・キーボード、８・・・キーボード
バッファ、１０・・・蓄電器内蔵の直流電源回路、］１
・・・ギ一入力監視回路、 ■ ・ホールド解除回路。
成を丞ずブロック図、第２図は第１図の装置の動作を説
明するだめのタイミングチャートである。 ■・・・ＣＰＵ、２・・・ＴマＯＭ、３・・・ワタＲＡ
Ｍ、４・・・ＶＲＡＭ、５・・・表示制御部、６・・・
液晶表示部、７・・・キーボード、８・・・キーボード
バッファ、１０・・・蓄電器内蔵の直流電源回路、］１
・・・ギ一入力監視回路、 ■ ・ホールド解除回路。
Claims (2)
- （１）キーボードと、キーボードバッファと、このキー
ボードバッファからキー入力データを読取って処理する
ＣＰＵと、このＣＰＵを含む各部に直流動作電力を供給
する蓄電器内蔵の直流電源回路とを備えた携帯型データ
処理装置において、 前記キーボードからのキー入力を監視し、これが所定期
間にわたって発生しない場合には前記ＣＰＵをホールド
状態に移行させると共に前記直流電源回路の給電電圧を
低下させるキー入力監視回路と、 このキー入力監視回路によるＣＰＵのホールド状態下に
おいて前記キーボードからのキー入力を監視し、このキ
ー入力の発生を検出すると前記ＣＰＵのホールド状態を
解除するホールド解除回路とを備えたことを特徴とする
携帯型データ処理装置。 - （２）前記キーボードバッファ回路は、前記キーボード
からのキー入力の有無にかかわらず所定周期でＣＰＵに
キー入力割込みを発生し、 前記ＣＰＵは、このキー入力割込みを受付けると前記キ
ーボードバッファからキー入力を読取って処理しこの読
取り処理の終了後にアイドル状態に移行し、 前記キー入力監視回路は、前記ＣＰＵが前記キー入力の
読取り処理の終了直後にアイドル状態にあるか否かを検
出し、このアイドル状態が所定回数連続したことをもっ
て前記キー入力が所定期間にわたって発生しないと判定
することを特徴とする特許請求の範囲第１項記載の携帯
型データ処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2171382A JPH0462614A (ja) | 1990-06-30 | 1990-06-30 | 携帯型データ処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2171382A JPH0462614A (ja) | 1990-06-30 | 1990-06-30 | 携帯型データ処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0462614A true JPH0462614A (ja) | 1992-02-27 |
Family
ID=15922144
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2171382A Pending JPH0462614A (ja) | 1990-06-30 | 1990-06-30 | 携帯型データ処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0462614A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5648799A (en) * | 1992-12-02 | 1997-07-15 | Elonex I.P. Holdings, Ltd. | Low-power-consumption monitor standby system |
| US5821924A (en) * | 1992-09-04 | 1998-10-13 | Elonex I.P. Holdings, Ltd. | Computer peripherals low-power-consumption standby system |
| US6813713B2 (en) * | 2000-10-19 | 2004-11-02 | Nec Electronics Corporation | Data processing apparatus capable of dealing with illegal external input in an operative state and preventing useless power consumption in a stopped state |
| JP2011014135A (ja) * | 2009-06-30 | 2011-01-20 | Intel Corp | 電力消費を低減する方法及び装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5971523A (ja) * | 1982-10-18 | 1984-04-23 | Tokyo Electric Co Ltd | 電子機器 |
| JPS61112220A (ja) * | 1984-11-06 | 1986-05-30 | Matsushita Electric Ind Co Ltd | デ−タ端末装置 |
-
1990
- 1990-06-30 JP JP2171382A patent/JPH0462614A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5971523A (ja) * | 1982-10-18 | 1984-04-23 | Tokyo Electric Co Ltd | 電子機器 |
| JPS61112220A (ja) * | 1984-11-06 | 1986-05-30 | Matsushita Electric Ind Co Ltd | デ−タ端末装置 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5821924A (en) * | 1992-09-04 | 1998-10-13 | Elonex I.P. Holdings, Ltd. | Computer peripherals low-power-consumption standby system |
| US5648799A (en) * | 1992-12-02 | 1997-07-15 | Elonex I.P. Holdings, Ltd. | Low-power-consumption monitor standby system |
| US5880719A (en) * | 1992-12-02 | 1999-03-09 | Eloney I.P. Holdings L.T.D. | Low-power-consumption monitor standby system |
| US6813713B2 (en) * | 2000-10-19 | 2004-11-02 | Nec Electronics Corporation | Data processing apparatus capable of dealing with illegal external input in an operative state and preventing useless power consumption in a stopped state |
| JP2011014135A (ja) * | 2009-06-30 | 2011-01-20 | Intel Corp | 電力消費を低減する方法及び装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR920002754B1 (ko) | 전력 소비 절약용슬립 기능을 갖는 마이크로컴퓨터 시스템 | |
| KR100471056B1 (ko) | 컴퓨터시스템 및 컴퓨터시스템의 대기모드제어방법 | |
| KR910006823A (ko) | 기억장치의 전원 공급을 제어하는 제어장치를 구비한 컴퓨터 시스템 | |
| US8037334B2 (en) | Dynamic power control for reduced voltage level of graphics controller component of memory controller based on its degree of idleness | |
| JPH05282082A (ja) | コンピュータシステムの節電制御装置 | |
| JPS6222128A (ja) | デ−タ処理装置 | |
| US6154846A (en) | System for controlling a power saving mode in a computer system | |
| JP3024308B2 (ja) | データ処理装置 | |
| JPH0462614A (ja) | 携帯型データ処理装置 | |
| KR900005290A (ko) | 시스템버스의 동작속도를 변경하는 컴퓨터 시스템 | |
| JP2001117815A (ja) | 情報処理装置及び情報処理装置のメモリ制御方法 | |
| CN109151144B (zh) | 硬件管理方法、装置、***、计算机设备和存储介质 | |
| JPH04329413A (ja) | 情報処理方法及び装置 | |
| JP3328832B2 (ja) | データ処理装置 | |
| JP2906798B2 (ja) | 画像表示装置 | |
| KR100490391B1 (ko) | 엘.씨.디를 구비한 컴퓨터의 비디오 모드 제어장치 및 그 방법 | |
| JP3047534B2 (ja) | 電力低消費システム | |
| JPH09138720A (ja) | 表示制御装置 | |
| JP3302149B2 (ja) | コンピュータシステム | |
| JPS60262241A (ja) | コンピユ−タの情報表示方法 | |
| JPH0588794A (ja) | 自動表示オフ機能制御方式 | |
| JPH0683652A (ja) | マイクロコンピュ−タシステム | |
| JPH04153714A (ja) | 情報処理装置の制御方式 | |
| JPS62293331A (ja) | デ−タ処理装置 | |
| JPH086661A (ja) | コンピュータシステム |