JP4963761B2 - 表示装置 - Google Patents
表示装置 Download PDFInfo
- Publication number
- JP4963761B2 JP4963761B2 JP2001243092A JP2001243092A JP4963761B2 JP 4963761 B2 JP4963761 B2 JP 4963761B2 JP 2001243092 A JP2001243092 A JP 2001243092A JP 2001243092 A JP2001243092 A JP 2001243092A JP 4963761 B2 JP4963761 B2 JP 4963761B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- voltage
- display device
- liquid crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3614—Control of polarity reversal in general
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3674—Details of drivers for scan electrodes
- G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
- G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
- G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Computer Hardware Design (AREA)
- Nonlinear Science (AREA)
- Theoretical Computer Science (AREA)
- Liquid Crystal (AREA)
- Mathematical Physics (AREA)
- Optics & Photonics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
【発明の属する技術分野】
本発明は表示装置に関し、特に携帯可能な表示装置に用いて好適な低消費電力の表示装置に関する。
【0002】
【従来の技術】
近年、携帯可能な表示装置、例えば携帯テレビ、携帯電話等が市場ニーズとして要求されている。かかる要求に応じて表示装置の小型化、軽量化、低消費電力化に対応すべく研究開発が盛んに行われている。
【0003】
図8に従来例に係る液晶表示装置の一表示画素の回路構成図を示す。絶縁性基板(不図示)上に、ゲート信号線51、ドレイン信号線61とが交差して形成されており、その交差部近傍に両信号線51、61に接続されたTFT65が設けられている。TFT65のソース11sは液晶21の表示電極80に接続されている。
【0004】
また、表示電極80の電圧を1フィールド期間、保持するための補助容量85が設けられており、この補助容量85の一方の端子86はTFT65のソース11sに接続され、他方の電極87には各表示画素に共通の電位が印加されている。
【0005】
ここで、ゲート信号線51に走査信号が印加されると、TFT65はオン状態となり、ドレイン信号線61からアナログ映像信号が表示電極80に伝達されると共に、補助容量85に保持される。表示電極80に印加された映像信号電圧が液晶21に印加され、その電圧に応じて液晶21が配向することにより液晶表示を得ることができる。
【0006】
したがって、動画像、静止画像に関係なく表示を得ることができる。かかる液晶表示装置に静止画像を表示する場合、例えば携帯電話の液晶表示部の一部に携帯電話を駆動するためのバッテリの残量表示として、乾電池の画像を表示することになる。
【0007】
しかしながら、上述した構成の液晶表示装置においては、静止画像を表示する場合であっても、動画像を表示する場合と同様に、走査信号でTFT65をオン状態にして、映像信号を各表示画素に再書き込みする必要が生じていた。
【0008】
そのため、走査信号及び映像信号等の駆動信号を発生するためのドライバ回路、及びドライバ回路の動作タイミングを制御するための各種信号を発生する外部LSIは常時動作するため、常に大きな電力を消費していた。このため、限られた電源しか備えていない携帯電話等では、その使用可能時間が短くなるという欠点があった。
【0009】
これに対して、各表示画素にスタティック型メモリを備えた液晶表示装置が特開平8−194205号に開示されている。同公報の一部を引用して説明すると、この液晶表示装置は、図9に示すように、2段インバータINV1,INV2を正帰還させた形のメモリ、即ちスタティック型メモリをデジタル映像信号の保持回路として用いることにより、消費電力を低減するものである。
【0010】
ここで、スタティック型メモリに保持された2値デジタル映像信号に応じて、スイッチ素子24は参照線Vrefと表示電極80との間の抵抗値を制御し、液晶21のバイアス状態を調整している。一方、共通電極には交流信号Vcomを入力する。本装置は理想上、静止画像のように表示画像に変化がなければ、メモリへのリフレッシュは不要である。
【0011】
上述したように、従来の液晶表示装置ではアナログ映像信号に対応してフルカラーの動画像を表示するのに適している。一方、デジタル映像信号を保持するためのスタティック型メモリを備えた液晶表示装置では、低階調度の静止画像を表示すると共に、消費電力を低減するのに適している。
【0012】
【発明が解決しようとする課題】
しかしながら、両液晶表示装置は映像信号源を異にしているため、1つの表示装置において、フルカラーの動画像表示と、低消費電力に対応した静止画像表示とを同時に実現することができなかった。
【0013】
本発明は、1つの表示装置(例えば、1枚の液晶表示パネル)でフルカラーの動画像表示と、低消費電力の静止画像表示という2種類の表示に対応することを可能とした表示装置を提供するものである。また、本発明は、デジタル映像信号を保持するためのスタティック型メモリを備えた液晶表示装置において、高集積化及び低消費電力化を図るものである。
【0014】
【課題を解決するための手段】
本願に開示される発明のうち、主なものの概要を説明すれば以下の通りである。
【0015】
基板上の一方向に配置された複数のゲート信号線と、前記ゲート信号線と交差する方向に配置された複数のドレイン信号線と、前記ゲート信号線と前記ドレイン信号線の交点に対応して配置される画素電極を備えたアクティブマトリクス型表示装置において、高電圧と低電圧が供給され、前記ゲート信号線から入力される信号に応じて前記ドレイン信号線からのデジタル映像信号を保持する保持回路と、
前記保持回路からの信号に応じて第1の電圧と第2の電圧とを選択して前記画素電極に供給する信号選択回路とが前記画素電極に対応して配置され、
前記基板上に、前記第1もしくは/及び第2の電圧を出力する基準電圧発生回路が配置されている。
【0016】
かかる構成によれば、第1もしくは/及び第2の電圧を外部から供給する必要がないので、デジタル映像表示時に外付け回路を完全に停止させ、低消費電力化を図ることができる。
【0017】
基板上の一方向に配置された複数のゲート信号線と、前記ゲート信号線と交差する方向に配置された複数のドレイン信号線と、前記ゲート信号線と前記ドレイン信号線の交点に対応して配置される画素電極を備えたアクティブマトリクス型表示装置において、高電圧と低電圧が供給され、前記ゲート信号線から入力される信号に応じて前記ドレイン信号線からのデジタル映像信号を保持する保持回路と、
該保持回路からの信号に応じて第1の電圧と第2の電圧とを選択して前記画素電極に供給する信号選択回路とを備え、
前記第2の電圧は、前記基板上に形成されたインバータによって前記第1の電圧を反転して作成される。
【0018】
かかる構成によれば、前記第2の電圧は、前記基板上に形成されたインバータによって前記第1の電圧を反転して作成されるので、第2の電圧を伝達するための配線を削減することができる。これにより、表示画素の高集積化を図ることができる。
【0019】
基板上の一方向に配置された複数のゲート信号線と、前記ゲート信号線と交差する方向に配置された複数のドレイン信号線と、前記ゲート信号線と前記ドレイン信号線の交点に対応して配置される画素電極を備えたアクティブマトリクス型表示装置において、高電圧及び低電圧が供給され、前記ゲート信号線から入力される信号に応じて前記ドレイン信号線からの映像信号を保持する保持回路と、
該保持回路からの信号に応じて第1の電圧と第2の電圧とを選択して前記画素電極に供給する信号選択回路とを備え、
前記信号選択回路は、前記第1の電圧を選択する第1の相補型トランジスタ、及び前記第2の電圧を選択する第2の相補型トランジスタからなる。
【0020】
かかる構成によれば、信号選択回路を相補型トランジスタで構成しているので、保持回路の動作電圧を低減し、低消費電力化を図ることができる。
【0021】
【発明の実施の形態】
次に、本発明の実施形態に係る表示装置について詳細に説明する。図1に本発明の第1の実施形態に係る液晶表示装置の回路構成図を示す。
【0022】
絶縁性基板10上に、走査信号を供給するゲートドライバ50に接続された複数のゲート信号線51が一方向に配置されており、これらのゲート信号線51と交差する方向に複数のドレイン信号線61が配置されている。
【0023】
ドレイン信号線61には、ドレインドライバ60から出力されるサンプリングパルスのタイミングに応じて、サンプリングトランジスタSP1,SP2,…,SPnがオンし、データ信号線62のデータ信号(アナログ映像信号又はデジタル映像信号)が供給される。
【0024】
液晶表示パネル100は、ゲート信号線51からの走査信号により選択されると共に、ドレイン信号線61からのデータ信号が供給される複数の表示画素200がマトリックス状に配置されて構成されている。
【0025】
以下、表示画素200の詳細な構成について説明する。ゲート信号線51とドレイン信号線61の交差部近傍には、Pチャネル型TFT41及びNチャネル型42から成る回路選択回路40が設けられている。TFT41,42の両ドレインはドレイン信号線61に接続されると共に、それらの両ゲートは回路選択信号線88に接続されている。TFT41,42は、回路選択信号線88からの選択信号に応じていづれか一方がオンする。また、回路選択回路40と対を成して、Pチャネル型TFT44及びNチャネル型45から成る回路選択回路43が設けられている。
【0026】
これにより、後述するアナログ映像信号表示(フルカラー動画像対応)とデジタル映像表示(低消費電力、静止画像対応)とを選択して切換えることが可能となる。また、回路選択回路40に隣接して、Nチャネル型TFT71及びNチャネル型TFT72から成る画素選択回路70が配置されている。TFT71,72はそれぞれ回路選択回路40のTFT41,42と縦列に接続されると共に、それらの両ゲートにはゲート信号線51が接続されている。TFT71,72はゲート信号線51からの走査信号に応じて両方が同時にオンするように構成されている。
【0027】
また、アナログ映像信号を保持するための補助容量85が設けられている。補助容量85の一方の電極86はTFT71のソースに接続されている。他方の電極87は共通の補助容量線81に接続され、バイアス電圧Vscが供給されている。TFT71のゲートが開いてアナログ映像信号が液晶21に印加されると、その信号は1フィールド期間保持されなければならないが、液晶21のみではその信号の電圧は時間経過とともに次第に低下してしまう。そうすると、表示むらとして現れてしまい良好な表示が得られなくなる。そこでその電圧を1フィールド期間保持するために補助容量85を設けている。
【0028】
この補助容量85と液晶21との間には、回路選択回路43のPチャネル型TFT44が設けられ、回路選択回路40のTFT41と同時にオンオフするように構成されている。
【0029】
また、画素選択回路70のTFT72と液晶21の表示電極80との間には、保持回路110、信号選択回路120が設けられている。保持回路110は、正帰還された2つのインバータ回路111,112から成り、デジタル2値を保持するスタティック型メモリを構成している。2つのインバータ回路111,112には電源電圧として、電圧VDDと電圧VSS(電圧VDD>電圧VSS)が供給されている。また、2つのインバータ回路111,112は低消費電力化のためにCMOS型インバータであることが好ましい。
【0030】
また、信号選択回路120は、保持回路110からの信号に応じて2つの信号を選択する回路であって、2つのNチャネル型TFT121、122で構成されている。TFT121のゲートにはインバータ回路11の出力が印加され、TFT122のゲートにはインバータ112の出力が印加されている。このように、TFT121、122のゲートには保持回路110からの相補的な出力信号がそれぞれ印加されているので、TFT121、122は相補的にオンオフする。
【0031】
信号選択回路120が選択する2つの信号は、交流電圧の対向電極信号VCOM(信号A)と、その対向電極信号VCOMを中心とした交流電圧であって液晶を駆動するための交流駆動信号(信号B)である。信号Aと信号Bとは互いに逆相の矩形波の信号であるとともに、保持回路110のインバータ回路111,112を駆動するための電圧VDDと電圧VSSとの間の電圧で交流駆動されている。
【0032】
ここで、TFT122がオンすると信号Bが選択され、TFT121がオンすると信号Aが選択される。選択された信号A又は信号Bは、回路選択回路43のTFT45を介して、液晶21に電圧を印加する表示電極80に供給される。液晶21の対向電極32には対向電極信号VCOM(=信号A)が供給されている。
【0033】
さて、上記の2つの信号A,Bは液晶表示パネル100の外付け回路基板90から供給することも可能であるが、本実施形態では、信号A、信号Bを発生するための基準電圧発生回路50を液晶表示パネル100の絶縁性基板10上に設けることにより、外部からの信号A及び信号Bの供給を不要とした点が特徴である。すなわち、基準電圧発生回路500には電源電圧として、保持回路110と同様に、電圧VDDと電圧VSSが供給され、信号A及び信号Bは、電圧VDDと電圧VSSを基に作成される。
【0034】
これにより、外付け回路基板90の構成をシンプル化することができる。しかも、デジタル表示モード時に必要な信号A,Bを液晶表示パネル100内部で作成するので、外部からは電源電圧VDD,VSSを供給するだけ済む。これにより、外付け回路(後述するパネル駆動用LSI91及びを完外付け回路基板90)を完全に停止することができ、システム全体の低消費電力化を図ることができる。
【0035】
次に、基準電圧発生回路50の具体的な回路構成例を説明する。図2に示すように、インバータ回路501及びインバータ回路502は直列に接続され、インバータ回路502の出力は容量値Cを有するコンデンサ505を介してインバータ回路501の入力に帰還されている。また、インバータ回路501の出力は抵抗値Rを有する抵抗504を介して、その入力に帰還されている。
【0036】
上記構成において、RとCの時定数を調整することにより発振周波数を調整することができる。503は発振波形を整えるためのバッファ(Buffer)用のインバータ回路である。各インバータ回路501,502,503にはそれぞれ駆動電源電圧として電源電圧VDD、VSSが供給されている。インバータ回路503の出力から、上述した信号Aを得ることができる。また、信号Aと逆相の信号Bは、さらにインバータ回路503の出力に更に1つのインバータ回路を接続することにより、そのインバータ回路の出力から得ることができる。
【0037】
基準電圧発生回路50の他の回路構成例を説明する。これはリングオシレータであり、図3に示すように、奇数個のインバータ回路601,602,603が帰還ループを形成しており、その内部遅延によって発振を起こす。その発振周波数は抵抗604の抵抗値Rとコンデンサ605の容量値Cによって定まる時定数を調整することによって調整することができる。
【0038】
次に、再び図1を参照して、液晶パネル100の周辺回路について説明する。液晶パネル100の絶縁性基板10とは別基板の外付け回路基板90には、パネル駆動用LSI91が設けられている。この外付け回路基板90のパネル駆動用LSI91から垂直スタート信号STVがゲートドライバ50に入力され、水平スタート信号STHがドレインドライバ60に入力される。また映像信号がデータ線62に入力される。
【0039】
次に、図1、図2、図3及び図4を参照しながら、上述した構成の表示装置の駆動方法について説明する。図4は、液晶表示装置がデジタル表示モードに選択された場合のタイミング図である。
(1)アナログ表示モードの場合
モード信号MDに応じて、アナログ表示モードが選択されると、データ信号線62にアナログ映像信号が出力される状態に設定される。また、回路選択信号線88からの選択信号が「L」となり、回路選択回路40,43のTFT41,44がオンする。
【0040】
また、水平スタート信号STHに基づくサンプリング信号に応じてサンプリングトランジスタSPがオンしデータ信号線62のアナログ映像信号がドレイン信号線61に供給される。
【0041】
また、垂直スタート信号STVに基づいて、走査信号がゲート信号線51に供給される。走査信号に応じて、TFT71がオンすると、ドレイン信号線61からアナログ映像信号Sigが表示電極80に伝達されると共に、補助容量85に保持される。表示電極80に印加された映像信号電圧が液晶21に印加され、その電圧に応じて液晶21が配向することにより液晶表示を得ることができる。
【0042】
このアナログ表示モードでは、入力される映像信号が逐次入力されるので、フルカラーの動画像を表示するのに好適である。ただし、外付け回路基板90のLSI91、各ドライバ50,60にはそれらを駆動するために、絶えず電力が消費されている。
(2)デジタル表示モード
モード信号MDに応じて、デジタル表示モードが選択されると、データ信号線62にデジタル映像信号が出力される状態に設定される。また、回路選択信号線からの選択信号が「H」となり、保持回路110が動作可能な状態になる。
また、回路選択回路40,43のTFT41,44がオフすると共に、
TFT42,45がオンする。
【0043】
また、外付け回路基板90のパネル駆動用LSI91から、ゲートドライバ50及びドレインドライバ60にスタート信号STV,STHがそれぞれ入力される。それに応じてサンプリング信号が順次発生し、それぞれのサンプリング信号に応じてサンプリングトランジスタSP1,SP2,…,SPnが順にオンしてデジタル映像信号Sigをサンプリングして各ドレイン信号線61に供給する。
【0044】
ここで第1行、即ち走査信号G1が印加されるゲート信号線51について説明する。まず、走査信号G1によってゲート信号線51に接続された各表示画素P11、P12、…P1nの各TFTが1水平走査期間オンする。
【0045】
第1行第1列の表示画素P11に注目すると、サンプリング信号SP1によってサンプリングしたデジタル映像信号S11がドレイン信号線61に入力される。そしてTFT72が走査信号G1によってオン状態になるとそのドレイン信号D1が表示画素P11の保持回路110に入力される。
【0046】
この保持回路110で保持された信号は、信号選択回路120に入力されて、この信号選択回路120で信号A又は信号Bを選択して、その選択した信号が表示電極80に印加され、その電圧が液晶21に印加される。
【0047】
こうしてゲート信号線51から最終行のゲート信号線51まで走査することにより、1画面分(1フィールド期間)のスキャン、即ち全ドットスキャンが終了し1画面が表示される。
【0048】
ここで、1画面が表示されると、ゲートドライバ50並びにドレインドライバ60及び外付けのパネル駆動用LSI91への電圧供給を停止しそれらの駆動を止める。ここで、信号A又は信号Bは、前述したように、液晶表示パネル100の絶縁性基板10上に設けられた基準電圧発生回路50から発生される。したがって、液晶表示パネル100の外部からは、保持回路110及び基準電圧発生回路50に電源電圧VDD,VSSを供給するだけで足りる。
【0049】
このとき、ドレイン信号線61にデジタル映像信号で「H(ハイ)」が保持回路110に入力された場合には、インバータ回路111を通して、信号選択回路120において第1のTFT121には「L」が入力されることになるので第1のTFT121はオフとなり、他方の第2のTFT122にはインバータ回路112を通して「H」が入力されることになるので第2のTFT122はオンとなる。
【0050】
そうすると、信号Bが選択されて液晶には信号Bの電圧が印加される。表示電極80に対して、対向電極32と逆相の信号が印加されることにより、液晶が電界によって立ち上がるため、NWの表示パネルでは表示としては黒表示として観察できる。
【0051】
ドレイン信号線61にデジタル映像信号で「L」が保持回路110に入力された場合には、信号選択回路120において第1のTFT121には「H」が入力されることになるので第1のTFT121はオンとなり、他方の第2のTFT122には「L」が入力されることになるので第2のTFT122はオフとなる。そうすると、信号Aが選択されて液晶には信号Aの電圧が印加される。即ち、表示電極80に対して、対向電極32と同じ電圧が印加されるため、電界が発生せず液晶は立ち上がらないため、NWの表示パネルでは表示としては白表示として観察できる。
【0052】
このように、1画面分を書き込み、それを保持することにより静止画像として表示できるが、その場合には、各ドライバ50,60及びLSI91の駆動を停止するので、その分低消費電力化を図ることができる。また、信号A、信号Bを外部から供給する必要がないため、外部回路の動作を完全に停止し、低消費電力化を図ることができる。
【0053】
次に、図5に本発明の第2の実施形態に係る液晶表示装置の回路構成図を示す。本実施形態では、信号A(=対向電極信号VCOM)をインバータ300によって反転し、信号Bを作成している。これにより、表示パネル100内信号Bの配線を削減し、表示画素200の高集積化を図ることができる。
【0054】
具体的には、2つの構成手法が可能である。1つの構成手法は、信号Aを外付け回路基板90から供給し、表示パネル100内の絶縁性基板10上に設けられたインバータ300によってこの信号Aを反転することである。
【0055】
もう1つの構成手法は、図5に示したように、表示パネル100内の絶縁性基板10上に、信号Aを発生する基準電圧発生回路500を設けることである。これにより、第1の実施形態と同様に、外部からは電源VDD、VCCのみを供給すればよく、信号A、信号Bを供給する必要がなくなる。なお、インバータ300は低消費電力化のため、CMOS型インバータとすることが好ましい。ここで、基準電圧発生回路500の構成については前述した通りである。
【0056】
次に、図6に本発明の第3の実施形態に係る液晶表示装置の回路構成図を示す。前述した第1、第2の実施形態において、信号選択回路120は、2つのNチャネル型TFT121、122で構成されており、TFT121、122のゲートには保持回路110からの相補的な出力信号がそれぞれ印加されている。すなわち、信号選択回路120は、シングル・チャネル型(single chnnel type)のトランスミッション・ゲート(transmission gate)で構成されていた。
【0057】
本実施形態では、信号選択回路120をCMOS型のトランスミッション・ゲート(transmission gate)で構成した点が特徴である。信号選択回路120をシングル・チャネル型(single chnnel type)のトランスミッション・ゲート(transmission gate)で構成した場合、保持回路110のハイレベル出力を高くしないと、TFT121、122に十分な電流が流せず、信号選択回路120を通った信号A,Bのレベルが低下してしまい、液晶表示のコントラストが悪化してしまう。
【0058】
しかし、保持回路110のハイレベル出力を高くするためには保持回路110の電源電圧VDDを高くしなけばならないので、消費電力が増加してしまう。
【0059】
そこで、図6に示すように、信号選択回路120をCMOS型のトランスミッションゲート123,124(相補型TFT)で構成することにより、問題解決を図った。すなわち、本実施形態によれば、信号A及び信号Bの低下を招くことなく、保持回路110のハイレベル出力を信号A,Bの最大値と同電位に抑えることができる。これにより、液晶表示のコントラストを悪化させることなく、低消費電力化を図ることが可能になる。
【0060】
なお、上記と同様の理由から、回路選択回路43のTFT45についてもCMOS型のトランスミッション・ゲート(相補型TFT)によって構成することが好ましい。
【0061】
また、本実施形態においても信号A及び信号Bは基準電圧発生回路500によって作成する構成を採ることができるが、第2の実施形態と同様に、信号Aをインバータ300によって反転させることにより信号Bを作成するようにしてもよい。
【0062】
本発明の表示装置は、液晶表示装置の中でも特に、反射型液晶表示装置に適用することが好ましい。そこで、この反射型液晶表示装置のデバイス構造について図7を参照しながら説明する。
【0063】
図7に示すように、一方の絶縁性基板10上に、多結晶シリコンから成り島化された半導体層11上にゲート絶縁膜12を形成し、半導体層11の上方であってゲート絶縁膜12上にゲート電極13を形成する。
【0064】
ゲート電極13の両側に位置する下層の半導体層11には、ソース11s及びドレイン11dが形成されている。ゲート電極13及びゲート絶縁膜12上には層間絶縁膜14を堆積し、そのドレイン11dに対応した位置及びソース11sに対応した位置にコンタクトホール15、18が形成されており、そのコンタクトホール15を介してドレイン11dはドレイン電極16に接続されており、ソース11sは層間絶縁膜14上に設けた平坦化絶縁膜17に設けたコンタクトホール18も介して表示電極19に接続されている。
【0065】
平坦化絶縁膜17上に形成された各表示電極19はアルミニウム(Al)等の反射材料から成っている。各表示電極19及び平坦化絶縁膜17上には液晶21を配向するポリイミド等から成る配向膜20が形成されている。
【0066】
他方の絶縁性基板30上には、赤(R)、緑(G)、青(B)の各色を呈するカラーフィルタ31、ITO(Indium Tin Oxide)等の透明導電性膜から成る対向電極32、及び液晶21を配向する配向膜33が順に形成されている。カラー表示としない場合にはカラーフィルタ31は不要である。
【0067】
こうして形成された一対の絶縁性基板10,30の周辺を接着性シール材によって接着し、それによって形成された空隙に液晶21を充填して、反射型液晶表示装置が完成する。
【0068】
図中点線矢印で示すように、観察者1側から入射した外光は、対向電極基板30から順に入射し、表示電極19によって反射されて、観察者1側に出射し、表示を観察者1が観察することができる。
【0069】
このように、反射型液晶表示装置は外光を反射させて表示を観察する方式であり、透過型の液晶表示装置のように、観察者側と反対側にいわゆるバックライトを用いる必要が無いため、そのバックライトを点灯させるための電力を必要としない。従って、本発明の表示装置として、バックライト不要で低消費電力化に適した反射型液晶表示装置であることが好ましい。
【0070】
また、上述の実施の形態においては、デジタル表示モードにおいて、1ビットのデジタルデータ信号を入力した場合について説明したが、本発明はそれに限定されるものではなく、複数ビットのデジタルデータ信号の場合でも適用することが可能である。そうすることにより、多階調の表示を行うことができる。その際、入力するビット数に応じた保持回路及び信号選択回路の数にする必要がある。
【0071】
また、上述の実施の形態においては、静止画像を液晶表示パネルの一部に表示する場合を説明したが、本願はそれに限定されるものではなく、全表示画素に静止画を表示することも可能であり、本願発明の特有の効果を奏するものである。
【0072】
上述の実施の形態においては、反射型液晶表示装置の場合について説明したが、透過型でも全く同様に実施できる。透過型の場合、1画素内でTFT、保持回路、信号選択回路及び信号配線を除く領域に透明電極を配置することにより、透過率を維持したまま寄生容量を低減できる。また、透過型液晶表示装置に用いた場合にも、1画面を表示した後に、ゲートドライバ50並びにドレインドライバ60及び外付けのパネル駆動用LSI91への電圧供給を停止することにより、その分の消費電力の低減を図ることができる。
【0073】
【発明の効果】
以上説明したように、本発明の表示装置によれば、デジタル表示モード時には、表示パネル内に設けた基準電圧発生回路により、表示画素に印加する信号を作成しているので、これらの信号を外部から供給する必要がない。これにより、外部回路の構成がシンプル化できるいと共に、デジタル表示モード時には外部回路を完全に停止させ、低消費電力化を図ることができる。
【0074】
また、表示画素に印加する信号を反転するインバータを表示パネル内に設けることにより、反転信号を配線するスペースが削減され、高集積化を図ることができる。
【0075】
さらに、信号を選択的に画素電極に供給する信号選択回路を相補型トランジスタで構成することにより、保持回路の電源電圧を低減し、その分低消費電力化を図ることができる。
【図面の簡単な説明】
【図1】本発明の第1の実施形態に係る液晶表示装置の回路構成図である。
【図2】本発明の第1の実施形態に係る基準電圧発生回路の回路構成図である。
【図3】本発明の第1の実施形態に係る基準電圧発生回路の他の回路構成図である。
【図4】本発明の第1の実施形態に係る液晶表示装置のタイミング図である。
【図5】本発明の第2の実施形態に係る液晶表示装置の回路構成図である。
【図6】本発明の第3の実施形態に係る液晶表示装置の回路構成図である。
【図7】反射型液晶表示装置の断面図である。
【図8】従来例に係る液晶表示装置の回路構成図である。
【図9】従来例に係る液晶表示装置の他の回路構成図である。
【符号の説明】
10 絶縁性基板
13 ゲート電極
21 液晶
40 回路選択回路
43 回路選択回路
50 ゲートドライバ
51 ゲート信号線
60 ドレインドライバ
61 ドレイン信号線
70 画素選択回路
85 補助容量
110 保持回路
120 信号選択回路
500 基準電圧発生回路
Claims (4)
- デジタル映像信号に基づく静止画像表示モードと、アナログ映像信号に基づく動画像表示モードを備え、基板上の一方向に配置された複数のゲート信号線と、前記ゲート信号線と交差する方向に配置され、デジタル映像信号又はアナログ映像信号が選択的に供給される複数のドレイン信号線と、前記ゲート信号線と前記ドレイン信号線の交点に対応して配置される画素電極を備えたアクティブマトリクス型表示装置において、
正帰還された第1及び第2のインバータ回路からなり、それらの電源電圧として高電圧と低電圧が供給され、前記ゲート信号線から入力される信号に応じて前記ドレイン信号線からのデジタル映像信号を保持する保持回路と、
前記保持回路の前記第1及び第2のインバータ回路の出力に応じて、互いに逆相の矩形波である第1の信号と第2の信号のいずれかを選択して前記画素電極に供給する信号選択回路とが前記画素電極に対応して配置され、
前記基板上に配置され、前記基板の外部から前記保持回路に供給する高電圧と低電圧の電源電圧を用いて、前記第1及び第2の信号を発生する基準電圧発生回路と、
前記基板の外部に配置され、前記複数のゲート信号線及び前記複数のドレイン信号線を駆動するパネル駆動回路と、を備え、前記静止画像表示モードにおいて、前記パネル駆動回路は動作を停止し、前記基準電圧発生回路は前記パネル駆動回路からの出力を受けることなく、前記第1及び第2の信号を発生することを特徴とする表示装置。 - 前記動画像表示モードの時は前記ドレイン信号線に供給されるアナログ映像信号を前記画素電極に印加し、前記静止画像表示モードの時は前記ドレイン信号線に供給されるデジタル映像信号を前記保持回路に入力する回路選択回路を備えることを特徴とする請求項1に記載の表示装置。
- 前記第1の信号及び前記第2の信号は、前記低電圧と前記高電圧との間の電圧で交流駆動される信号であることを特徴とする請求項1又は2に記載の表示装置。
- 前記基準電圧発生回路は、前記第1の信号を出力し、前記基板上に、前記第1の信号を反転して前記第2の信号を出力するインバータが配置されていることを特徴とする請求項1乃至3のいずれかに記載の表示装置。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001243092A JP4963761B2 (ja) | 2000-09-18 | 2001-08-10 | 表示装置 |
TW090122540A TW571153B (en) | 2000-09-18 | 2001-09-12 | Display device |
CNB011331771A CN1208751C (zh) | 2000-09-18 | 2001-09-18 | 显示装置 |
KR10-2001-0057511A KR100469193B1 (ko) | 2000-09-18 | 2001-09-18 | 표시 장치 |
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000282170 | 2000-09-18 | ||
JP2000282170 | 2000-09-18 | ||
JP2000-282170 | 2000-09-18 | ||
JP2001243092A JP4963761B2 (ja) | 2000-09-18 | 2001-08-10 | 表示装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012000901A Division JP2012088737A (ja) | 2000-09-18 | 2012-01-06 | 表示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002162949A JP2002162949A (ja) | 2002-06-07 |
JP4963761B2 true JP4963761B2 (ja) | 2012-06-27 |
Family
ID=26600136
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001243092A Expired - Lifetime JP4963761B2 (ja) | 2000-09-18 | 2001-08-10 | 表示装置 |
Country Status (4)
Country | Link |
---|---|
JP (1) | JP4963761B2 (ja) |
KR (1) | KR100469193B1 (ja) |
CN (1) | CN1208751C (ja) |
TW (1) | TW571153B (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100481213B1 (ko) * | 2001-12-28 | 2005-04-08 | 엘지.필립스 엘시디 주식회사 | 액정표시장치 및 그의 구동방법 |
JP7274955B2 (ja) * | 2019-06-21 | 2023-05-17 | 株式会社ジャパンディスプレイ | 液晶表示装置 |
CN112863415A (zh) * | 2019-11-28 | 2021-05-28 | 京东方科技集团股份有限公司 | 像素驱动电路和显示设备 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5653487A (en) * | 1979-10-05 | 1981-05-13 | Seiko Epson Corp | Liquid-crystal indication device for clock |
JPS5823091A (ja) * | 1981-08-04 | 1983-02-10 | セイコーインスツルメンツ株式会社 | 画像表示装置 |
JPH0618845A (ja) * | 1992-07-03 | 1994-01-28 | Casio Comput Co Ltd | 液晶表示装置およびそれを用いた機器 |
JPH07181927A (ja) * | 1993-12-24 | 1995-07-21 | Sharp Corp | 画像表示装置 |
JPH08194205A (ja) * | 1995-01-18 | 1996-07-30 | Toshiba Corp | アクティブマトリックス型表示装置 |
JP3630489B2 (ja) * | 1995-02-16 | 2005-03-16 | 株式会社東芝 | 液晶表示装置 |
JP3319561B2 (ja) * | 1996-03-01 | 2002-09-03 | 株式会社東芝 | 液晶表示装置 |
JPH09243996A (ja) * | 1996-03-11 | 1997-09-19 | Matsushita Electric Ind Co Ltd | 液晶表示装置、液晶表示システム及びコンピュータシステム |
JPH1039842A (ja) * | 1996-07-23 | 1998-02-13 | Casio Comput Co Ltd | 液晶表示装置を有する端末 |
KR19980060007A (ko) * | 1996-12-31 | 1998-10-07 | 김광호 | 액정 표시 장치의 소비 전력 감소 회로 |
-
2001
- 2001-08-10 JP JP2001243092A patent/JP4963761B2/ja not_active Expired - Lifetime
- 2001-09-12 TW TW090122540A patent/TW571153B/zh not_active IP Right Cessation
- 2001-09-18 KR KR10-2001-0057511A patent/KR100469193B1/ko not_active IP Right Cessation
- 2001-09-18 CN CNB011331771A patent/CN1208751C/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
CN1344959A (zh) | 2002-04-17 |
TW571153B (en) | 2004-01-11 |
JP2002162949A (ja) | 2002-06-07 |
KR100469193B1 (ko) | 2005-02-02 |
CN1208751C (zh) | 2005-06-29 |
KR20020022038A (ko) | 2002-03-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5019668B2 (ja) | 表示装置及びその制御方法 | |
KR100462133B1 (ko) | 표시 장치 | |
JP2012088737A (ja) | 表示装置 | |
US7948461B2 (en) | Image display device | |
JP2012088736A (ja) | 表示装置 | |
KR100468174B1 (ko) | 표시 장치 | |
JP4204204B2 (ja) | アクティブマトリクス型表示装置 | |
JP2007094262A (ja) | 電気光学装置及び電子機器 | |
JP4115099B2 (ja) | 表示装置 | |
JP2002311911A (ja) | アクティブマトリクス型表示装置 | |
JP3863729B2 (ja) | 表示装置 | |
JP5004386B2 (ja) | 表示装置及びその駆動方法 | |
JP4963761B2 (ja) | 表示装置 | |
JP2003177717A (ja) | 表示装置 | |
JP3768097B2 (ja) | 表示装置 | |
JP2012063790A (ja) | 表示装置 | |
JP3668115B2 (ja) | 表示装置 | |
JP3711006B2 (ja) | 表示装置 | |
JP2002091397A (ja) | 表示装置 | |
JP4278314B2 (ja) | アクティブマトリクス型表示装置 | |
JP4197852B2 (ja) | アクティブマトリクス型表示装置 | |
JP4297629B2 (ja) | アクティブマトリクス型表示装置 | |
JP2002333864A (ja) | 表示装置 | |
JP4297628B2 (ja) | アクティブマトリクス型表示装置 | |
JP2003150129A (ja) | アクティブマトリクス型表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080729 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110819 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110823 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111019 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111107 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120106 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120302 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120327 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 4963761 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150406 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |