JPS5965307A - シ−ケンス制御装置 - Google Patents
シ−ケンス制御装置Info
- Publication number
- JPS5965307A JPS5965307A JP57174497A JP17449782A JPS5965307A JP S5965307 A JPS5965307 A JP S5965307A JP 57174497 A JP57174497 A JP 57174497A JP 17449782 A JP17449782 A JP 17449782A JP S5965307 A JPS5965307 A JP S5965307A
- Authority
- JP
- Japan
- Prior art keywords
- task
- real
- control
- input
- slave
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Programme-control systems
- G05B19/02—Programme-control systems electric
- G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
- G05B19/042—Programme control other than numerical control, i.e. in sequence controllers or logic controllers using digital processors
- G05B19/0421—Multiprocessor system
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Automation & Control Theory (AREA)
- Control Or Security For Electrophotography (AREA)
- Multi Processors (AREA)
- Control By Computers (AREA)
- Programmable Controllers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、中央演算処理装ｆｉｉｅ（以下ＣＰＵと称す
る）を用いたシーケンス制御装置に関する。
る）を用いたシーケンス制御装置に関する。
一般に、産業用機械、事務機、家庭用品等、あらゆる分
野の機械制御にマイクロコンピュータが使われている。
野の機械制御にマイクロコンピュータが使われている。
マイクロコンピュータで機械のシーケンス制御を実行す
る際、マイクロコンピュータの入出力ボートを、プログ
ラミングによって制御することにより、その制御を行っ
ているのが普通である。従来、この種の制御用マイクロ
コンピュータは１つのＣＰＵで構成されることが多く％
すべての制御を１つのタスクのプログラムによりシリア
ルに実行していた。そのため、プロゲラばングはすべて
の事象をチェ７クし、必要な制御がある毎に入出力命令
ン行い１．必要な制御を終了するとｆだプログラムの先
頭にもどるといった全事象テエンク式のマイクロコンピ
ュータ制御であった。
る際、マイクロコンピュータの入出力ボートを、プログ
ラミングによって制御することにより、その制御を行っ
ているのが普通である。従来、この種の制御用マイクロ
コンピュータは１つのＣＰＵで構成されることが多く％
すべての制御を１つのタスクのプログラムによりシリア
ルに実行していた。そのため、プロゲラばングはすべて
の事象をチェ７クし、必要な制御がある毎に入出力命令
ン行い１．必要な制御を終了するとｆだプログラムの先
頭にもどるといった全事象テエンク式のマイクロコンピ
ュータ制御であった。
このような制御方式に？いては、制御を７リアルに実行
するため同じような入出力制御のくり返しとなるばかり
でなく、同時平行に処理する制御においては事象の判断
が複雑となり、プログラミ、ングが非常に困難であった
。また、制御仕様の変更等があった場合は、変更Ｎ所以
外の他の制御部分にも影響することが多く、プログラマ
に大きな負担がかかるといった欠点があった。
するため同じような入出力制御のくり返しとなるばかり
でなく、同時平行に処理する制御においては事象の判断
が複雑となり、プログラミ、ングが非常に困難であった
。また、制御仕様の変更等があった場合は、変更Ｎ所以
外の他の制御部分にも影響することが多く、プログラマ
に大きな負担がかかるといった欠点があった。
本発明の目的は、上述した欠点に瀝み、改良されたシー
ケンス制御装置を提供することにある。
ケンス制御装置を提供することにある。
本発明では、マスクＣＰＵとスレーブＣＰＵとでＣＰＵ
ン構成して、それぞれ独立に機能させる。丁なわち、マ
スタＣＰＵにリアルタイム並行処理を管理するリアルタ
イムモニタ機能とシーケンス制御機能とをもたせ、スレ
ーブＣＰＵに入出力制御機能をもたせることにより、ク
ーケンス制御プログラムからの実行制御マクロ命令によ
ってリアルタイムモニタが並行処理できるようにした。
ン構成して、それぞれ独立に機能させる。丁なわち、マ
スタＣＰＵにリアルタイム並行処理を管理するリアルタ
イムモニタ機能とシーケンス制御機能とをもたせ、スレ
ーブＣＰＵに入出力制御機能をもたせることにより、ク
ーケンス制御プログラムからの実行制御マクロ命令によ
ってリアルタイムモニタが並行処理できるようにした。
また、７−ケンス制御プログラムからの入出力制御マク
ロ命令により、リアルタイムモニタがスレーブＣＰＵに
入出力命令な転送できるようにし、その結果入出力制御
２よびプログラムが容易と１１つた。
ロ命令により、リアルタイムモニタがスレーブＣＰＵに
入出力命令な転送できるようにし、その結果入出力制御
２よびプログラムが容易と１１つた。
以下、図面に基づいて本発明の詳細な説明する。
第１図に本発明を実現するためのプロセンサ構成を示す
。ここで、マスクＣＰＵ ／／は、例えばインテル社１
ｒｏｔｓ、スレーブＣＰＵ２／、２２ｇよびｎは同じ
くインテル社（ｔ７Ｑ／、によるＣＰＵである。これら
のＣＰＵは、インテル社シングルボードフンピユータ８
ＢＣ！６９を使っている。本発明の実施例では、これら
のコンピュータを、例えば複写機の制御用として使って
おり、第１スレーブＣＰＵ ２／は操作部の入出力を制
御し、第２スレーブＣＰＵ ２２は原稿読取り用のり−
ダを制御し、第３スレーブＣＰＵ３はプリンタの入出力
を制御する。両スレーブＣＰＬＪ ２２および２３には
、それぞれ、ダ個のＩ１０エキスパンダ３１〜ｎおよび
Ｆ／〜ｑが具わっている。
。ここで、マスクＣＰＵ ／／は、例えばインテル社１
ｒｏｔｓ、スレーブＣＰＵ２／、２２ｇよびｎは同じ
くインテル社（ｔ７Ｑ／、によるＣＰＵである。これら
のＣＰＵは、インテル社シングルボードフンピユータ８
ＢＣ！６９を使っている。本発明の実施例では、これら
のコンピュータを、例えば複写機の制御用として使って
おり、第１スレーブＣＰＵ ２／は操作部の入出力を制
御し、第２スレーブＣＰＵ ２２は原稿読取り用のり−
ダを制御し、第３スレーブＣＰＵ３はプリンタの入出力
を制御する。両スレーブＣＰＬＪ ２２および２３には
、それぞれ、ダ個のＩ１０エキスパンダ３１〜ｎおよび
Ｆ／〜ｑが具わっている。
マスクＣＰＵ ／／は、複数のシーケンス制御タスク群
とこれらタスクを管理するリアルタイムモニタ機能を有
する。マスタＣＰＵ Ｉ／とスレーブＣＰＵ２／、、７
，７およびＢのそれぞれとのＩ１０プロトコルは、各ス
レーブＣＰＵ内にあるデータバスバンファＬＤＢＢ）を
通じて行う。割込みは、マスタ゛ＣＰＵ ／／のＲ８′
］’Ｚｊにプログラムインターバルタイマ（ｌＩｒλ１
３−ｊ）ｓｉからのａｒｎｓクロンク割込信号ｊ３を供
給することによって行う。この割込みは、第３図で後述
する実行制御マクロの＠ＷＡｉＩ’が発せられたときに
カウントする割込みである。プログラマフルインターラ
ブドコントローラ（Ｉｆｆコｊ９ｋ） ６１を介して、
スレーブＣＰＵ２／からの割込信号６３およびドラムク
ロンクパルス割込信号６５ヲマスタＣＰＵ ／／に供給
する。スレーブＣＰＵ 、？／からの割込信号≦３は、
操作部（キーボード） ７／からデータ転送の要求があ
ったとぎに発生する。ドラムクロンクパルス割込イハ号
６Ｓは、プリンタの感光ドラム（図示せずンの回転角に
依存するクロンク割込信号であり、後に述べる第３図の
ｅ ＩＷＡＩＴのマクロ命令が発せらｒしたとぎにカウ
ントする割込みである。
とこれらタスクを管理するリアルタイムモニタ機能を有
する。マスタＣＰＵ Ｉ／とスレーブＣＰＵ２／、、７
，７およびＢのそれぞれとのＩ１０プロトコルは、各ス
レーブＣＰＵ内にあるデータバスバンファＬＤＢＢ）を
通じて行う。割込みは、マスタ゛ＣＰＵ ／／のＲ８′
］’Ｚｊにプログラムインターバルタイマ（ｌＩｒλ１
３−ｊ）ｓｉからのａｒｎｓクロンク割込信号ｊ３を供
給することによって行う。この割込みは、第３図で後述
する実行制御マクロの＠ＷＡｉＩ’が発せられたときに
カウントする割込みである。プログラマフルインターラ
ブドコントローラ（Ｉｆｆコｊ９ｋ） ６１を介して、
スレーブＣＰＵ２／からの割込信号６３およびドラムク
ロンクパルス割込信号６５ヲマスタＣＰＵ ／／に供給
する。スレーブＣＰＵ 、？／からの割込信号≦３は、
操作部（キーボード） ７／からデータ転送の要求があ
ったとぎに発生する。ドラムクロンクパルス割込イハ号
６Ｓは、プリンタの感光ドラム（図示せずンの回転角に
依存するクロンク割込信号であり、後に述べる第３図の
ｅ ＩＷＡＩＴのマクロ命令が発せらｒしたとぎにカウ
ントする割込みである。
そｔにより、クーケンス制御のタイミングを決定する。
また、両スレーブＣＰＵ ２２およびｎにもインターバ
ルタイマＳｔからの２１）ｍ８クロンク割込信号Ｓ３を
供給する。これは、第５図の入出力制御マクロ＠ ＴＳ
ＥＴ カ発せられたとき一両スレープＣＰＵｎおよび３
でカウントする割込みである。
ルタイマＳｔからの２１）ｍ８クロンク割込信号Ｓ３を
供給する。これは、第５図の入出力制御マクロ＠ ＴＳ
ＥＴ カ発せられたとき一両スレープＣＰＵｎおよび３
でカウントする割込みである。
以上のプロセンサ構成により、本シーケンス制御装置を
梠成し、その機能には大別して、リアルタイム平行処理
と入出力制御機能とがある。以後単に、モニタと呼ぶこ
と幅する。以下に１本モニタの機能について説明する。
梠成し、その機能には大別して、リアルタイム平行処理
と入出力制御機能とがある。以後単に、モニタと呼ぶこ
と幅する。以下に１本モニタの機能について説明する。
本モニタは、リアルタイム平行処理機能によって、種々
のアプリケーゾョンについて必要な処理プログラムをタ
スク単位で設計コーディングが可能である。不モニタに
おけるタスク走行レベルの参重匿は２で、割込レベルお
よびプログラムレベル（ｐＬ／ベル〕が対応する。タス
クには、実行。
のアプリケーゾョンについて必要な処理プログラムをタ
スク単位で設計コーディングが可能である。不モニタに
おけるタスク走行レベルの参重匿は２で、割込レベルお
よびプログラムレベル（ｐＬ／ベル〕が対応する。タス
クには、実行。
停止および待機の３つの状態があり、電源投入時にはす
べて停止状態にある。タスクの実行はＥＮ’ｌ’）Ｌマ
クロによりなさｎ、美行中ＷＡＩＴマクロにて、事象の
完了待ちの状態となりつる。また、実際にはタスクは割
込みによっても実行を待機させられるが、いずれの場合
でも要因の解除によって自動的に再開される。Ｐレベル
タスク内では、前述のリアルタイム並行処理は可能であ
り、１つのタスりが停止あるいは待機となったときのみ
、モニタのラウントロピンスキャニング（順番にタスク
要求があるか否かを入力ポート、メモリフラグでチェッ
クすること）によって、次の要求タスクが順次起動され
実行状態となる。
べて停止状態にある。タスクの実行はＥＮ’ｌ’）Ｌマ
クロによりなさｎ、美行中ＷＡＩＴマクロにて、事象の
完了待ちの状態となりつる。また、実際にはタスクは割
込みによっても実行を待機させられるが、いずれの場合
でも要因の解除によって自動的に再開される。Ｐレベル
タスク内では、前述のリアルタイム並行処理は可能であ
り、１つのタスりが停止あるいは待機となったときのみ
、モニタのラウントロピンスキャニング（順番にタスク
要求があるか否かを入力ポート、メモリフラグでチェッ
クすること）によって、次の要求タスクが順次起動され
実行状態となる。
第一図にタスクの状態遷移な示す。ここで、実線は各タ
スクが実行制御マクロ（ＥＮＴＲ，８’［’ＯＰ。
スクが実行制御マクロ（ＥＮＴＲ，８’［’ＯＰ。
ＷＡＩ！’、 ＩＷＡＩＴ、 ＥＳＣＰ ）を発し
たときの状態遷移を示し１点線はモニタが自動的に行う
状態遷移を示す。停止状態にあるタスクが他のタスクか
らＩＮ’ｌ’Ｒ（エンターノされると実行可能状態とな
る。
たときの状態遷移を示し１点線はモニタが自動的に行う
状態遷移を示す。停止状態にあるタスクが他のタスクか
らＩＮ’ｌ’Ｒ（エンターノされると実行可能状態とな
る。
実行中のタスクが８ＴＯＰマクロを発すると停止状態と
なり、ＷＡＩ！’あるいはＩＷＡＩＴマクロを発すると
待機状態％ＢＳＣＰ （エスケープ）マクロを発すると
実行可能状態となる。待機中のタスクがタイムアンプと
なると、モニタが自動的に実行可能状態にする。また、
実行可能状態のタスクは、モニタの自動釣なラウントロ
ピンスキャニングにより実行中となる。
なり、ＷＡＩ！’あるいはＩＷＡＩＴマクロを発すると
待機状態％ＢＳＣＰ （エスケープ）マクロを発すると
実行可能状態となる。待機中のタスクがタイムアンプと
なると、モニタが自動的に実行可能状態にする。また、
実行可能状態のタスクは、モニタの自動釣なラウントロ
ピンスキャニングにより実行中となる。
第３図に実行制御マクロのフォーマントと機能を示す。
各マクロが各タスクから発せられると、リスタート命令
（Ｒ８’［’ ）よりモニタに制御が移り、モニタが各
マクロを判断し、機能に示された内容を実行する。＠Ｗ
ＡＩＴは一足時間毎のタイマ割込みによりカウントし、
＠、ＩＷＡＩＴは外部より一定間隔の割込（本実施例
では、複写機のドラムの回転に比例したバルスンにより
、モニタがカウントする。
（Ｒ８’［’ ）よりモニタに制御が移り、モニタが各
マクロを判断し、機能に示された内容を実行する。＠Ｗ
ＡＩＴは一足時間毎のタイマ割込みによりカウントし、
＠、ＩＷＡＩＴは外部より一定間隔の割込（本実施例
では、複写機のドラムの回転に比例したバルスンにより
、モニタがカウントする。
入出力制向１機能は、入力ボート、出力ボートおよびソ
フトフラグの各ポイントを、ソフトおよびハードの両面
にわたって、共通に認識するための識別番号（オーディ
ナル）を付け、これらをオン（ＯＮ）、オフ（ＯＦＦ
）およびチェック（ＣＨＥＣＫ）する入出力制御マクロ
により、アプリケーションプログラムによる入出力命令
あるいはフラグ管理が極めて容易なものとしている。丁
なわち、アプリケーションプログラムによる入出力制御
マクロ命令をモニタが受け、その処理すｇ報（ＯＮ、Ｏ
ＦＦ。
フトフラグの各ポイントを、ソフトおよびハードの両面
にわたって、共通に認識するための識別番号（オーディ
ナル）を付け、これらをオン（ＯＮ）、オフ（ＯＦＦ
）およびチェック（ＣＨＥＣＫ）する入出力制御マクロ
により、アプリケーションプログラムによる入出力命令
あるいはフラグ管理が極めて容易なものとしている。丁
なわち、アプリケーションプログラムによる入出力制御
マクロ命令をモニタが受け、その処理すｇ報（ＯＮ、Ｏ
ＦＦ。
（１３ｃＫ等）と識別番号をスレーブＣ１）ＩＪ２／、
ｐ、 ２３に転送する。これらのスレーブＣＰＵは、
各スＶ −ブＣＰＵ内にあるＲＡＭ領域に識別番号に対
応する処理情報を記憶し、これを常にリフレツシユする
ことによって入出力制御を実行する。
ｐ、 ２３に転送する。これらのスレーブＣＰＵは、
各スＶ −ブＣＰＵ内にあるＲＡＭ領域に識別番号に対
応する処理情報を記憶し、これを常にリフレツシユする
ことによって入出力制御を実行する。
第を図に識別番号（以後オーディナルと呼ぶ）の概念図
を示す。オーディナルとは、ハードウェア側で認識する
端子番号、センサ、アクチュエータ等の番号と、ソフト
ウェア上で認識するボート番号、Ｉ１０アドレス、ピン
ト番号とを対応付けて共通の認識を可能にする番号であ
る。さらに、工１０ボート以外のソフトウェア上のみに
形成されるフラグ類も加え、プロセッサの制御ポイント
全般に拡張した考え方である。第１図で示すように、オ
ーディナルをスレーブＣＰＵ２／、 、？、２．２？の
メモ！Ｊ ＲＡＭ上に割り当てている。すなわち、ＲＡ
Ｍ上のバイト番号（ＢＹＴＥＮＯ）とピント番号（ＢＩ
Ｔ Ｎｏ）とを第ψ図のように決める。本実施例では、
入力ポート（Ｄｌ）、 出カポ−） （Ｄｏ ）およ
びフラグにそれぞれダバイト（３２ポイント）を割り当
てている。
を示す。オーディナルとは、ハードウェア側で認識する
端子番号、センサ、アクチュエータ等の番号と、ソフト
ウェア上で認識するボート番号、Ｉ１０アドレス、ピン
ト番号とを対応付けて共通の認識を可能にする番号であ
る。さらに、工１０ボート以外のソフトウェア上のみに
形成されるフラグ類も加え、プロセッサの制御ポイント
全般に拡張した考え方である。第１図で示すように、オ
ーディナルをスレーブＣＰＵ２／、 、？、２．２？の
メモ！Ｊ ＲＡＭ上に割り当てている。すなわち、ＲＡ
Ｍ上のバイト番号（ＢＹＴＥＮＯ）とピント番号（ＢＩ
Ｔ Ｎｏ）とを第ψ図のように決める。本実施例では、
入力ポート（Ｄｌ）、 出カポ−） （Ｄｏ ）およ
びフラグにそれぞれダバイト（３２ポイント）を割り当
てている。
第Ｓ図にこれらのオーディナルを制御する人出力制御マ
クロ命令を示す。スＶ−プＣＰＵ ２／〜Ｂは第５図の
マクロパラメータでｆ、ｔ、 ｆ、ｒ、 ・・・・・
・とじて認識さｎる。各タスクがこれらの入出力制御マ
クロを発すると、モニタがそのマクロ命令を解読して機
能で示された内をを実行する。すなわち、モニタからス
レーブＣＰＵ ２／〜ｎにこれらの情報を引渡し、スレ
ーブＣＰＵ 、！／〜２Ｆ７５″−ＲＡＭ上のオーディ
ナルを制御する。情報の引渡しは、マスタＣＰＵ ／／
からスレーブＣＰＵ ２／〜ｎへの割込みにより行われ
るが、スレーブＣＰＵ ２／〜ｎでは割込みンベル以外
のプログラムノベルでＲＡＭ上の情報ヲ常に工１０ボー
トにり７レンクユすることによりＬＤｉ、Ｄ。
クロ命令を示す。スＶ−プＣＰＵ ２／〜Ｂは第５図の
マクロパラメータでｆ、ｔ、 ｆ、ｒ、 ・・・・・
・とじて認識さｎる。各タスクがこれらの入出力制御マ
クロを発すると、モニタがそのマクロ命令を解読して機
能で示された内をを実行する。すなわち、モニタからス
レーブＣＰＵ ２／〜ｎにこれらの情報を引渡し、スレ
ーブＣＰＵ 、！／〜２Ｆ７５″−ＲＡＭ上のオーディ
ナルを制御する。情報の引渡しは、マスタＣＰＵ ／／
からスレーブＣＰＵ ２／〜ｎへの割込みにより行われ
るが、スレーブＣＰＵ ２／〜ｎでは割込みンベル以外
のプログラムノベルでＲＡＭ上の情報ヲ常に工１０ボー
トにり７レンクユすることによりＬＤｉ、Ｄ。
のみ）入出力制御を行っている。第５図で、＠ＴＳＥＴ
はオーディナルを指定された時間だけオンするマクロ命
令であり、各タスクはこのマクロ命令を発したのちオー
ディナルのオフまで待つ必要はない。＠ Ｔ８Ｔｙｒの
命令を受けたスレーブＣＰＵは摺足のオーディナルをオ
ンし、Ｔ／端子（第１図）のタイマ割込みにより時間を
カウントし、指定時間後オーディナルをオフする。した
がって、各りスフ（ゴマスフＣＰＵ ／ｌで実行される
ので時間をカウントする必要はなく、複数のタイマの設
定が可能である。以上の入出カマクロ命令により、各タ
スクはＩ１０ボート、ノットフラグにかかわらず。
はオーディナルを指定された時間だけオンするマクロ命
令であり、各タスクはこのマクロ命令を発したのちオー
ディナルのオフまで待つ必要はない。＠ Ｔ８Ｔｙｒの
命令を受けたスレーブＣＰＵは摺足のオーディナルをオ
ンし、Ｔ／端子（第１図）のタイマ割込みにより時間を
カウントし、指定時間後オーディナルをオフする。した
がって、各りスフ（ゴマスフＣＰＵ ／ｌで実行される
ので時間をカウントする必要はなく、複数のタイマの設
定が可能である。以上の入出カマクロ命令により、各タ
スクはＩ１０ボート、ノットフラグにかかわらず。
統一的な入出力制御を実現するものである。
第１図は本発明による７−ケンス制御装置を実現するた
めのプロセン″ｙ′購成を示すブロフク図、第２図はタ
スクの状態遷移図、第３図は実行制御マクロのフォーマ
ントおよび機能を説明するための線図、第７図は識別番
号（オーディナルノの概念図、第Ｓ図は入出力制御マク
ロ命令を説明するだめの線図である。 ／／・・・マスタＣＰＵ 。 Ｊ〜ｎ・・・スレーブＣＰＵ 。 ｊ／・・・インターバルタイマ。 ｊ３−・・クロンク割込信号、 ６１・・・プログラマブルインターラプトコントローラ
、 Ｑ・・・割込信号、 ６Ｓ・・・ドラムクロンクパルス割込信号。 特許出願人 キャノン株式会社
めのプロセン″ｙ′購成を示すブロフク図、第２図はタ
スクの状態遷移図、第３図は実行制御マクロのフォーマ
ントおよび機能を説明するための線図、第７図は識別番
号（オーディナルノの概念図、第Ｓ図は入出力制御マク
ロ命令を説明するだめの線図である。 ／／・・・マスタＣＰＵ 。 Ｊ〜ｎ・・・スレーブＣＰＵ 。 ｊ／・・・インターバルタイマ。 ｊ３−・・クロンク割込信号、 ６１・・・プログラマブルインターラプトコントローラ
、 Ｑ・・・割込信号、 ６Ｓ・・・ドラムクロンクパルス割込信号。 特許出願人 キャノン株式会社
Claims (1)
- リアルタイム並行処理機能およびシーケンス制御機能を
有するマスタＣＰＵと、入出力制御機能を有するスレー
ブＣＰＵと、前記シーケンス制御に関連して前記マスタ
ＣＰＵのリアルタイム並行処理を可能ならしめる手段と
を含むように構成したことを特徴とするシーケンス制御
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57174497A JPH0666063B2 (ja) | 1982-10-06 | 1982-10-06 | シーケンス制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57174497A JPH0666063B2 (ja) | 1982-10-06 | 1982-10-06 | シーケンス制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5965307A true JPS5965307A (ja) | 1984-04-13 |
| JPH0666063B2 JPH0666063B2 (ja) | 1994-08-24 |
Family
ID=15979520
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57174497A Expired - Lifetime JPH0666063B2 (ja) | 1982-10-06 | 1982-10-06 | シーケンス制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0666063B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0180988A2 (en) * | 1984-11-08 | 1986-05-14 | Canon Kabushiki Kaisha | System for controlling image formation |
| JPS61256406A (ja) * | 1985-05-10 | 1986-11-14 | Hitachi Ltd | 制御装置 |
| FR2597999A1 (fr) * | 1986-04-25 | 1987-10-30 | Sfena | Generateur de sequence programmable |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5515722A (en) * | 1978-07-19 | 1980-02-04 | Toshiyuki Oota | Production of whipped cream |
| JPS5559579A (en) * | 1978-10-27 | 1980-05-06 | Hitachi Ltd | Sequence controller |
| JPS5614306A (en) * | 1979-07-13 | 1981-02-12 | Toshiba Corp | Multicontroller control unit |
| JPS5636702A (en) * | 1979-08-31 | 1981-04-10 | Omron Tateisi Electronics Co | Terminal control system of sequence controller |
| JPS5642804A (en) * | 1979-09-17 | 1981-04-21 | Shinko Electric Co Ltd | Sequence controller |
| JPS56153407A (en) * | 1980-04-30 | 1981-11-27 | Toshiba Corp | Sequential control device |
-
1982
- 1982-10-06 JP JP57174497A patent/JPH0666063B2/ja not_active Expired - Lifetime
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5515722A (en) * | 1978-07-19 | 1980-02-04 | Toshiyuki Oota | Production of whipped cream |
| JPS5559579A (en) * | 1978-10-27 | 1980-05-06 | Hitachi Ltd | Sequence controller |
| JPS5614306A (en) * | 1979-07-13 | 1981-02-12 | Toshiba Corp | Multicontroller control unit |
| JPS5636702A (en) * | 1979-08-31 | 1981-04-10 | Omron Tateisi Electronics Co | Terminal control system of sequence controller |
| JPS5642804A (en) * | 1979-09-17 | 1981-04-21 | Shinko Electric Co Ltd | Sequence controller |
| JPS56153407A (en) * | 1980-04-30 | 1981-11-27 | Toshiba Corp | Sequential control device |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0180988A2 (en) * | 1984-11-08 | 1986-05-14 | Canon Kabushiki Kaisha | System for controlling image formation |
| US4980814A (en) * | 1984-11-08 | 1990-12-25 | Canon Kabushiki Kaisha | System for controlling image formation |
| JPS61256406A (ja) * | 1985-05-10 | 1986-11-14 | Hitachi Ltd | 制御装置 |
| FR2597999A1 (fr) * | 1986-04-25 | 1987-10-30 | Sfena | Generateur de sequence programmable |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0666063B2 (ja) | 1994-08-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8219220B2 (en) | Industrial controller using shared memory multicore architecture | |
| US3651482A (en) | Interlocking data subprocessors | |
| JPS5841538B2 (ja) | マルチプロセツサシステム ノ ユウセンセイギヨホウシキ | |
| EP0637802A2 (en) | Interrupt vector method and apparatus | |
| GB2580136A (en) | Handling exceptions in multi-tile processing arrangement | |
| JPH04133102A (ja) | プログラマブル・コントローラ及びその制御方法 | |
| GB2580135A (en) | Handling exceptions in a multi-tile processing arrangement | |
| US7516311B2 (en) | Deterministic microcontroller context arrangement | |
| CN1384410A (zh) | 可编程控制器 | |
| JPS5965307A (ja) | シ−ケンス制御装置 | |
| US7562207B2 (en) | Deterministic microcontroller with context manager | |
| KR900005284B1 (ko) | 마이크로 컴퓨터 | |
| JPS5965306A (ja) | シ−ケンス制御装置 | |
| JPS6243734A (ja) | マイクロプロセツサ | |
| JPS61101865A (ja) | マルチマイクロプロセツサシステム | |
| JPH03288906A (ja) | Ｐｃの命令実行方式 | |
| JP2508026B2 (ja) | タイマ制御方式 | |
| JPS5965308A (ja) | シ−ケンス制御装置 | |
| WO1989012854A1 (en) | Operation processing unit | |
| US20060168420A1 (en) | Microcontroller cache memory | |
| JPH02252047A (ja) | マイクロプロセッサ | |
| JPS6352241A (ja) | マイクロプロセツサ | |
| GB2583574A (en) | Handling exceptions in a multi-tile processing arrangement | |
| US20060168421A1 (en) | Method of providing microcontroller cache memory | |
| JPS61288232A (ja) | 出力命令制御方式 |