JPH0666063B2 - シーケンス制御装置 - Google Patents
シーケンス制御装置Info
- Publication number
- JPH0666063B2 JPH0666063B2 JP57174497A JP17449782A JPH0666063B2 JP H0666063 B2 JPH0666063 B2 JP H0666063B2 JP 57174497 A JP57174497 A JP 57174497A JP 17449782 A JP17449782 A JP 17449782A JP H0666063 B2 JPH0666063 B2 JP H0666063B2
- Authority
- JP
- Japan
- Prior art keywords
- control
- cpu
- information
- slave
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Programme-control systems
- G05B19/02—Programme-control systems electric
- G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
- G05B19/042—Programme control other than numerical control, i.e. in sequence controllers or logic controllers using digital processors
- G05B19/0421—Multiprocessor system
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Automation & Control Theory (AREA)
- Control By Computers (AREA)
- Programmable Controllers (AREA)
- Control Or Security For Electrophotography (AREA)
- Multi Processors (AREA)
Description
【発明の詳細な説明】 本発明は、中央演算処理装置（以下CPUと称する）を用
いたシーケンス制御装置に関する。
いたシーケンス制御装置に関する。
一般に、産業用機械，事務機，家庭用品等、あらゆる分
野の機械制御にマイクロコンピユータが使われている。
マイクロコンピユータで機械のシーケンス制御を実行す
る際、マイクロコンピユータの入出力ポートを、プログ
ラミングによつて制御することにより、その制御を行つ
ているのが普通である。従来、この種の制御用マイクロ
コンピユータは１つのCPUで構成されることが多く、す
べての制御を１つのタスクのプログラムによりシリアル
に実行していた。そのため、プログラミングはすべての
事象をチエツクし、必要な制御がある毎に入出力命令を
行い、必要な制御を終了するとまたプログラムの先頭に
もどるといつた全事象チエツク式のマイクロコンピユー
タ制御であつた。
野の機械制御にマイクロコンピユータが使われている。
マイクロコンピユータで機械のシーケンス制御を実行す
る際、マイクロコンピユータの入出力ポートを、プログ
ラミングによつて制御することにより、その制御を行つ
ているのが普通である。従来、この種の制御用マイクロ
コンピユータは１つのCPUで構成されることが多く、す
べての制御を１つのタスクのプログラムによりシリアル
に実行していた。そのため、プログラミングはすべての
事象をチエツクし、必要な制御がある毎に入出力命令を
行い、必要な制御を終了するとまたプログラムの先頭に
もどるといつた全事象チエツク式のマイクロコンピユー
タ制御であつた。
このような制御方式においては、制御をシリアル実行す
るため同じような入出力制御のくり返しとなるばかりで
なく、同時平行に処理する制御においては事象の判断が
複雑となり、プログラミングが非常に困難であつた。ま
た、制御仕様の変更等があつた場合は、変更個所以外の
他の制御部分にも影響することが多く、プログラマに大
きな負担がかかるといつた欠点があつた。
るため同じような入出力制御のくり返しとなるばかりで
なく、同時平行に処理する制御においては事象の判断が
複雑となり、プログラミングが非常に困難であつた。ま
た、制御仕様の変更等があつた場合は、変更個所以外の
他の制御部分にも影響することが多く、プログラマに大
きな負担がかかるといつた欠点があつた。
本発明の目的は、上述の点に鑑みて、マイクロコンピュ
ータ（CPU）の実行する制御の中の入出力制御に対する
負荷を低減することの可能なシーケンス制御装置を提供
することにある。
ータ（CPU）の実行する制御の中の入出力制御に対する
負荷を低減することの可能なシーケンス制御装置を提供
することにある。
本発明では、マスタCPUが実行するスレーブCPUを指定す
る第１の情報とそのスレーブCPUによる制御する制御対
象のオン等の処理内容を示す第２の情報とその制御時間
を示す第３の情報を含む所定のフォーマットの制御情報
をスレーブCPUに送出し、複数のスレーブCPUの中の第１
の情報により指定されたスレーブCPUは第２情報と前記
第３の情報に従って、指定された制御対象の入出力制御
を指定された制御時間の間実行するようにしたものであ
る。また、所定のフォーマットの制御情報を用いること
により、統一的な入出力制御を実現でき、しかもマスタ
CPUにかかる負荷を軽減することができる。
る第１の情報とそのスレーブCPUによる制御する制御対
象のオン等の処理内容を示す第２の情報とその制御時間
を示す第３の情報を含む所定のフォーマットの制御情報
をスレーブCPUに送出し、複数のスレーブCPUの中の第１
の情報により指定されたスレーブCPUは第２情報と前記
第３の情報に従って、指定された制御対象の入出力制御
を指定された制御時間の間実行するようにしたものであ
る。また、所定のフォーマットの制御情報を用いること
により、統一的な入出力制御を実現でき、しかもマスタ
CPUにかかる負荷を軽減することができる。
以下、図面に基づいて本発明を詳細に説明する。
第１図に本発明を実現するためのプロセツサ構成を示
す。ここで、マスタCPU11は、例えばインテル社|8085、
スレーブCPU21,22および23は同じくインテル社|8741に
よるCPUである。これらのCPUは、インテル社シングルボ
ードコンピユータSBC 569を使つている。本発明の実施
例では、これらのコンピユータを、例えば複写機の制御
用として使つており、第１スレーブCPU21は操作部の入
出力を制御し、第２スレーブCPU22は原稿読取り用のリ
ーダを制御し、第３スレーブCPU23はプリンタの入出力
を制御する。両スレーブCPU22および23には、それぞ
れ、４個のＩ／Ｏエキスパンダ31〜37および41〜47が具
わつている。マスタCPU11は、複数のシーケンス制御タ
スク群とこれらタクスを管理するリアルタイムモニタ機
能を有する。マスタCPU11とスレーブCPU21,22および23
のそれぞれとのＩ／Ｏブロトコルは、各スレーブCPU内
にあるデータバスバツフア（DBB）を通じて行う。割込
みは、マスタCPU11のRST7.5にプログラムインターバル
タイマ（|8253-5）51からの20msクロツク割込信号53を
供給することによつて行う。この割込みは、第３図で後
述する実行制御マクロの＠WAITが発せられたときにカウ
ントする割込みである。プログラマブルインターラプト
コントローラ（|8259A）61を介して、スレーブCPU21か
らの割込信号63およびドラムクロツクパルス割込信号65
をマスタCPU11に供給する。スレーブCPU21からの割込信
号63は、操作部（キーボード）71からデータ転送の要求
があつたときに発生する。ドラムクロツクパルス割込信
号65は、プリンタの感光ドラム（図示せず）の回転角に
依存するクロツク割込信号であり、後に述べる第３図の
＠IWAITのマクロ命令が発せられたときにカウントする
割込みである。それにより、シーケンス制御のタイミン
グを決定する。また、両スレーブCPU22および23にもイ
ンターバルタイマ51からの20msクロツク割込信号53を供
給する。これは、第５図の入出力制御マクロ＠TSETが発
せられたとき、両スレーブCPU22および23でカウントす
る割込みである。
す。ここで、マスタCPU11は、例えばインテル社|8085、
スレーブCPU21,22および23は同じくインテル社|8741に
よるCPUである。これらのCPUは、インテル社シングルボ
ードコンピユータSBC 569を使つている。本発明の実施
例では、これらのコンピユータを、例えば複写機の制御
用として使つており、第１スレーブCPU21は操作部の入
出力を制御し、第２スレーブCPU22は原稿読取り用のリ
ーダを制御し、第３スレーブCPU23はプリンタの入出力
を制御する。両スレーブCPU22および23には、それぞ
れ、４個のＩ／Ｏエキスパンダ31〜37および41〜47が具
わつている。マスタCPU11は、複数のシーケンス制御タ
スク群とこれらタクスを管理するリアルタイムモニタ機
能を有する。マスタCPU11とスレーブCPU21,22および23
のそれぞれとのＩ／Ｏブロトコルは、各スレーブCPU内
にあるデータバスバツフア（DBB）を通じて行う。割込
みは、マスタCPU11のRST7.5にプログラムインターバル
タイマ（|8253-5）51からの20msクロツク割込信号53を
供給することによつて行う。この割込みは、第３図で後
述する実行制御マクロの＠WAITが発せられたときにカウ
ントする割込みである。プログラマブルインターラプト
コントローラ（|8259A）61を介して、スレーブCPU21か
らの割込信号63およびドラムクロツクパルス割込信号65
をマスタCPU11に供給する。スレーブCPU21からの割込信
号63は、操作部（キーボード）71からデータ転送の要求
があつたときに発生する。ドラムクロツクパルス割込信
号65は、プリンタの感光ドラム（図示せず）の回転角に
依存するクロツク割込信号であり、後に述べる第３図の
＠IWAITのマクロ命令が発せられたときにカウントする
割込みである。それにより、シーケンス制御のタイミン
グを決定する。また、両スレーブCPU22および23にもイ
ンターバルタイマ51からの20msクロツク割込信号53を供
給する。これは、第５図の入出力制御マクロ＠TSETが発
せられたとき、両スレーブCPU22および23でカウントす
る割込みである。
以上のプロセツサ構成により、本シーケンス制御装置を
構成し、その機能には大別して、リアルタイム平行処理
と入出力制御機能とがある。以後単に、モニタと呼ぶこ
とにする。以下に、本モニタの機能について説明する。
構成し、その機能には大別して、リアルタイム平行処理
と入出力制御機能とがある。以後単に、モニタと呼ぶこ
とにする。以下に、本モニタの機能について説明する。
本モニタは、リアルタイム平行処理機能によつて、種々
のアプリケーシヨンについて必要な処理プログラムをタ
スク単位で設計コーデイングが可能である。本モニタに
おけるタスク走行レベルの多重度は２で、割込レベルお
よびプログラムレベル（Ｐレベル）が対応する。タスク
には、実行，停止および待機の３つの状態があり、電源
投入時にはすべて停止状態にある。タスクの実行はENTR
マクロによりなされ、実行中WAITマクロにて、事象の完
了待ちの状態となりうる。また、実際にはタスクは割込
みによつても実行を待機させられるが、いずれの場合で
も要因の解除によつて自動的に再開される。Ｐレベルタ
スク内では、前述のリアルタイム並行処理は可能であ
り、１つのタスクが停止あるいは待機となつたときの
み、モニタのラウンドロビンスキヤニング（順番にタス
ク要求があるか否かを入力ポート、メモリフラグでチエ
ツクすること）によつて、次の要求タスクが順次起動さ
れ実行状態となる。
のアプリケーシヨンについて必要な処理プログラムをタ
スク単位で設計コーデイングが可能である。本モニタに
おけるタスク走行レベルの多重度は２で、割込レベルお
よびプログラムレベル（Ｐレベル）が対応する。タスク
には、実行，停止および待機の３つの状態があり、電源
投入時にはすべて停止状態にある。タスクの実行はENTR
マクロによりなされ、実行中WAITマクロにて、事象の完
了待ちの状態となりうる。また、実際にはタスクは割込
みによつても実行を待機させられるが、いずれの場合で
も要因の解除によつて自動的に再開される。Ｐレベルタ
スク内では、前述のリアルタイム並行処理は可能であ
り、１つのタスクが停止あるいは待機となつたときの
み、モニタのラウンドロビンスキヤニング（順番にタス
ク要求があるか否かを入力ポート、メモリフラグでチエ
ツクすること）によつて、次の要求タスクが順次起動さ
れ実行状態となる。
第２図にタスクの状態遷移を示す。ここで、実線は各タ
クスが実行制御マクロ（ENTR,STOP,WAIT,IWAIT,ESCP）
を発したときの状態遷移を示し、点線はモニタが自動的
に行う状態遷移を示す。停止状態にあるタスクが他のタ
スクからENTR（エンター）されると実行可能状態とな
る。実行中のタクスがSTOPマクロを発すると停止状態と
なり、WAITあるいはIWAITマクロを発すると待機状態、E
SCP（エスケープ）マクロを発すると実行可能状態とな
る。待機中のタクスがタイムアツプとなると、モニタが
自動的に実行可能状態にする。また、実行可能状態のタ
スクは、モニタの自動的なラウンドロビンスキヤニング
により実行中となる。
クスが実行制御マクロ（ENTR,STOP,WAIT,IWAIT,ESCP）
を発したときの状態遷移を示し、点線はモニタが自動的
に行う状態遷移を示す。停止状態にあるタスクが他のタ
スクからENTR（エンター）されると実行可能状態とな
る。実行中のタクスがSTOPマクロを発すると停止状態と
なり、WAITあるいはIWAITマクロを発すると待機状態、E
SCP（エスケープ）マクロを発すると実行可能状態とな
る。待機中のタクスがタイムアツプとなると、モニタが
自動的に実行可能状態にする。また、実行可能状態のタ
スクは、モニタの自動的なラウンドロビンスキヤニング
により実行中となる。
第３図に実行制御マクロのフオーマツトと機能を示す。
各マクロが各タスクから発せられると、リスタート命令
（RST）よりモニタに制御が移り、モニタが各マクロを
判断し、機能に示された内容を実行する。＠WAITは一定
時間毎のタイマ割込みによりカウントし、＠IWAITは外
部より一定間隔の割込（本実施例では、複写機のドラム
の回転に比例したパルス）により、モニタがカウントす
る。
各マクロが各タスクから発せられると、リスタート命令
（RST）よりモニタに制御が移り、モニタが各マクロを
判断し、機能に示された内容を実行する。＠WAITは一定
時間毎のタイマ割込みによりカウントし、＠IWAITは外
部より一定間隔の割込（本実施例では、複写機のドラム
の回転に比例したパルス）により、モニタがカウントす
る。
入出力制御機能は、入力ポート，出力ポートおよびソフ
トフラグの各ポイントを、ソフトおよびハードの両面に
わたつて、共通に認識するための識別番号（オーデイナ
ル）を付け、これらをオン（ON），オフ（OFF）および
チエツク（CHECK）する入出力制御マクロにより、アプ
リケーシヨンプログラムによる入出力命令あるいはフラ
グ管理が極めて容易なものとしている。すなわち、アプ
リケーシヨンプログラムによる入出力制御マクロ命令を
モニタが受け、その処理情報（ON,OFF,CHECK等）と識別
番号をスレーブCPU21,22,23に転送する。これらのスレ
ーブCPUは、各スレーブCPU内にあるRAM領域に識別番号
に対応する処理情報を記憶し、これを常にリフレツシユ
することによつて入出力制御を実行する。
トフラグの各ポイントを、ソフトおよびハードの両面に
わたつて、共通に認識するための識別番号（オーデイナ
ル）を付け、これらをオン（ON），オフ（OFF）および
チエツク（CHECK）する入出力制御マクロにより、アプ
リケーシヨンプログラムによる入出力命令あるいはフラ
グ管理が極めて容易なものとしている。すなわち、アプ
リケーシヨンプログラムによる入出力制御マクロ命令を
モニタが受け、その処理情報（ON,OFF,CHECK等）と識別
番号をスレーブCPU21,22,23に転送する。これらのスレ
ーブCPUは、各スレーブCPU内にあるRAM領域に識別番号
に対応する処理情報を記憶し、これを常にリフレツシユ
することによつて入出力制御を実行する。
第４図に識別番号（以後オーデイナルと呼ぶ）の概念図
を示す。オーデイナルとは、ハードウエア側で認識する
端子番号，センサ，アクチユエータ等の番号と、ソフト
ウエア上で認識するポート番号,I／Ｏアドレス，ビツト
番号とを対応付けて共通の認識を可能にする番号であ
る。さらに、Ｉ／Ｏポート以外のソフトウエア上のみに
形成されるフラグ類も加え、プロセツサの制御ポイント
全般に拡張した考え方である。第４図で示すように、オ
ーデイナルをスレーブCPU21,22,23のメモリRAM上に割り
当てている。すなわち、RAM上のバイト番号（BYTE NO）
とビツト番号（BIT NO）とを第４図のように決める。本
実施例では、入力ポート（Di），出力ポート（Do）およ
びフラグにそれぞれ４バイト（32ポイント）を割り当て
ている。
を示す。オーデイナルとは、ハードウエア側で認識する
端子番号，センサ，アクチユエータ等の番号と、ソフト
ウエア上で認識するポート番号,I／Ｏアドレス，ビツト
番号とを対応付けて共通の認識を可能にする番号であ
る。さらに、Ｉ／Ｏポート以外のソフトウエア上のみに
形成されるフラグ類も加え、プロセツサの制御ポイント
全般に拡張した考え方である。第４図で示すように、オ
ーデイナルをスレーブCPU21,22,23のメモリRAM上に割り
当てている。すなわち、RAM上のバイト番号（BYTE NO）
とビツト番号（BIT NO）とを第４図のように決める。本
実施例では、入力ポート（Di），出力ポート（Do）およ
びフラグにそれぞれ４バイト（32ポイント）を割り当て
ている。
第５図にこれらのオーデイナルを制御する入出力制御マ
クロ命令を示す。スレーブCPU21〜23は第５図のマクロ
パラメータで第1,第2,……として認識される。各タスク
がこれらの入出力制御マクロを発すると、モニタがその
マクロ命令を解読して機能で示された内容を実行する。
すなわち、モニタからスレーブCPU21〜23にこれらの情
報を引渡し、スレーブCPU21〜23がRAM上のオーデイナル
を制御する。情報の引渡しは、マスタCPU11からスレー
ブCPU21〜23への割込みにより行われるが、スレーブCPU
21〜23では割込みレベル以外のプログラムレベルでRAM
上の情報を常にＩ／Ｏポートにリフレツシユすることに
より（Di,Doのみ）入出力制御を行つている。第５図
で、＠TSETはオーデイナルを指定された時間だけオンす
るマクロ命令であり、各タスクはこのマクロ命令を発し
たのちオーデイナルのオフまで待つ必要はない。＠TSET
の命令を受けたスレーブCPUは指定のオーデイナルをオ
ンし、T1端子（第１図）のタイマ割込みにより時間をカ
ウントし、指定時間後オーデイナルをオフする。したが
つて、各タスクはマスタCPU11で実行されるので時間を
カウントする必要はなく、複数のタイマの設定が可能で
ある。以上の入出力マクロ命令により、各タスクはＩ／
Ｏポート，ソフトフラグにかかわらず、統一的な入出力
制御を実現するものである。
クロ命令を示す。スレーブCPU21〜23は第５図のマクロ
パラメータで第1,第2,……として認識される。各タスク
がこれらの入出力制御マクロを発すると、モニタがその
マクロ命令を解読して機能で示された内容を実行する。
すなわち、モニタからスレーブCPU21〜23にこれらの情
報を引渡し、スレーブCPU21〜23がRAM上のオーデイナル
を制御する。情報の引渡しは、マスタCPU11からスレー
ブCPU21〜23への割込みにより行われるが、スレーブCPU
21〜23では割込みレベル以外のプログラムレベルでRAM
上の情報を常にＩ／Ｏポートにリフレツシユすることに
より（Di,Doのみ）入出力制御を行つている。第５図
で、＠TSETはオーデイナルを指定された時間だけオンす
るマクロ命令であり、各タスクはこのマクロ命令を発し
たのちオーデイナルのオフまで待つ必要はない。＠TSET
の命令を受けたスレーブCPUは指定のオーデイナルをオ
ンし、T1端子（第１図）のタイマ割込みにより時間をカ
ウントし、指定時間後オーデイナルをオフする。したが
つて、各タスクはマスタCPU11で実行されるので時間を
カウントする必要はなく、複数のタイマの設定が可能で
ある。以上の入出力マクロ命令により、各タスクはＩ／
Ｏポート，ソフトフラグにかかわらず、統一的な入出力
制御を実現するものである。
第１図は本発明によるシーケンス制御装置を実現するた
めのプロセツサ構成を示すブロツク図、第２図はタスク
の状態遷移図、第３図は実行制御マクロのフオーマツト
および機能を説明するための線図、第４図は識別番号
（オーデイナル）の概念図、第５図は入出力制御マクロ
命令を説明するための線図である。 11……マスタCPU、 21〜23……スレーブCPU、 51……インターバルタイマ、 53……クロツク割込信号、 61……プログラマブルインターラプトコントローラ、 63……割込信号、 65……ドラムクロツクパルス割込信号。
めのプロセツサ構成を示すブロツク図、第２図はタスク
の状態遷移図、第３図は実行制御マクロのフオーマツト
および機能を説明するための線図、第４図は識別番号
（オーデイナル）の概念図、第５図は入出力制御マクロ
命令を説明するための線図である。 11……マスタCPU、 21〜23……スレーブCPU、 51……インターバルタイマ、 53……クロツク割込信号、 61……プログラマブルインターラプトコントローラ、 63……割込信号、 65……ドラムクロツクパルス割込信号。
フロントページの続き (56)参考文献 特開 昭54−50329（ＪＰ，Ａ) 特開 昭55−36830（ＪＰ，Ａ) 特開 昭56−86574（ＪＰ，Ａ) 特開 昭55−59579（ＪＰ，Ａ) 特開 昭56−14306（ＪＰ，Ａ) 特開 昭56−42804（ＪＰ，Ａ)
Claims (1)
- 【請求項１】シーケンス制御におけるタスクを管理する
ためのマスタCPUと、前記マスタCPUからの制御情報に従
って入出力制御を行い、かつ各々異なる制御対象を制御
する複数のスレーブCPUを有し、 前記マスタCPUは、実行するスレーブCPUを指定する第１
の情報とそのスレーブCPUにより制御する制御対象を示
す第２の情報とその制御時間を示す第３の情報を含む所
定のフォーマットの制御情報を前記複数のスレーブCPU
に送出し、 前記第１の情報により指定されたスレーブCPUは、前記
マスタCPUからの制御情報の前記第２の情報と前記第３
の情報に従って、指定された制御対象の入出力制御を指
定された制御時間の間実行することを特徴とするシーケ
ンス制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57174497A JPH0666063B2 (ja) | 1982-10-06 | 1982-10-06 | シーケンス制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57174497A JPH0666063B2 (ja) | 1982-10-06 | 1982-10-06 | シーケンス制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5965307A JPS5965307A (ja) | 1984-04-13 |
| JPH0666063B2 true JPH0666063B2 (ja) | 1994-08-24 |
Family
ID=15979520
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57174497A Expired - Lifetime JPH0666063B2 (ja) | 1982-10-06 | 1982-10-06 | シーケンス制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0666063B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CA1253912A (en) * | 1984-11-08 | 1989-05-09 | Masao Hosaka | System for controlling image formation |
| JP2528813B2 (ja) * | 1985-05-10 | 1996-08-28 | 株式会社日立製作所 | 制御装置 |
| FR2597999B1 (fr) * | 1986-04-25 | 1991-01-18 | Sfena | Generateur de sequence programmable |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5515722A (en) * | 1978-07-19 | 1980-02-04 | Toshiyuki Oota | Production of whipped cream |
| JPS5559579A (en) * | 1978-10-27 | 1980-05-06 | Hitachi Ltd | Sequence controller |
| JPS5614306A (en) * | 1979-07-13 | 1981-02-12 | Toshiba Corp | Multicontroller control unit |
| JPS5636702A (en) * | 1979-08-31 | 1981-04-10 | Omron Tateisi Electronics Co | Terminal control system of sequence controller |
| JPS5642804A (en) * | 1979-09-17 | 1981-04-21 | Shinko Electric Co Ltd | Sequence controller |
| JPS56153407A (en) * | 1980-04-30 | 1981-11-27 | Toshiba Corp | Sequential control device |
-
1982
- 1982-10-06 JP JP57174497A patent/JPH0666063B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5965307A (ja) | 1984-04-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4847751A (en) | Multi-task execution control system | |
| US8219220B2 (en) | Industrial controller using shared memory multicore architecture | |
| US5117498A (en) | Processer with flexible return from subroutine | |
| EP0977125B1 (en) | Peripheral control processor | |
| JPS5841538B2 (ja) | マルチプロセツサシステム ノ ユウセンセイギヨホウシキ | |
| EP0354998B1 (en) | Timer channel for use in a multiple channel timer system | |
| US5557764A (en) | Interrupt vector method and apparatus | |
| EP0355462B1 (en) | Dedicated service processor with inter-channel communication features | |
| US7168075B1 (en) | Automation device and updating method | |
| WO1999014679A1 (en) | Interrupt system | |
| JPH0666063B2 (ja) | シーケンス制御装置 | |
| JPH0666062B2 (ja) | シーケンス制御装置 | |
| JPS61101865A (ja) | マルチマイクロプロセツサシステム | |
| JP2591211B2 (ja) | 高速割込み処理装置 | |
| JPS6143369A (ja) | マルチプロセツサシステム | |
| JPH04160539A (ja) | マイクロコンピュータ | |
| JPH0376497B2 (ja) | ||
| JPH02155062A (ja) | マルチプロセッサシステム | |
| JPH02252047A (ja) | マイクロプロセッサ | |
| JPS60140440A (ja) | 中央処理装置 | |
| JPH0443355B2 (ja) | ||
| JPS6120139A (ja) | 割込み制御方式 | |
| JPS6350903B2 (ja) | ||
| EP0266799A2 (en) | Single chip microcomputer having multi-timer function | |
| JPS5965308A (ja) | シ−ケンス制御装置 |