JPS5951573A - 絶縁ゲ−ト型電界効果半導体装置及び製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は絶縁ゲート型電界効果半導体装置（以下、ＭＯ
８型半導体装置）及びその製造方法に関し、特に新しい
素子間分離技術を含むＭＯ８型半導体装置及びその製造
方法に関するものである。

ＭＯ８型半導体装置の素子間分離技術に関してはすでに
多くの発明がなされ、実用技術になっているものもある
。それらの従来技術の代表的なものの一つに１基板上に
フィールド絶縁膜を形成した後に所定の領域のみ酸化膜
をエツチングし、基板を霧出させて活性領域を形成する
方法がある。

第１図（ａ）〜（Ｃ）　Ｋその製造方法を、第１図（ｄ
）にその主要工程での拡大図を構造断面図で示す。１は
基板、２はフィールド預域のスレッシュホールド電圧を
高めるために導入された基板と同一導電型の不純物層（
以下ではチャンネルストッパー領域と称す）、３は基板
上に形成されたフィールド絶縁膜、４は活性領域のパタ
ーンニングのためのフォトレジスト、５はフィールド絶
縁膜をエツチングして形成した活性領域、６はフィール
ド領域である。この方法の欠点はチャンネルストッパー
領域２とフィールド領域６とを自己整合で形成できない
ことである。そのため工程数が多くなるばかシでなく、
製造上の相互位置合わせマージン７を見込んでパターン
設計を行なわなければならない。

またフィールド絶縁膜３のエツチングをフッ酸等のエツ
チング液で行なった場合にはアンダーカットが生じ、フ
ォトレジスト４のパター：／とフィールド領域パターン
との成形差８が生じてしまう。

この成形差８は微細なフィールド領域を形成するときに
は大きな問題となる。最近ではこの成形差８を小さくす
るために反応性イオンエツチング等の異方性ドライエツ
チングを上記エツチングに適用する方法が考案されてい
るが、この方法では活性領域５の基板が上記エツチング
にさらされてしまう。ところが異方性ドライエツチング
に基板をさらした場合には、基板表面の結晶性の乱れや
重金属汚染等の原因により基板に欠陥が誘起される。

したがって、異方性ドライエツチングをフィールド絶縁
膜エツチングに適用する方法はトランジスタ特性に悪影
響があシ実用化することはむすかしい。以上述べたよう
にこの技術によると活性領域のパターンニングにはフッ
酸等のウェットエツチング方法を採用しなければならず
、パターニング時の成形差８を避けることはできない。

さらにチャンネルストッパー領域の相互位置合わせ！−
ジン７の存在のために素子の微細化、高集積化には不向
きである。

他の素子間分離技術には基板を選択的に酸化してフィー
ルド領域を形成する技術が実用化され多くの半導体装置
に適用されている。しかしこの方法は基板を局所的に酸
化することによる欠陥誘起や、″バーズビーブ怨称する
フィールド絶縁膜の活性領域へのくい込みの問題を有し
ている。

本発明の目的はこれら従来技術の欠点を解消し特に基板
にダメージを与え力い素子間分離技術を提供することで
ある。

本発明の特徴は、牛導体基体主表面上に形成されたフィ
ールド絶縁膜、と、該フィールド絶縁膜下に形成された
チャンネルストッパー領域と、該基体と反対導電！・］
りを有するソース、ドレイン領域と、該ソース、ドレイ
ン領域に挾まれたチャンネル領域と、該チャンネル領域
を梼うごとく設けられたゲート絶縁膜と、該ゲート絶縁
膜に接するごとく設けられたゲート電極とを具備してな
る絶縁ゲート型電界効果半導体装置において、基体上に
設けられた耐酸化性を有する膜上の被酸化性を有する膜
を酸化して形成されたフィールド絶縁膜を有するＭＯ８
型半導体装置にある。そして、基体上に設けられた耐酸
化性を有する膜上の被酸化性を有する膜にドーピングさ
れた不純物の前記基体内への拡散により形成されたチャ
ンネルストッパー領域を有することが好ましい。

さらに本発明の他の特徴は、半導体基体上に第１の酸化
膜を形成する工程と、該第１の酸化膜上に耐酸化性を有
する膜を形成する工程と、該耐酸化性を有する膜上に被
酸化性を有する膜を形成する工程と、該被酸化性を有す
る膜に不純物をドーピングする工程と、該不純物をドー
ピングした被酸化性を有する膜をパターニングする工程
と、該パターニングされた被酸化性を有する膜を酸化す
ることによシフイールド絶縁膜を形成する工程と、前記
耐酸化性膜と第一の酸化膜を前記フィールド絶縁膜をマ
スクにして選択的に除去しゲート領域となる基体主表面
を露出させる工程とを含むＭＯ８型半導体装的の製造方
法にある。

以下に本発明を実施例に基づいて詳細に説明する。

〔実施例１〕 本発明を単一チヤンネルＭＯ８型半導体装置に適用した
場合の製造方法を第２図（ａ）〜（ｅ）に各工程の構造
断面図をもって示す。基板１１を酸化し第１の酸化膜１
２を形成する。その後耐酸化性を有する材料膜１３を成
長させる。一般的には気相成長法による窒化シリコン膜
（以下５ｉ３Ｎ４）が耐酸化性膜に多用される。この後
８ｉ３Ｎ＜膜１３上に容易に酸化される材料膜たとえば
多結晶シリコン膜やエピタキシプル成長によるシリコン
膜等を成長させろうこの後この被酸化性を有する膜１４
に基板と同一導電型の不純物をＳ　ｉ　３Ｎ　４膜１３
に到達しないようにドーピングする。ただし、これはエ
ピタキシアル成長膜やドープド多結晶シリコン膜のよう
に成長時にすでに不純物が十分に添加されているならば
新たなドーピングは必要ない。次に通常の７オトレジス
ト技術を使用しこの被酸化性を有する膜１４を所望のパ
ターンに形成し第２図（ｂ）を得る。この後適尚な熱処
理を加え前記不純物を十分に拡散させ、さらに酸化を行
なう。この結果８ｉａＮ４膜上に酸化膜１６が前記被酸
化性膜パターンと同一領域に生じる。この酸化膜１６を
フィールド絶縁膜に利用する。このフィールド絶縁膜の
厚さは前記被酸化性を有する膜１４８の膜厚で制御する
ことが可能であシ十分な厚さのフィールド絶縁膜が信頼
性の高い熱酸化膜によって形成することができる。また
前記熱処理と酸化時の熱処理によシ被酸化性膜１４ａ中
の不純物が拡散してゆきチャンネルストッパー領域１７
がフィールド絶縁膜１６下にのみ形成される。この結果
フィールド領域のスレッシュホールド電圧は電源電圧に
対して十分な高さを有し、かつ後に形成する基板と反対
導電型の不純物拡散層間の耐圧も上昇する。

この後Ｓｉ３Ｎ４膜１３．第１の酸化膜１２をフィール
ド酸化膜１５をマスクにして選択的にエツチングして活
性領域１７０基板表面を露出させる。

さらにゲート絶縁膜１８を形成し第２図（ｄｉの構造を
得る。以下は通常のＭＯ８型半導体装置の製造技術に従
いゲート電極２０．ソース・ドレイン領域２１．ソース
・ドレイン電極を形成する。

この製造方法によれば、基板を局所的に酸化することな
しにフィールド絶縁膜を熱酸化膜によ多形成することが
できる。またＳｉ３Ｎ４膜が基板全面を一様に覆った形
で熱処理を受けるために基板表面における応力の集中が
生じない。このために基板には酸化処理によって誘起さ
れる欠陥は生じない。しかも、従来のフィールド絶縁膜
をエラチン−グして活性領域を形成する技術と異なシ、
フィールド絶縁膜とチャンネルストッパー領域とを自己
整合で形成することができるという利点を有している。

このため工程数の短縮が実現でき、微細化、高集積化に
適した構造を得ることができる。

さらに、活性領域中１９ａを被酸化性膜パターンとパタ
ーンとの間隔１５とほぼ同一に製造することが可能であ
る。この理由を以下に説明する。

耐酸化性膜上の被酸化性膜パターンを酸化した場合、パ
ターンの下端、つまり耐酸性膜に接している部分での横
方向への酸化膜の成長が抑えられる。

これは酸化を受ける原子が耐酸化性膜上を移動しないた
めである。したがって形成されたフィールド絶縁膜の下
端には逆テーパーが生じ、フィールド絶縁膜下端の間隔
１９は被酸化性膜パターン同志の間隔１５に一致する。

ところが活性領域中１９ａはＳｉ３Ｎ４膜のエツチング
により基板が鞘出した部分で規定されるから、活性領域
中１９ａが被酸化性膜パターン間隔１５にほぼ一致する
のである。

以上述べてきたように本発明を単チャンオルΔ４０８型
半導体装置に適用することで局所酸化が原因の誘起欠陥
を生じさせないでフィールド絶ＲＥ？を形成すること、
またフィールド絶縁膜とチャンネルストッパー領域を自
己整合に形成すること１、かつ活性領域中をマスク設計
長からの成形差を小さくすることが可能に在る。

〔実施例２〕 第３図（ａ）〜げ）に本発明を相補型ＭＯ８半導体装置
に適用した場合の各工程における断面図を示す。

第３図（ａ）はＮ型基板３１にＰ型不純物で形成された
ウェル３２Ｎ型不純物領域３３、第１の酸化膜３４を形
成した後の状態である。さらに実施例１と同様に耐酸化
性膜３５、被酸化性膜３６を形成する。この後Ｐチャン
ネルトランジスタ領域をフ、ｎトレジストによシマスフ
しＰ型不純物をＮチャンネル領域に選択的に導入しドー
プド領域３６ａを形成する。さらにフィールド形成パタ
ーンをパターンニングし第３図（Ｃ）を得る。次に実施
例１と同様に熱処理、酸化工程を経て第３図（ｄ）を得
る。

このとき被酸化性膜３６にドーピングされた不純物は熱
処理により拡散しＮチャンネルトランジスタ領域のフィ
ールド酸化膜３７下の領域だけにチャンネルストッパー
３８が形成される。この後活性領域上の耐酸化性膜３５
を選択的に除去し、基板を露出させる。さらにゲート絶
縁膜３９、ゲート電’ｒｋ　４０　、ｒ＋型不純物によ
るソース・ドレイン領域４１、Ｐ型不純物によるソース
・ドレイン領域４２を通常の相補型ＭＯ８型半導体装置
製造方法に従って形成し第３図（ｆ）に示す半導体装置
を得る。

このように本発明は被酸化性膜への不純物の選択的な導
入を行なうことだけで相補型ＭＯ８型半導体装置への適
用か可能となる。本発明を適用することで基板の選択的
局所酸化によって誘起される欠陥を生じなくすることが
可能になり、相補型ＭＯ８型装置で重要な接合リーク電
流の低減、が実現される。

以上の実施例においては耐酸化性膜の材料にＳｉ３Ｎ４
膜を用いて説明を行なっていたが実際にはこれに限定さ
れるものでない。また被酸化性膜も、気相成長法による
多結晶８ｉ膜、　ドープド多結晶Ｓｉ膜、エピタキシア
ル成長による８ｉ膜等各種材料膜が適用可能である。さ
らに上記被酸化性膜を熱処理及び酸化するにあたっても
その温度雰囲気等は自由に設定することが可能である。

扱するに本発明は特許請求の範囲に記載された構造及び
基本的な製造条件を満たせばよく、各部の材料及び各工
程を実行する方法等は本発明の主旨を逸脱しない範囲で
適当に選択することが可能である。

【図面の簡単な説明】

第１図（ａ）〜（ｄ）は各々従来の素子間分離技術によ
るＭＯ８型半導体装置の製造方法を示す工程順断面図、
第２図（ａ）〜（ｅ）は各々本発明を単一チャンネルＭ
Ｏ８型半導体装置に適用した場合の各工程における断面
図、第３図（ａ）〜げ）は各々本発明を相補型ＭＯ８型
半導体装置に適用した場合の各工程における断面図、で
ある。 なお図において、１，１１．３１・・川・基板、１２゜
３４・・・・・・第１の酸化膜、１３．３５・・・・・
・耐酸化性を有する膜、１４，１４３，３６，３６８・
・・・・・被酸化性を有する膜、３，１６．３７・・・
・・・フィールド絶縁膜、２，１７．３８・・・・・・
チャンネルストッパー領域、１８．３９・旧・・ゲート
酸化膜、２０゜４０・・・・・・ゲート電極、２１，４
１．４２・・川・ソース・ドレイン領域、４．３７・川
・・フォトレジスト、である。 し） 奉２凹 （山） Ｉ２凹 第３■ （Ｉ２）

Claims (3)

【特許請求の範囲】
1. （１）半導体基体主表面上に形成されたフィールド絶縁
   膜と、該フィールド絶縁膜下に形成されたチャンネルス
   トッパー領域と、該基体と反対導電型を有するソース、
   ドレイン領域と、該ソース、ドレイン領域に挾まれたチ
   ャンネル領域と、該チャンネル領域を覆うごとく設けら
   れたゲート絶縁膜と、該ゲート絶縁膜に接するごとく設
   けられたゲート電極とを具備してなる絶縁ゲート型電界
   効果半導体装置において、基体上に設けられた耐酸化性
   を有する膜上の被酸化性を有する膜を酸化して形成され
   たフィールド絶縁膜を有することを特徴とするＭＯ８型
   半導体装置。
2. （２）基体上に設けられた耐酸化性を有する膜上の被酸
   化性を有する膜にドーピングされた不純物　３の前記基
   体内への拡散により形成されたチャンネルストッパー領
   域を有することを特徴とする特許請求の範囲第（１）項
   記載の絶縁ゲート型電界効果半導体装置。
3. （３）半導体基体上に第１の酸化膜を形成する工程と、
   該第１の酸化膜上に耐酸化性を有する膜を形成する工程
   と、該耐酸化性を有する膜上に被酸化性を有する膜を形
   成する工程と、該被酸化性を有する膜に不純物をドーピ
   ングする工程と、該不純物をドーピングした被酸化性を
   有する膜をパターニングする工程と、該パターニングさ
   れた被酸化性を有する膜を酸化することによシフイール
   ド絶縁膜を形成する工程と、前記耐酸化性膜と第一の酸
   化膜を前記フィールド絶縁膜をマスクにして選択的に除
   去しゲート領域となる基体主表面を露出させる工程とを
   含むことを特徴とする絶縁ゲート型電界効果半導体装置
   の製造方法。