JPS5951573A - 絶縁ゲ−ト型電界効果半導体装置及び製造方法 - Google Patents
絶縁ゲ−ト型電界効果半導体装置及び製造方法Info
- Publication number
- JPS5951573A JPS5951573A JP16186482A JP16186482A JPS5951573A JP S5951573 A JPS5951573 A JP S5951573A JP 16186482 A JP16186482 A JP 16186482A JP 16186482 A JP16186482 A JP 16186482A JP S5951573 A JPS5951573 A JP S5951573A
- Authority
- JP
- Japan
- Prior art keywords
- film
- substrate
- insulating film
- oxidation
- oxidizable
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 22
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- 230000005669 field effect Effects 0.000 title claims description 6
- 239000000758 substrate Substances 0.000 claims abstract description 39
- 230000003647 oxidation Effects 0.000 claims abstract description 28
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 28
- 239000012535 impurity Substances 0.000 claims abstract description 23
- 230000001590 oxidative effect Effects 0.000 claims abstract description 9
- 238000000059 patterning Methods 0.000 claims description 6
- 238000009792 diffusion process Methods 0.000 claims description 3
- 239000012212 insulator Substances 0.000 claims 1
- 238000000034 method Methods 0.000 abstract description 16
- 238000010438 heat treatment Methods 0.000 abstract description 9
- 229910052581 Si3N4 Inorganic materials 0.000 abstract description 7
- 238000002955 isolation Methods 0.000 abstract description 6
- 238000005530 etching Methods 0.000 description 7
- 230000000295 complement effect Effects 0.000 description 5
- 230000007547 defect Effects 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 238000000465 moulding Methods 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 230000010354 integration Effects 0.000 description 2
- 238000001947 vapour-phase growth Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 239000011324 bead Substances 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910001385 heavy metal Inorganic materials 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Local Oxidation Of Silicon (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は絶縁ゲート型電界効果半導体装置(以下、MO
8型半導体装置)及びその製造方法に関し、特に新しい
素子間分離技術を含むMO8型半導体装置及びその製造
方法に関するものである。
8型半導体装置)及びその製造方法に関し、特に新しい
素子間分離技術を含むMO8型半導体装置及びその製造
方法に関するものである。
MO8型半導体装置の素子間分離技術に関してはすでに
多くの発明がなされ、実用技術になっているものもある
。それらの従来技術の代表的なものの一つに1基板上に
フィールド絶縁膜を形成した後に所定の領域のみ酸化膜
をエツチングし、基板を霧出させて活性領域を形成する
方法がある。
多くの発明がなされ、実用技術になっているものもある
。それらの従来技術の代表的なものの一つに1基板上に
フィールド絶縁膜を形成した後に所定の領域のみ酸化膜
をエツチングし、基板を霧出させて活性領域を形成する
方法がある。
第1図(a)〜(C) Kその製造方法を、第1図(d
)にその主要工程での拡大図を構造断面図で示す。1は
基板、2はフィールド預域のスレッシュホールド電圧を
高めるために導入された基板と同一導電型の不純物層(
以下ではチャンネルストッパー領域と称す)、3は基板
上に形成されたフィールド絶縁膜、4は活性領域のパタ
ーンニングのためのフォトレジスト、5はフィールド絶
縁膜をエツチングして形成した活性領域、6はフィール
ド領域である。この方法の欠点はチャンネルストッパー
領域2とフィールド領域6とを自己整合で形成できない
ことである。そのため工程数が多くなるばかシでなく、
製造上の相互位置合わせマージン7を見込んでパターン
設計を行なわなければならない。
)にその主要工程での拡大図を構造断面図で示す。1は
基板、2はフィールド預域のスレッシュホールド電圧を
高めるために導入された基板と同一導電型の不純物層(
以下ではチャンネルストッパー領域と称す)、3は基板
上に形成されたフィールド絶縁膜、4は活性領域のパタ
ーンニングのためのフォトレジスト、5はフィールド絶
縁膜をエツチングして形成した活性領域、6はフィール
ド領域である。この方法の欠点はチャンネルストッパー
領域2とフィールド領域6とを自己整合で形成できない
ことである。そのため工程数が多くなるばかシでなく、
製造上の相互位置合わせマージン7を見込んでパターン
設計を行なわなければならない。
またフィールド絶縁膜3のエツチングをフッ酸等のエツ
チング液で行なった場合にはアンダーカットが生じ、フ
ォトレジスト4のパター:/とフィールド領域パターン
との成形差8が生じてしまう。
チング液で行なった場合にはアンダーカットが生じ、フ
ォトレジスト4のパター:/とフィールド領域パターン
との成形差8が生じてしまう。
この成形差8は微細なフィールド領域を形成するときに
は大きな問題となる。最近ではこの成形差8を小さくす
るために反応性イオンエツチング等の異方性ドライエツ
チングを上記エツチングに適用する方法が考案されてい
るが、この方法では活性領域5の基板が上記エツチング
にさらされてしまう。ところが異方性ドライエツチング
に基板をさらした場合には、基板表面の結晶性の乱れや
重金属汚染等の原因により基板に欠陥が誘起される。
は大きな問題となる。最近ではこの成形差8を小さくす
るために反応性イオンエツチング等の異方性ドライエツ
チングを上記エツチングに適用する方法が考案されてい
るが、この方法では活性領域5の基板が上記エツチング
にさらされてしまう。ところが異方性ドライエツチング
に基板をさらした場合には、基板表面の結晶性の乱れや
重金属汚染等の原因により基板に欠陥が誘起される。
したがって、異方性ドライエツチングをフィールド絶縁
膜エツチングに適用する方法はトランジスタ特性に悪影
響があシ実用化することはむすかしい。以上述べたよう
にこの技術によると活性領域のパターンニングにはフッ
酸等のウェットエツチング方法を採用しなければならず
、パターニング時の成形差8を避けることはできない。
膜エツチングに適用する方法はトランジスタ特性に悪影
響があシ実用化することはむすかしい。以上述べたよう
にこの技術によると活性領域のパターンニングにはフッ
酸等のウェットエツチング方法を採用しなければならず
、パターニング時の成形差8を避けることはできない。
さらにチャンネルストッパー領域の相互位置合わせ!−
ジン7の存在のために素子の微細化、高集積化には不向
きである。
ジン7の存在のために素子の微細化、高集積化には不向
きである。
他の素子間分離技術には基板を選択的に酸化してフィー
ルド領域を形成する技術が実用化され多くの半導体装置
に適用されている。しかしこの方法は基板を局所的に酸
化することによる欠陥誘起や、″バーズビーブ怨称する
フィールド絶縁膜の活性領域へのくい込みの問題を有し
ている。
ルド領域を形成する技術が実用化され多くの半導体装置
に適用されている。しかしこの方法は基板を局所的に酸
化することによる欠陥誘起や、″バーズビーブ怨称する
フィールド絶縁膜の活性領域へのくい込みの問題を有し
ている。
本発明の目的はこれら従来技術の欠点を解消し特に基板
にダメージを与え力い素子間分離技術を提供することで
ある。
にダメージを与え力い素子間分離技術を提供することで
ある。
本発明の特徴は、牛導体基体主表面上に形成されたフィ
ールド絶縁膜、と、該フィールド絶縁膜下に形成された
チャンネルストッパー領域と、該基体と反対導電!・]
りを有するソース、ドレイン領域と、該ソース、ドレイ
ン領域に挾まれたチャンネル領域と、該チャンネル領域
を梼うごとく設けられたゲート絶縁膜と、該ゲート絶縁
膜に接するごとく設けられたゲート電極とを具備してな
る絶縁ゲート型電界効果半導体装置において、基体上に
設けられた耐酸化性を有する膜上の被酸化性を有する膜
を酸化して形成されたフィールド絶縁膜を有するMO8
型半導体装置にある。そして、基体上に設けられた耐酸
化性を有する膜上の被酸化性を有する膜にドーピングさ
れた不純物の前記基体内への拡散により形成されたチャ
ンネルストッパー領域を有することが好ましい。
ールド絶縁膜、と、該フィールド絶縁膜下に形成された
チャンネルストッパー領域と、該基体と反対導電!・]
りを有するソース、ドレイン領域と、該ソース、ドレイ
ン領域に挾まれたチャンネル領域と、該チャンネル領域
を梼うごとく設けられたゲート絶縁膜と、該ゲート絶縁
膜に接するごとく設けられたゲート電極とを具備してな
る絶縁ゲート型電界効果半導体装置において、基体上に
設けられた耐酸化性を有する膜上の被酸化性を有する膜
を酸化して形成されたフィールド絶縁膜を有するMO8
型半導体装置にある。そして、基体上に設けられた耐酸
化性を有する膜上の被酸化性を有する膜にドーピングさ
れた不純物の前記基体内への拡散により形成されたチャ
ンネルストッパー領域を有することが好ましい。
さらに本発明の他の特徴は、半導体基体上に第1の酸化
膜を形成する工程と、該第1の酸化膜上に耐酸化性を有
する膜を形成する工程と、該耐酸化性を有する膜上に被
酸化性を有する膜を形成する工程と、該被酸化性を有す
る膜に不純物をドーピングする工程と、該不純物をドー
ピングした被酸化性を有する膜をパターニングする工程
と、該パターニングされた被酸化性を有する膜を酸化す
ることによシフイールド絶縁膜を形成する工程と、前記
耐酸化性膜と第一の酸化膜を前記フィールド絶縁膜をマ
スクにして選択的に除去しゲート領域となる基体主表面
を露出させる工程とを含むMO8型半導体装的の製造方
法にある。
膜を形成する工程と、該第1の酸化膜上に耐酸化性を有
する膜を形成する工程と、該耐酸化性を有する膜上に被
酸化性を有する膜を形成する工程と、該被酸化性を有す
る膜に不純物をドーピングする工程と、該不純物をドー
ピングした被酸化性を有する膜をパターニングする工程
と、該パターニングされた被酸化性を有する膜を酸化す
ることによシフイールド絶縁膜を形成する工程と、前記
耐酸化性膜と第一の酸化膜を前記フィールド絶縁膜をマ
スクにして選択的に除去しゲート領域となる基体主表面
を露出させる工程とを含むMO8型半導体装的の製造方
法にある。
以下に本発明を実施例に基づいて詳細に説明する。
〔実施例1〕
本発明を単一チヤンネルMO8型半導体装置に適用した
場合の製造方法を第2図(a)〜(e)に各工程の構造
断面図をもって示す。基板11を酸化し第1の酸化膜1
2を形成する。その後耐酸化性を有する材料膜13を成
長させる。一般的には気相成長法による窒化シリコン膜
(以下5i3N4)が耐酸化性膜に多用される。この後
8i3N<膜13上に容易に酸化される材料膜たとえば
多結晶シリコン膜やエピタキシプル成長によるシリコン
膜等を成長させろうこの後この被酸化性を有する膜14
に基板と同一導電型の不純物をS i 3N 4膜13
に到達しないようにドーピングする。ただし、これはエ
ピタキシアル成長膜やドープド多結晶シリコン膜のよう
に成長時にすでに不純物が十分に添加されているならば
新たなドーピングは必要ない。次に通常の7オトレジス
ト技術を使用しこの被酸化性を有する膜14を所望のパ
ターンに形成し第2図(b)を得る。この後適尚な熱処
理を加え前記不純物を十分に拡散させ、さらに酸化を行
なう。この結果8iaN4膜上に酸化膜16が前記被酸
化性膜パターンと同一領域に生じる。この酸化膜16を
フィールド絶縁膜に利用する。このフィールド絶縁膜の
厚さは前記被酸化性を有する膜148の膜厚で制御する
ことが可能であシ十分な厚さのフィールド絶縁膜が信頼
性の高い熱酸化膜によって形成することができる。また
前記熱処理と酸化時の熱処理によシ被酸化性膜14a中
の不純物が拡散してゆきチャンネルストッパー領域17
がフィールド絶縁膜16下にのみ形成される。この結果
フィールド領域のスレッシュホールド電圧は電源電圧に
対して十分な高さを有し、かつ後に形成する基板と反対
導電型の不純物拡散層間の耐圧も上昇する。
場合の製造方法を第2図(a)〜(e)に各工程の構造
断面図をもって示す。基板11を酸化し第1の酸化膜1
2を形成する。その後耐酸化性を有する材料膜13を成
長させる。一般的には気相成長法による窒化シリコン膜
(以下5i3N4)が耐酸化性膜に多用される。この後
8i3N<膜13上に容易に酸化される材料膜たとえば
多結晶シリコン膜やエピタキシプル成長によるシリコン
膜等を成長させろうこの後この被酸化性を有する膜14
に基板と同一導電型の不純物をS i 3N 4膜13
に到達しないようにドーピングする。ただし、これはエ
ピタキシアル成長膜やドープド多結晶シリコン膜のよう
に成長時にすでに不純物が十分に添加されているならば
新たなドーピングは必要ない。次に通常の7オトレジス
ト技術を使用しこの被酸化性を有する膜14を所望のパ
ターンに形成し第2図(b)を得る。この後適尚な熱処
理を加え前記不純物を十分に拡散させ、さらに酸化を行
なう。この結果8iaN4膜上に酸化膜16が前記被酸
化性膜パターンと同一領域に生じる。この酸化膜16を
フィールド絶縁膜に利用する。このフィールド絶縁膜の
厚さは前記被酸化性を有する膜148の膜厚で制御する
ことが可能であシ十分な厚さのフィールド絶縁膜が信頼
性の高い熱酸化膜によって形成することができる。また
前記熱処理と酸化時の熱処理によシ被酸化性膜14a中
の不純物が拡散してゆきチャンネルストッパー領域17
がフィールド絶縁膜16下にのみ形成される。この結果
フィールド領域のスレッシュホールド電圧は電源電圧に
対して十分な高さを有し、かつ後に形成する基板と反対
導電型の不純物拡散層間の耐圧も上昇する。
この後Si3N4膜13.第1の酸化膜12をフィール
ド酸化膜15をマスクにして選択的にエツチングして活
性領域170基板表面を露出させる。
ド酸化膜15をマスクにして選択的にエツチングして活
性領域170基板表面を露出させる。
さらにゲート絶縁膜18を形成し第2図(diの構造を
得る。以下は通常のMO8型半導体装置の製造技術に従
いゲート電極20.ソース・ドレイン領域21.ソース
・ドレイン電極を形成する。
得る。以下は通常のMO8型半導体装置の製造技術に従
いゲート電極20.ソース・ドレイン領域21.ソース
・ドレイン電極を形成する。
この製造方法によれば、基板を局所的に酸化することな
しにフィールド絶縁膜を熱酸化膜によ多形成することが
できる。またSi3N4膜が基板全面を一様に覆った形
で熱処理を受けるために基板表面における応力の集中が
生じない。このために基板には酸化処理によって誘起さ
れる欠陥は生じない。しかも、従来のフィールド絶縁膜
をエラチン−グして活性領域を形成する技術と異なシ、
フィールド絶縁膜とチャンネルストッパー領域とを自己
整合で形成することができるという利点を有している。
しにフィールド絶縁膜を熱酸化膜によ多形成することが
できる。またSi3N4膜が基板全面を一様に覆った形
で熱処理を受けるために基板表面における応力の集中が
生じない。このために基板には酸化処理によって誘起さ
れる欠陥は生じない。しかも、従来のフィールド絶縁膜
をエラチン−グして活性領域を形成する技術と異なシ、
フィールド絶縁膜とチャンネルストッパー領域とを自己
整合で形成することができるという利点を有している。
このため工程数の短縮が実現でき、微細化、高集積化に
適した構造を得ることができる。
適した構造を得ることができる。
さらに、活性領域中19aを被酸化性膜パターンとパタ
ーンとの間隔15とほぼ同一に製造することが可能であ
る。この理由を以下に説明する。
ーンとの間隔15とほぼ同一に製造することが可能であ
る。この理由を以下に説明する。
耐酸化性膜上の被酸化性膜パターンを酸化した場合、パ
ターンの下端、つまり耐酸性膜に接している部分での横
方向への酸化膜の成長が抑えられる。
ターンの下端、つまり耐酸性膜に接している部分での横
方向への酸化膜の成長が抑えられる。
これは酸化を受ける原子が耐酸化性膜上を移動しないた
めである。したがって形成されたフィールド絶縁膜の下
端には逆テーパーが生じ、フィールド絶縁膜下端の間隔
19は被酸化性膜パターン同志の間隔15に一致する。
めである。したがって形成されたフィールド絶縁膜の下
端には逆テーパーが生じ、フィールド絶縁膜下端の間隔
19は被酸化性膜パターン同志の間隔15に一致する。
ところが活性領域中19aはSi3N4膜のエツチング
により基板が鞘出した部分で規定されるから、活性領域
中19aが被酸化性膜パターン間隔15にほぼ一致する
のである。
により基板が鞘出した部分で規定されるから、活性領域
中19aが被酸化性膜パターン間隔15にほぼ一致する
のである。
以上述べてきたように本発明を単チャンオルΔ408型
半導体装置に適用することで局所酸化が原因の誘起欠陥
を生じさせないでフィールド絶RE?を形成すること、
またフィールド絶縁膜とチャンネルストッパー領域を自
己整合に形成すること1、かつ活性領域中をマスク設計
長からの成形差を小さくすることが可能に在る。
半導体装置に適用することで局所酸化が原因の誘起欠陥
を生じさせないでフィールド絶RE?を形成すること、
またフィールド絶縁膜とチャンネルストッパー領域を自
己整合に形成すること1、かつ活性領域中をマスク設計
長からの成形差を小さくすることが可能に在る。
〔実施例2〕
第3図(a)〜げ)に本発明を相補型MO8半導体装置
に適用した場合の各工程における断面図を示す。
に適用した場合の各工程における断面図を示す。
第3図(a)はN型基板31にP型不純物で形成された
ウェル32N型不純物領域33、第1の酸化膜34を形
成した後の状態である。さらに実施例1と同様に耐酸化
性膜35、被酸化性膜36を形成する。この後Pチャン
ネルトランジスタ領域をフ、nトレジストによシマスフ
しP型不純物をNチャンネル領域に選択的に導入しドー
プド領域36aを形成する。さらにフィールド形成パタ
ーンをパターンニングし第3図(C)を得る。次に実施
例1と同様に熱処理、酸化工程を経て第3図(d)を得
る。
ウェル32N型不純物領域33、第1の酸化膜34を形
成した後の状態である。さらに実施例1と同様に耐酸化
性膜35、被酸化性膜36を形成する。この後Pチャン
ネルトランジスタ領域をフ、nトレジストによシマスフ
しP型不純物をNチャンネル領域に選択的に導入しドー
プド領域36aを形成する。さらにフィールド形成パタ
ーンをパターンニングし第3図(C)を得る。次に実施
例1と同様に熱処理、酸化工程を経て第3図(d)を得
る。
このとき被酸化性膜36にドーピングされた不純物は熱
処理により拡散しNチャンネルトランジスタ領域のフィ
ールド酸化膜37下の領域だけにチャンネルストッパー
38が形成される。この後活性領域上の耐酸化性膜35
を選択的に除去し、基板を露出させる。さらにゲート絶
縁膜39、ゲート電’rk 40 、r+型不純物によ
るソース・ドレイン領域41、P型不純物によるソース
・ドレイン領域42を通常の相補型MO8型半導体装置
製造方法に従って形成し第3図(f)に示す半導体装置
を得る。
処理により拡散しNチャンネルトランジスタ領域のフィ
ールド酸化膜37下の領域だけにチャンネルストッパー
38が形成される。この後活性領域上の耐酸化性膜35
を選択的に除去し、基板を露出させる。さらにゲート絶
縁膜39、ゲート電’rk 40 、r+型不純物によ
るソース・ドレイン領域41、P型不純物によるソース
・ドレイン領域42を通常の相補型MO8型半導体装置
製造方法に従って形成し第3図(f)に示す半導体装置
を得る。
このように本発明は被酸化性膜への不純物の選択的な導
入を行なうことだけで相補型MO8型半導体装置への適
用か可能となる。本発明を適用することで基板の選択的
局所酸化によって誘起される欠陥を生じなくすることが
可能になり、相補型MO8型装置で重要な接合リーク電
流の低減、が実現される。
入を行なうことだけで相補型MO8型半導体装置への適
用か可能となる。本発明を適用することで基板の選択的
局所酸化によって誘起される欠陥を生じなくすることが
可能になり、相補型MO8型装置で重要な接合リーク電
流の低減、が実現される。
以上の実施例においては耐酸化性膜の材料にSi3N4
膜を用いて説明を行なっていたが実際にはこれに限定さ
れるものでない。また被酸化性膜も、気相成長法による
多結晶8i膜、 ドープド多結晶Si膜、エピタキシア
ル成長による8i膜等各種材料膜が適用可能である。さ
らに上記被酸化性膜を熱処理及び酸化するにあたっても
その温度雰囲気等は自由に設定することが可能である。
膜を用いて説明を行なっていたが実際にはこれに限定さ
れるものでない。また被酸化性膜も、気相成長法による
多結晶8i膜、 ドープド多結晶Si膜、エピタキシア
ル成長による8i膜等各種材料膜が適用可能である。さ
らに上記被酸化性膜を熱処理及び酸化するにあたっても
その温度雰囲気等は自由に設定することが可能である。
扱するに本発明は特許請求の範囲に記載された構造及び
基本的な製造条件を満たせばよく、各部の材料及び各工
程を実行する方法等は本発明の主旨を逸脱しない範囲で
適当に選択することが可能である。
基本的な製造条件を満たせばよく、各部の材料及び各工
程を実行する方法等は本発明の主旨を逸脱しない範囲で
適当に選択することが可能である。
第1図(a)〜(d)は各々従来の素子間分離技術によ
るMO8型半導体装置の製造方法を示す工程順断面図、
第2図(a)〜(e)は各々本発明を単一チャンネルM
O8型半導体装置に適用した場合の各工程における断面
図、第3図(a)〜げ)は各々本発明を相補型MO8型
半導体装置に適用した場合の各工程における断面図、で
ある。 なお図において、1,11.31・・川・基板、12゜
34・・・・・・第1の酸化膜、13.35・・・・・
・耐酸化性を有する膜、14,143,36,368・
・・・・・被酸化性を有する膜、3,16.37・・・
・・・フィールド絶縁膜、2,17.38・・・・・・
チャンネルストッパー領域、18.39・旧・・ゲート
酸化膜、20゜40・・・・・・ゲート電極、21,4
1.42・・川・ソース・ドレイン領域、4.37・川
・・フォトレジスト、である。 し) 奉2凹 (山) I2凹 第3■ (I2)
るMO8型半導体装置の製造方法を示す工程順断面図、
第2図(a)〜(e)は各々本発明を単一チャンネルM
O8型半導体装置に適用した場合の各工程における断面
図、第3図(a)〜げ)は各々本発明を相補型MO8型
半導体装置に適用した場合の各工程における断面図、で
ある。 なお図において、1,11.31・・川・基板、12゜
34・・・・・・第1の酸化膜、13.35・・・・・
・耐酸化性を有する膜、14,143,36,368・
・・・・・被酸化性を有する膜、3,16.37・・・
・・・フィールド絶縁膜、2,17.38・・・・・・
チャンネルストッパー領域、18.39・旧・・ゲート
酸化膜、20゜40・・・・・・ゲート電極、21,4
1.42・・川・ソース・ドレイン領域、4.37・川
・・フォトレジスト、である。 し) 奉2凹 (山) I2凹 第3■ (I2)
Claims (3)
- (1)半導体基体主表面上に形成されたフィールド絶縁
膜と、該フィールド絶縁膜下に形成されたチャンネルス
トッパー領域と、該基体と反対導電型を有するソース、
ドレイン領域と、該ソース、ドレイン領域に挾まれたチ
ャンネル領域と、該チャンネル領域を覆うごとく設けら
れたゲート絶縁膜と、該ゲート絶縁膜に接するごとく設
けられたゲート電極とを具備してなる絶縁ゲート型電界
効果半導体装置において、基体上に設けられた耐酸化性
を有する膜上の被酸化性を有する膜を酸化して形成され
たフィールド絶縁膜を有することを特徴とするMO8型
半導体装置。 - (2)基体上に設けられた耐酸化性を有する膜上の被酸
化性を有する膜にドーピングされた不純物 3の前記基
体内への拡散により形成されたチャンネルストッパー領
域を有することを特徴とする特許請求の範囲第(1)項
記載の絶縁ゲート型電界効果半導体装置。 - (3)半導体基体上に第1の酸化膜を形成する工程と、
該第1の酸化膜上に耐酸化性を有する膜を形成する工程
と、該耐酸化性を有する膜上に被酸化性を有する膜を形
成する工程と、該被酸化性を有する膜に不純物をドーピ
ングする工程と、該不純物をドーピングした被酸化性を
有する膜をパターニングする工程と、該パターニングさ
れた被酸化性を有する膜を酸化することによシフイール
ド絶縁膜を形成する工程と、前記耐酸化性膜と第一の酸
化膜を前記フィールド絶縁膜をマスクにして選択的に除
去しゲート領域となる基体主表面を露出させる工程とを
含むことを特徴とする絶縁ゲート型電界効果半導体装置
の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16186482A JPS5951573A (ja) | 1982-09-17 | 1982-09-17 | 絶縁ゲ−ト型電界効果半導体装置及び製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16186482A JPS5951573A (ja) | 1982-09-17 | 1982-09-17 | 絶縁ゲ−ト型電界効果半導体装置及び製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS5951573A true JPS5951573A (ja) | 1984-03-26 |
Family
ID=15743406
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP16186482A Pending JPS5951573A (ja) | 1982-09-17 | 1982-09-17 | 絶縁ゲ−ト型電界効果半導体装置及び製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5951573A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5208181A (en) * | 1992-08-17 | 1993-05-04 | Chartered Semiconductor Manufacturing Pte Ltd. | Locos isolation scheme for small geometry or high voltage circuit |
-
1982
- 1982-09-17 JP JP16186482A patent/JPS5951573A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5208181A (en) * | 1992-08-17 | 1993-05-04 | Chartered Semiconductor Manufacturing Pte Ltd. | Locos isolation scheme for small geometry or high voltage circuit |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2002299620A (ja) | 炭化珪素半導体装置の製造方法 | |
JPS5951573A (ja) | 絶縁ゲ−ト型電界効果半導体装置及び製造方法 | |
US6214674B1 (en) | Method of fabricating high voltage device suitable for low voltage device | |
JPS62274665A (ja) | 半導体装置の製造方法 | |
JP3638189B2 (ja) | 電界効果トランジスタの製造方法 | |
JPS5918875B2 (ja) | 半導体集積回路装置の製造方法 | |
JPS63129664A (ja) | 半導体装置の製造方法 | |
JPS6294985A (ja) | Mos型半導体装置の製造方法 | |
JPS61156883A (ja) | 半導体装置の製造方法 | |
JPS59104167A (ja) | 絶縁ゲ−ト形電界効果トランジスタの製造方法 | |
JPS59231863A (ja) | 絶縁ゲ−ト半導体装置とその製造法 | |
JPH06188259A (ja) | 半導体装置の製造方法 | |
JPH0290628A (ja) | 半導体装置の製造方法 | |
JPH01123471A (ja) | 半導体装置の製造方法 | |
JPS5943832B2 (ja) | 半導体装置の製造方法 | |
JPS61220372A (ja) | 半導体装置の製造方法 | |
JPH04297037A (ja) | 半導体装置およびその製造方法 | |
JPH0274042A (ja) | Mis型トランジスタの製造方法 | |
JPS6395664A (ja) | 半導体装置の製造方法 | |
JPH04321233A (ja) | 半導体装置の製造方法 | |
JPS6292372A (ja) | Mis半導体装置の製造方法 | |
JPH04237168A (ja) | Mis型半導体装置の製造方法 | |
JPH0318035A (ja) | 半導体装置 | |
JPH02281634A (ja) | 縦型電界効果トランジスタの製造方法 | |
JPH04305976A (ja) | 半導体装置 |