JPS5944192A - 通話路メモリのアドレス変換方式 - Google Patents
通話路メモリのアドレス変換方式Info
- Publication number
- JPS5944192A JPS5944192A JP15493582A JP15493582A JPS5944192A JP S5944192 A JPS5944192 A JP S5944192A JP 15493582 A JP15493582 A JP 15493582A JP 15493582 A JP15493582 A JP 15493582A JP S5944192 A JPS5944192 A JP S5944192A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- address
- area
- spm
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q11/00—Selecting arrangements for multiplex systems
- H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Monitoring And Testing Of Exchanges (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（１）発明の技術分野
本発明は、時分割変換方式Ｃこ係り、特Ｃこ回線交換を
司どる通話路メモリＳＰＭと制御メモリＣＭにおいて、
通話路メモリＳＰＭの一）ｆ出し〆書込みＲｅ ａｄｚ
’Ｗｒ ｉ ｔ ｅアドレスと１．て３６出ざれるｆｆ
ｔ！Ｉ ｎメモリＣＭからの胱出しデータを変換する夕
、換用メモリー孕設け、この変換用メモリーへは中央制
御装置ＣＣよりの后，出し〆書込みＲ．ｅａｄｆＷｒｉ
ｔｅが司征であるようＯこしたもので通話路メモリＳＰ
Ｍのアドレス変換方式に関するものである。
司どる通話路メモリＳＰＭと制御メモリＣＭにおいて、
通話路メモリＳＰＭの一）ｆ出し〆書込みＲｅ ａｄｚ
’Ｗｒ ｉ ｔ ｅアドレスと１．て３６出ざれるｆｆ
ｔ！Ｉ ｎメモリＣＭからの胱出しデータを変換する夕
、換用メモリー孕設け、この変換用メモリーへは中央制
御装置ＣＣよりの后，出し〆書込みＲ．ｅａｄｆＷｒｉ
ｔｅが司征であるようＯこしたもので通話路メモリＳＰ
Ｍのアドレス変換方式に関するものである。
（２）従来技術と問題点
一般に、時分割変換方式においてξ１第１１図Ｃこ示す
ようｌこ多；＋７２化装ｉＭ Ｐ ＸＩこより時分割多
重化されたＰＣＭデータは書き込み用制御メモリＣＭＷ
より送られてくるアトレスに従い通話メモリＳＰＭ上に
書き込寸れる。且つ読・フナ・出し用制御メモリーＣＭ
Ｒより送られてくるアドレスに従い通話路メモＩＪ Ｓ
Ｐ Ｍ上より読み出され、多重化分離装置ＤＭ Ｐ
Ｘへ送り出され回線交換が与なわれる。この場合ｆｉｉ
ｌｌ ＮｌメモリＣＭＷとＣＭＲのいずれ力）一方はシ
ーケン７ヤルカウンターでアリ、ランダム書込みソーケ
ンゾヤル読出しかあるいはシーケンシャル：ｌ１′込み
ランダム読出しの制御が行なわれることになる。いずれ
に２いても、通話路メモＩＩ Ｓ Ｐ Ｍ上のデータ配
列ｔよＰＣＭテークのハイウェイ番号及びタイムスロッ
ト番号と１対１対応になっＣいる。
ようｌこ多；＋７２化装ｉＭ Ｐ ＸＩこより時分割多
重化されたＰＣＭデータは書き込み用制御メモリＣＭＷ
より送られてくるアトレスに従い通話メモリＳＰＭ上に
書き込寸れる。且つ読・フナ・出し用制御メモリーＣＭ
Ｒより送られてくるアドレスに従い通話路メモＩＪ Ｓ
Ｐ Ｍ上より読み出され、多重化分離装置ＤＭ Ｐ
Ｘへ送り出され回線交換が与なわれる。この場合ｆｉｉ
ｌｌ ＮｌメモリＣＭＷとＣＭＲのいずれ力）一方はシ
ーケン７ヤルカウンターでアリ、ランダム書込みソーケ
ンゾヤル読出しかあるいはシーケンシャル：ｌ１′込み
ランダム読出しの制御が行なわれることになる。いずれ
に２いても、通話路メモＩＩ Ｓ Ｐ Ｍ上のデータ配
列ｔよＰＣＭテークのハイウェイ番号及びタイムスロッ
ト番号と１対１対応になっＣいる。
従って、通話路ＳＰＭのデータエリアｌこ１埠害が発生
すると、そのアドレスの部分に対してデータ（７） 偶
−Ｉｔ？ができなくなる。この場合そのアドレスに対応
したテークエリアを使用する回線は打所さ才］てしまう
。
すると、そのアドレスの部分に対してデータ（７） 偶
−Ｉｔ？ができなくなる。この場合そのアドレスに対応
したテークエリアを使用する回線は打所さ才］てしまう
。
この対策として１巾話路メモリＳ ＰＭＪ二に通常はア
クセスされない予イ・１リエリア１ ；：＞ Ｈ１障害
の発生したアドレス全その予備エリアのアドレスＩｃ
ｙ ：ｌｊｔして予備エリアを使用することで、使用中
の回線全維持することも提案さ粗ている。
クセスされない予イ・１リエリア１ ；：＞ Ｈ１障害
の発生したアドレス全その予備エリアのアドレスＩｃ
ｙ ：ｌｊｔして予備エリアを使用することで、使用中
の回線全維持することも提案さ粗ている。
制御メモＩＪＣＭＷとＣＭＲがいずれも中央制御装置Ｃ
Ｃからの１１き込み町卵なメモリーであり、即ちう／ダ
ム書込みランダム肪・、出１〜の場合は上記の問題は回
避できるが、価格、ソフトウェア効率の面から逼常は前
述したようにいずれか一方がシーケン／キルカウンター
となる。、尚第１［ｉ？ＩＩこおいて、５ＥＬｉｉ書込
み読出Ｌｒｔ／Ｗイｒ；月にｊ Ｉ′ｌ ＣＭＷ、ＣＭ
Ｒよりの出力を切捨える選’ｉＲ回路、Ｉ） Ｉｉ’は
゛屏話轡等の端末、ＨＷはハイウェイ、′ｒｓはタイム
スロットである。ｍ２図には例としてシーケンシャル１
込みランダム５式出しの」場合の時分割交換装置の概略
を示−［。ここで時分割多重データはハイウェイ数ｍ１
タイムスロツト敷ｎ（ｍＸｎ多叩）とする。
Ｃからの１１き込み町卵なメモリーであり、即ちう／ダ
ム書込みランダム肪・、出１〜の場合は上記の問題は回
避できるが、価格、ソフトウェア効率の面から逼常は前
述したようにいずれか一方がシーケン／キルカウンター
となる。、尚第１［ｉ？ＩＩこおいて、５ＥＬｉｉ書込
み読出Ｌｒｔ／Ｗイｒ；月にｊ Ｉ′ｌ ＣＭＷ、ＣＭ
Ｒよりの出力を切捨える選’ｉＲ回路、Ｉ） Ｉｉ’は
゛屏話轡等の端末、ＨＷはハイウェイ、′ｒｓはタイム
スロットである。ｍ２図には例としてシーケンシャル１
込みランダム５式出しの」場合の時分割交換装置の概略
を示−［。ここで時分割多重データはハイウェイ数ｍ１
タイムスロツト敷ｎ（ｍＸｎ多叩）とする。
各ハイウェイ（ＨＷ、〜ｍ；各ハイウェイともタイムス
ロッ）ＴＳＩ 〜ｎを時分割収容）は多重装置（Ｍ Ｐ
Ｘ’ ）ζこよりｍＸｎの時分割多重化さｔまたＰ
ＣＭＬＴ号となり、カウンタＣＮＴｆこより−Ｆｊえら
ｔする通話路メモリＳＰＭの書き込みアドレスに詳って
ＳＰＭｌこンーケンシャルに７１き込ｔ ｔ’ｌる。
ロッ）ＴＳＩ 〜ｎを時分割収容）は多重装置（Ｍ Ｐ
Ｘ’ ）ζこよりｍＸｎの時分割多重化さｔまたＰ
ＣＭＬＴ号となり、カウンタＣＮＴｆこより−Ｆｊえら
ｔする通話路メモリＳＰＭの書き込みアドレスに詳って
ＳＰＭｌこンーケンシャルに７１き込ｔ ｔ’ｌる。
同時ζこイむ（１百１メモリＣＭにより与えらハる通話
路メモリＳＰＭの１元み出しアドレスζこ従ってｊｆ１
占路メモＩＪ Ｓ Ｐ ＭよりランダムにＲχみ出され
、回線）交換（即ちハイウグイ及びタイムスロットの収
容伝送の変換）が行なわれる。（尚、第１図で用いた１
号に同じものは同一物を示す。） 辿扉７路メモリＳＰＭより読み出さ才またテークは多重
化分離装置ＤＭＰＸＩこより各ハイウェイ数位に多重分
離づれ、各割当タイムスロットｔこ属する端末により受
信はれる。
路メモリＳＰＭの１元み出しアドレスζこ従ってｊｆ１
占路メモＩＪ Ｓ Ｐ ＭよりランダムにＲχみ出され
、回線）交換（即ちハイウグイ及びタイムスロットの収
容伝送の変換）が行なわれる。（尚、第１図で用いた１
号に同じものは同一物を示す。） 辿扉７路メモリＳＰＭより読み出さ才またテークは多重
化分離装置ＤＭＰＸＩこより各ハイウェイ数位に多重分
離づれ、各割当タイムスロットｔこ属する端末により受
信はれる。
第２図において、■〜■で示している部分の時分割多重
テークのｌ’ｉｊ［ｉ”Ｌを第３図１こ示す。ｆｌ一端
末からの情報（ズ、−周期１間にＴＳＩ−ＴＳｎへ乗せ
られ■、多重化され■／ｌｓａ話路メモＩＪＳＰＭへ入
力される。そこでタイ１．スロットのす古都は指定さ才
した回線のタイムスロットへ襄＃テねる。その情報は、
２１時間の差（これは通話路メモリの読出し〆書込み前
後の時間差で、この間前周期のタイツ・スロツ１から請
出している）ケもりて七出烙れ■、谷ノ・イウェイへ分
配される■。第４図に１１！Ｉ話路メモ’ＪＳＰＭに書
き込捷れろアークのＩ［ｖ容イ装置の例を示す。叩に示
すよう（こ、赤話路メモリＳＰＭｉこ書き込ま扛るデー
タは、通話路メモリＳ Ｉ） Ｍのアドレスと、そのデ
ータが所属するノ・イウエイ番号及びクイ１１スロット
番号と１対Ｊ対応になる。このよりに通；；１Ｓ路メモ
リＳＰＭ上でのデータｒ列がＶ゛定さＶているσ：ｒｚ
、制御メモリＣＭより送出されてぐる通話路メモリＳＰ
Ｍの請出し７アドレスに従って若１！Ｎシたデータを”
？１込み時の収容と異なるハイウニ・１番号及びタイム
スロット番号の位置に収容し直し回線父換を行なうこと
ができる。
テークのｌ’ｉｊ［ｉ”Ｌを第３図１こ示す。ｆｌ一端
末からの情報（ズ、−周期１間にＴＳＩ−ＴＳｎへ乗せ
られ■、多重化され■／ｌｓａ話路メモＩＪＳＰＭへ入
力される。そこでタイ１．スロットのす古都は指定さ才
した回線のタイムスロットへ襄＃テねる。その情報は、
２１時間の差（これは通話路メモリの読出し〆書込み前
後の時間差で、この間前周期のタイツ・スロツ１から請
出している）ケもりて七出烙れ■、谷ノ・イウェイへ分
配される■。第４図に１１！Ｉ話路メモ’ＪＳＰＭに書
き込捷れろアークのＩ［ｖ容イ装置の例を示す。叩に示
すよう（こ、赤話路メモリＳＰＭｉこ書き込ま扛るデー
タは、通話路メモリＳ Ｉ） Ｍのアドレスと、そのデ
ータが所属するノ・イウエイ番号及びクイ１１スロット
番号と１対Ｊ対応になる。このよりに通；；１Ｓ路メモ
リＳＰＭ上でのデータｒ列がＶ゛定さＶているσ：ｒｚ
、制御メモリＣＭより送出されてぐる通話路メモリＳＰ
Ｍの請出し７アドレスに従って若１！Ｎシたデータを”
？１込み時の収容と異なるハイウニ・１番号及びタイム
スロット番号の位置に収容し直し回線父換を行なうこと
ができる。
ここで前イしたようをこ通話路メモリＳＰＭのあるテー
クエリアが使用不能になった場合、その領域を与ｔられ
ているところのハイウェイ′＠号及びタイムスｒｙ 、
、 ト番号紮有する媒末からθ）通イ；は不可能となる
。
クエリアが使用不能になった場合、その領域を与ｔられ
ているところのハイウェイ′＠号及びタイムスｒｙ 、
、 ト番号紮有する媒末からθ）通イ；は不可能となる
。
第２図に示す制御メモリＣＮＴとＣＭの対応が逆な場合
、即ちランダム書込みメシーケンシャル読出しの場合ｌ
こおいても、通話路メモリＳＰＭの読出し側より通話路
メモリＳＰＭのデータエリアをみると、アドレスとデー
タ収容はやはり１対１対応になっている。従って、この
場合は障害領域のデータエリアヶ与えられている所のハ
イウェイ番号及びタイムスロット番号を有する端末への
通信は不可能となる。
、即ちランダム書込みメシーケンシャル読出しの場合ｌ
こおいても、通話路メモリＳＰＭの読出し側より通話路
メモリＳＰＭのデータエリアをみると、アドレスとデー
タ収容はやはり１対１対応になっている。従って、この
場合は障害領域のデータエリアヶ与えられている所のハ
イウェイ番号及びタイムスロット番号を有する端末への
通信は不可能となる。
第１図（こ示したように、通話路メモ！ＪＳＰＭの読出
しメ：°１込み用としての制御メモｌＪｃＭＷ、ｃＭＲ
があらならば、障害のあるデータエリアな避けてＩｒｔ
％Ｉｌ＃持することはマ：きるン）り、こσ）場合ｒ
１ハードウェア勺の増大さ）しぴに２つσ） Ｘｔ＋ｌ
制御メモｊｌ ＣＭｋ制御するためのソフトウェア量も
ｊ’ｉ９ 大するという欠、Ｑがｔ）る。
しメ：°１込み用としての制御メモｌＪｃＭＷ、ｃＭＲ
があらならば、障害のあるデータエリアな避けてＩｒｔ
％Ｉｌ＃持することはマ：きるン）り、こσ）場合ｒ
１ハードウェア勺の増大さ）しぴに２つσ） Ｘｔ＋ｌ
制御メモｊｌ ＣＭｋ制御するためのソフトウェア量も
ｊ’ｉ９ 大するという欠、Ｑがｔ）る。
従って一方の制御メモ９６閘ケシーケンシヤルカウレク
と１１通通話路メモリＳ））八４のアト１／スとハイウ
ェイ番号及びタイムスロット正号？！−１対１対応する
方式がとられるが前述し、た開明は残る。
と１１通通話路メモリＳ））八４のアト１／スとハイウ
ェイ番号及びタイムスロット正号？！−１対１対応する
方式がとられるが前述し、た開明は残る。
（３）発明の目的
本発明の目的は、上記の問題点を、―決するため３！ｉ
１話路メモリドｌこ予備エリアを設（ハ）、従来使用さ
れＣいるデータエリアがｙ・用不ｆｉｌｌ（ｌこなった
川、合ｔこｉ′ｉｉｔ記予（ｉ＋ｉＪエリアにテータ収
容ケ切り換え、回ｆＱｋ維持するようにした通話’ｌ？
：メモリのアトｌ／ス変４ｙＨ方式を４是伊することｌ
こある・ （４）発明の構１ｊＶ 上古ｉコ目的全達成するたｄ脣こ、本発明は、時分割交
換方式ｌこおＩ＋する通話路メモリσ）プータエリア障
害が発生した場合に、障害を牛ｔ：’、１＝データエリ
アに従ヌー収容されていたｉ−夕全通話跡メモリの１備
データ：「リア（通常はアクセスされないエリア）を使
用することζこより回１礫ケ維持するようζこしたもの
であり、制御メモリー（又はカウンター）より通話路メ
モリＳＩ’ＭアドレスとＬ ”Ｃｉ’２＜ ラ才してぐ
る前出し〆書込みアドレスが上述したよ゛）なＩ冷害テ
ータエＩＪ−ｆτアクセスする刷合には、での”アドレ
ス耐変更し、指定する予備エリアのアト’ Ｌ−スｔこ
変換し、予１＠：〔リアをアクセスするために、・出品
路メモリＳ ｌ’ Ｍリアトレスの久方前ｌこアドレス
笈Ｊｉ、４．川メモリーケ設け、制（３）１メモリＣＭ
（父はカウンター）より、必らノする通６を路メモリＳ
ＰへＩＴの、１）１出し〆書、うみアドレスデータに
その変換用メモリーのアドレスとしご用い、テータ紗を
通話路メモリＳＰＭへの読出１〆」込みアドレスと１７
で使用する。コリｆＪｆｉ／Ｈメモリーを使用すれシフ
゛、アクセスされるアドレスにそのアドレスを示すブー
タを収容するご、とて通′、・δは１ｌｉｌ制御、メモ
リＣＭ（又はカウンター）よりシくら；ｎ”Ｃ＜るデー
タ（Ｌ、−そのま１通話路メモリＳ Ｐへ・１の読出し
メツ１込みアドレスとして使用するのと同＋４＋ご４”
会。通話路メモ！Ｊ Ｓ Ｐ Ｍの特定のデータエリア
に障害が発生した場合、変換用メモリーの対応する部分
のデータを予備の通話路、メモリＳＰＭのアト１／スを
示すデータに変換しておくことにより、ｊｉｌｔ ｆｉ
ｌｌｌメモリＣＭ（父（Ｊカウンター）より障害エリア
をアクセスするアドレスが発生した場合、変換用メモ’
Ｉ ｆ’）小過した時点でそのアドレスは予備の通話
路メモリ５ＰＩＶＩアクセスするアドレスζこ変換され
、回想は維持される。
１話路メモリドｌこ予備エリアを設（ハ）、従来使用さ
れＣいるデータエリアがｙ・用不ｆｉｌｌ（ｌこなった
川、合ｔこｉ′ｉｉｔ記予（ｉ＋ｉＪエリアにテータ収
容ケ切り換え、回ｆＱｋ維持するようにした通話’ｌ？
：メモリのアトｌ／ス変４ｙＨ方式を４是伊することｌ
こある・ （４）発明の構１ｊＶ 上古ｉコ目的全達成するたｄ脣こ、本発明は、時分割交
換方式ｌこおＩ＋する通話路メモリσ）プータエリア障
害が発生した場合に、障害を牛ｔ：’、１＝データエリ
アに従ヌー収容されていたｉ−夕全通話跡メモリの１備
データ：「リア（通常はアクセスされないエリア）を使
用することζこより回１礫ケ維持するようζこしたもの
であり、制御メモリー（又はカウンター）より通話路メ
モリＳＩ’ＭアドレスとＬ ”Ｃｉ’２＜ ラ才してぐ
る前出し〆書込みアドレスが上述したよ゛）なＩ冷害テ
ータエＩＪ−ｆτアクセスする刷合には、での”アドレ
ス耐変更し、指定する予備エリアのアト’ Ｌ−スｔこ
変換し、予１＠：〔リアをアクセスするために、・出品
路メモリＳ ｌ’ Ｍリアトレスの久方前ｌこアドレス
笈Ｊｉ、４．川メモリーケ設け、制（３）１メモリＣＭ
（父はカウンター）より、必らノする通６を路メモリＳ
ＰへＩＴの、１）１出し〆書、うみアドレスデータに
その変換用メモリーのアドレスとしご用い、テータ紗を
通話路メモリＳＰＭへの読出１〆」込みアドレスと１７
で使用する。コリｆＪｆｉ／Ｈメモリーを使用すれシフ
゛、アクセスされるアドレスにそのアドレスを示すブー
タを収容するご、とて通′、・δは１ｌｉｌ制御、メモ
リＣＭ（又はカウンター）よりシくら；ｎ”Ｃ＜るデー
タ（Ｌ、−そのま１通話路メモリＳ Ｐへ・１の読出し
メツ１込みアドレスとして使用するのと同＋４＋ご４”
会。通話路メモ！Ｊ Ｓ Ｐ Ｍの特定のデータエリア
に障害が発生した場合、変換用メモリーの対応する部分
のデータを予備の通話路、メモリＳＰＭのアト１／スを
示すデータに変換しておくことにより、ｊｉｌｔ ｆｉ
ｌｌｌメモリＣＭ（父（Ｊカウンター）より障害エリア
をアクセスするアドレスが発生した場合、変換用メモ’
Ｉ ｆ’）小過した時点でそのアドレスは予備の通話
路メモリ５ＰＩＶＩアクセスするアドレスζこ変換され
、回想は維持される。
（５）発明の実施例
以下不発明全７＜ ）Ｋｔｊ Ｉｇ］Ｉにより詳、ｊｆ
ｌｌ ｌこ説明する。
ｌｌ ｌこ説明する。
第５図は本発明のｊ！！詰路メ王りのアドレス変換方式
全示す摺成図である。第５図にひいて、多重装置、多重
化号離共１４等は省１略し、第２図と同じで１号は同惜
成のものを示し、第２１シ１と比して異なる点（ず、第
１１こ通話路メモリＳＰＭにおいて通常はアクセスされ
ない予備エリアＥＳＩ）Ｍ−を設けたこと。第２１こ制
御メモリＣＭ（又はカウンター）からの通話路メモｌ）
Ｓ １３Ｍへの訪１出し〆石込みアドレス（Ａ Ｉ）
Ｓ ＥＬの出力）とアドレス）３ ＪｉＱするアドレ
スＴ′換メモリーＥＸＭ全設け、アドレス変換メモリＥ
ＸＭのデータ出力會新たに通話路メモ！ＪＳＰＭの読出
し〆書込みアドレスとして使用するようにした点である
。アドレス！換メモＩＪＥＸＭは臀込み、胱出し可能な
メモＩＪ ＲＡ Ｍ （テータ斂は通話路メモリＳＰＭ
Ｉこ収容される全タイムスロッＨａに等しい）で構成さ
れ、システムの立上り時には初ル」静定としてアドレス
変換メモリＥＸＭへのテータ宵き込みを行なう。書き込
みデータはそのデータエリアに対応するアドレスを暫き
込む。これによりあるアドレス孕与えら庇た時、アドレ
ス笑換メモリＥＸＭからの読み出しデータは与えられた
アドレスと同じものが出力される。よってこの場合見か
け上アドレス変換メモリＥＸＭは存在しないものと見な
セる。
全示す摺成図である。第５図にひいて、多重装置、多重
化号離共１４等は省１略し、第２図と同じで１号は同惜
成のものを示し、第２１シ１と比して異なる点（ず、第
１１こ通話路メモリＳＰＭにおいて通常はアクセスされ
ない予備エリアＥＳＩ）Ｍ−を設けたこと。第２１こ制
御メモリＣＭ（又はカウンター）からの通話路メモｌ）
Ｓ １３Ｍへの訪１出し〆石込みアドレス（Ａ Ｉ）
Ｓ ＥＬの出力）とアドレス）３ ＪｉＱするアドレ
スＴ′換メモリーＥＸＭ全設け、アドレス変換メモリＥ
ＸＭのデータ出力會新たに通話路メモ！ＪＳＰＭの読出
し〆書込みアドレスとして使用するようにした点である
。アドレス！換メモＩＪＥＸＭは臀込み、胱出し可能な
メモＩＪ ＲＡ Ｍ （テータ斂は通話路メモリＳＰＭ
Ｉこ収容される全タイムスロッＨａに等しい）で構成さ
れ、システムの立上り時には初ル」静定としてアドレス
変換メモリＥＸＭへのテータ宵き込みを行なう。書き込
みデータはそのデータエリアに対応するアドレスを暫き
込む。これによりあるアドレス孕与えら庇た時、アドレ
ス笑換メモリＥＸＭからの読み出しデータは与えられた
アドレスと同じものが出力される。よってこの場合見か
け上アドレス変換メモリＥＸＭは存在しないものと見な
セる。
第５図（こおいて、セレクターＡＤＳＥＬの出方は通η
■側全選択する。即ち制御メモＩＪ ＣＭ （又はＣＮ
Ｔ ）からの通話路メモリ読出しく又は書込み）アドレ
スを送出している。
■側全選択する。即ち制御メモＩＪ ＣＭ （又はＣＮ
Ｔ ）からの通話路メモリ読出しく又は書込み）アドレ
スを送出している。
このアドレスセレクタＡＤＳＥＬの出カバアドレス変換
メモリＥＸＭのアドレス側に久方しておリ、ゴドレス膏
換メモリＥＸＭは通常読出し佃ｊとなっており、初期設
定されたときのデータを出力Ｅ２通通話路メモリＰＭの
Ｖ出し〆１込み下ドレスとなる。従って通常は本発明の
構成を用いても動作的には第２ Ｄ／ｌのものと同じで
ある。
メモリＥＸＭのアドレス側に久方しておリ、ゴドレス膏
換メモリＥＸＭは通常読出し佃ｊとなっており、初期設
定されたときのデータを出力Ｅ２通通話路メモリＰＭの
Ｖ出し〆１込み下ドレスとなる。従って通常は本発明の
構成を用いても動作的には第２ Ｄ／ｌのものと同じで
ある。
多重装置Ｍ ｉ） Ｘにより多重化さ才またＰＣＭデー
タ（−τカウンタＣＮ ’ｒ’ （又は制御メモリ）Ｉ
こより与えら１１るＩ出言占路メモリＳＩ）Ｍの臀込み
アドレスにより、第３［・×口こ示すようｌこ第４図の
メモリ配列に従一つでアドレス０〜１〕１ηの領斌にシ
ーケルシャルに書き込ま才するとＮ時にｇ＋御メモリＣ
Ｍより力えられるう１１）ν、路メモリＳ Ｉ） Ｍの
読ｌＩ４１シアドレスによってランダ１．ｆ・こ訛、出
される。
タ（−τカウンタＣＮ ’ｒ’ （又は制御メモリ）Ｉ
こより与えら１１るＩ出言占路メモリＳＩ）Ｍの臀込み
アドレスにより、第３［・×口こ示すようｌこ第４図の
メモリ配列に従一つでアドレス０〜１〕１ηの領斌にシ
ーケルシャルに書き込ま才するとＮ時にｇ＋御メモリＣ
Ｍより力えられるう１１）ν、路メモリＳ Ｉ） Ｍの
読ｌＩ４１シアドレスによってランダ１．ｆ・こ訛、出
される。
ここで炉１話路メモリ５１３Ｈのアドレス０〜ｎｍのデ
ータエリア内で【Ｖ用不能なテークエリアが発生し、Ｃ
Ｉ）Ｕがｐ、ｙ７識］７た場合、ＣＴ’ Ｕ ｉすその
テークエリアの丁１−レスケ認識し、セレクタＡＤＳＥ
Ｌを■としてアドレス変更メモリＪ’；ＸＭの同じアド
レスのデータｌこ予備通話路メモリＥＳ Ｐ １１１１
のアドレス街壱を込む。−・・テしてセレクタＡＤＳＥ
Ｌを■に戻し、通′帛の制御に戻す。
ータエリア内で【Ｖ用不能なテークエリアが発生し、Ｃ
Ｉ）Ｕがｐ、ｙ７識］７た場合、ＣＴ’ Ｕ ｉすその
テークエリアの丁１−レスケ認識し、セレクタＡＤＳＥ
Ｌを■としてアドレス変更メモリＪ’；ＸＭの同じアド
レスのデータｌこ予備通話路メモリＥＳ Ｐ １１１１
のアドレス街壱を込む。−・・テしてセレクタＡＤＳＥ
Ｌを■に戻し、通′帛の制御に戻す。
これにより、障害のあった通話路メモリＳＰＭのテーク
エリアｌこ書き込ｔ′ｔ″Ｌ、且つそのエリアより読み
出さ１するはずであった通話路メモリＳＰＭのアドレス
はアドレス変換メモリＥＸＭ’に通溝した後では予備通
話路メモｌＪＥｓＰＭ？ｒアクセスするアドレスをこ変
換さｎ、通話路メモリＳＰＭからの読出し〆書込みは障
害の発生したアドレスに関しては予備通話路メモ！ＪＥ
ＳＰｌ’ｔｌ１通して行なわれ回線通話全維持すること
ができる。
エリアｌこ書き込ｔ′ｔ″Ｌ、且つそのエリアより読み
出さ１するはずであった通話路メモリＳＰＭのアドレス
はアドレス変換メモリＥＸＭ’に通溝した後では予備通
話路メモｌＪＥｓＰＭ？ｒアクセスするアドレスをこ変
換さｎ、通話路メモリＳＰＭからの読出し〆書込みは障
害の発生したアドレスに関しては予備通話路メモ！ＪＥ
ＳＰｌ’ｔｌ１通して行なわれ回線通話全維持すること
ができる。
本痒明によれば、カウンタＣＮＴと制御メモリＣＭは第
２図の従来例と同じ構成でよく、障害エリア発生により
制御メモリＣＭ又はカウンタＣＮＴの設定値を変更する
必要はない。即ち障害の発生した通話路メモリＳＰ’Ｍ
のアドレスと同じアトに隻き僕λれげよいのである。
２図の従来例と同じ構成でよく、障害エリア発生により
制御メモリＣＭ又はカウンタＣＮＴの設定値を変更する
必要はない。即ち障害の発生した通話路メモリＳＰ’Ｍ
のアドレスと同じアトに隻き僕λれげよいのである。
障害が発生し凶い限り、アドレス変換メモリＥＸＭの内
容は初期設定で与えた一！ま、即ち対応するアドレス全
テークとして１１５７容しＣいるままで、第２図の従来
例と何ら変わるところはない。
容は初期設定で与えた一！ま、即ち対応するアドレス全
テークとして１１５７容しＣいるままで、第２図の従来
例と何ら変わるところはない。
以上、本発明を実施すと）ことにより、通話路メモリＳ
ＰＭのテークエリアに障害が発生しても予備通話路メモ
リＥ Ｓ Ｐ Ｍ ケ使用することにまって回ｆｆｊ’
に維持することができる。
ＰＭのテークエリアに障害が発生しても予備通話路メモ
リＥ Ｓ Ｐ Ｍ ケ使用することにまって回ｆｆｊ’
に維持することができる。
（６）発明の効果
本発明によれは、通話路メモリーのデータ障害に対して
新しく設置したアドレス７４？’用メモリーを使用し、
］［Ｉｉ話路メモリＳＰＭへの１シテ出し〆書込みアド
レス′に変換し、従来障害のあったエリア（こ収容され
るべきデータを予備エリアに収容換えすることによって
回？ｆｆＡｋ維持することができるようｔこしたもので
あり、従来の制御メモ’ＪＣＭの内容等に何ら特別な変
更を加えることなくｄ話路メモリ障害等に対し交換制御
は極めて有効となる。
新しく設置したアドレス７４？’用メモリーを使用し、
］［Ｉｉ話路メモリＳＰＭへの１シテ出し〆書込みアド
レス′に変換し、従来障害のあったエリア（こ収容され
るべきデータを予備エリアに収容換えすることによって
回？ｆｆＡｋ維持することができるようｔこしたもので
あり、従来の制御メモ’ＪＣＭの内容等に何ら特別な変
更を加えることなくｄ話路メモリ障害等に対し交換制御
は極めて有効となる。
【図面の簡単な説明】
第１図は時分割方式の概略借成図、第２図は従来方式の
構成図、第３図は時分割多重テークの流ｎヶ示す図、第
４図は通話路メモリの構成ＮＳ第５図は本発明のｉｉ＆
成図Ｔある。 Ｓ Ｊ） Ｍ ：通話路メモリ、Ｅ Ｓ 、１）Ｍ
予イ１ｉｉｉ；ｉｎ、 ｉｉ１！ｒ ｊ’各メモリ、Ｅ
ＸＭニアドレス変換用メモｉ）、ＡＤＳＥＬニアドレス
セレクタ、ＣＭ：開開１メモリ。 イｅＪｆｆＡ Ｊ□ユＪ−： ｔＡ ｒｉ’ｉｌ ’
Ｊ：。ン、−。 （、−・１″１
構成図、第３図は時分割多重テークの流ｎヶ示す図、第
４図は通話路メモリの構成ＮＳ第５図は本発明のｉｉ＆
成図Ｔある。 Ｓ Ｊ） Ｍ ：通話路メモリ、Ｅ Ｓ 、１）Ｍ
予イ１ｉｉｉ；ｉｎ、 ｉｉ１！ｒ ｊ’各メモリ、Ｅ
ＸＭニアドレス変換用メモｉ）、ＡＤＳＥＬニアドレス
セレクタ、ＣＭ：開開１メモリ。 イｅＪｆｆＡ Ｊ□ユＪ−： ｔＡ ｒｉ’ｉｌ ’
Ｊ：。ン、−。 （、−・１″１
Claims (1)
- 時分割多重されたＰＣＭデータを蓄積する通話路メモリ
と０１１記通話路メモリの胱出し、占込みを制御し回線
交換を行なう制御メモリとを備える時分割５！１′換機
において、前記ｐｉｎ胛メ＝ｒ−リからの出力テークを
アドレスとして入力するアドレス変換メモリを設け、該
アドレス変換メモリからの出力を前記通話路メモリのア
ドレスとし、該アドレス変換メモリの内容を制御装置よ
り書替え可能としたこと全特徴とする通話路メモリのア
ドレス変換方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15493582A JPS5944192A (ja) | 1982-09-06 | 1982-09-06 | 通話路メモリのアドレス変換方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15493582A JPS5944192A (ja) | 1982-09-06 | 1982-09-06 | 通話路メモリのアドレス変換方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5944192A true JPS5944192A (ja) | 1984-03-12 |
| JPH0129353B2 JPH0129353B2 (ja) | 1989-06-09 |
Family
ID=15595149
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15493582A Granted JPS5944192A (ja) | 1982-09-06 | 1982-09-06 | 通話路メモリのアドレス変換方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5944192A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63132598A (ja) * | 1986-11-25 | 1988-06-04 | Hitachi Ltd | 時間スイッチメモリ救済方法 |
| JPH0430973A (ja) * | 1990-05-28 | 1992-02-03 | Matsushita Electric Works Ltd | 回転工具 |
| JPH04372372A (ja) * | 1991-06-15 | 1992-12-25 | Matsushita Electric Works Ltd | 回転工具のロック装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56109091A (en) * | 1980-02-01 | 1981-08-29 | Nec Corp | Time slot replacing system |
| JPS57127395A (en) * | 1981-01-29 | 1982-08-07 | Taiko Denki Seisakusho:Kk | Channel memory switching system |
-
1982
- 1982-09-06 JP JP15493582A patent/JPS5944192A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56109091A (en) * | 1980-02-01 | 1981-08-29 | Nec Corp | Time slot replacing system |
| JPS57127395A (en) * | 1981-01-29 | 1982-08-07 | Taiko Denki Seisakusho:Kk | Channel memory switching system |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63132598A (ja) * | 1986-11-25 | 1988-06-04 | Hitachi Ltd | 時間スイッチメモリ救済方法 |
| JPH0430973A (ja) * | 1990-05-28 | 1992-02-03 | Matsushita Electric Works Ltd | 回転工具 |
| JPH04372372A (ja) * | 1991-06-15 | 1992-12-25 | Matsushita Electric Works Ltd | 回転工具のロック装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0129353B2 (ja) | 1989-06-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3668644A (en) | Failsafe memory system | |
| JPS58501799A (ja) | 電話交換制御装置 | |
| JPS62237849A (ja) | 自動通信スイツチ装置 | |
| US4497054A (en) | One-for-N redundancy in a digital switch matrix | |
| JPS62101195A (ja) | 交換機 | |
| US4903259A (en) | Time-division multiplex switching network | |
| JPS5944192A (ja) | 通話路メモリのアドレス変換方式 | |
| JP2728066B2 (ja) | ユニット切替装置 | |
| JPH02290350A (ja) | 切替え用スイッチとスイッチングサービスの中断を最少にする方法 | |
| JPH08102749A (ja) | Ａｔｍスイッチ及びａｔｍスイッチによるパス張り替え方法 | |
| JPH10262272A (ja) | 時分割多重化通信媒体の簡単なインターフェース | |
| JP3103298B2 (ja) | Ａｔｍスイッチのアドレス生成回路 | |
| JP3875490B2 (ja) | 遠隔通信スイッチノードのためのリソースインタフェイスユニット | |
| JP2953438B2 (ja) | ハイウェイスイッチ制御方式および方法 | |
| US6208641B1 (en) | Switch with one-bit resolution | |
| JP2001217844A (ja) | 交換機の冗長構成制御装置 | |
| JP3455474B2 (ja) | ディジタル交換装置およびその装置のデータ交換方法 | |
| JPS58153489A (ja) | 時分割交換方式における通話路メモリのアドレス変換方式 | |
| JP2609811B2 (ja) | 小型パケット多重化装置の装置バックアップ方式 | |
| JPH04222138A (ja) | 切替方法 | |
| JPH0244845A (ja) | 障害切替方式 | |
| JPH06339189A (ja) | 時分割多重化装置ネットワークにおけるパス迂回方式 | |
| WO2000018145A1 (en) | Hitless software activation/switchover through usage of class interface towards target hardware | |
| JPS6219120B2 (ja) | ||
| JP3533186B2 (ja) | 制御メモリのデータ転送装置及び転送方法 |