JPS594082A - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JPS594082A JPS594082A JP57113138A JP11313882A JPS594082A JP S594082 A JPS594082 A JP S594082A JP 57113138 A JP57113138 A JP 57113138A JP 11313882 A JP11313882 A JP 11313882A JP S594082 A JPS594082 A JP S594082A
- Authority
- JP
- Japan
- Prior art keywords
- diffused layer
- integrated circuit
- semiconductor integrated
- gate
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 38
- 239000000758 substrate Substances 0.000 claims abstract description 8
- 238000009792 diffusion process Methods 0.000 claims description 28
- 239000012535 impurity Substances 0.000 claims description 3
- 230000037431 insertion Effects 0.000 claims 1
- 238000003780 insertion Methods 0.000 claims 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 8
- 230000005611 electricity Effects 0.000 abstract description 8
- 230000003068 static effect Effects 0.000 abstract description 8
- 230000005684 electric field Effects 0.000 abstract description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 4
- 235000012239 silicon dioxide Nutrition 0.000 abstract description 4
- 239000000377 silicon dioxide Substances 0.000 abstract description 4
- 230000015556 catabolic process Effects 0.000 abstract description 3
- 238000000034 method Methods 0.000 abstract description 2
- 150000002500 ions Chemical class 0.000 abstract 2
- 229910052681 coesite Inorganic materials 0.000 abstract 1
- 229910052906 cristobalite Inorganic materials 0.000 abstract 1
- 229910052682 stishovite Inorganic materials 0.000 abstract 1
- 229910052905 tridymite Inorganic materials 0.000 abstract 1
- 229910052751 metal Inorganic materials 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 230000006378 damage Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000002238 attenuated effect Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0288—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using passive elements as protective elements, e.g. resistors, capacitors, inductors, spark-gaps
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Amplifiers (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Protection Of Static Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（１）発明の技術分野
本発明は半導体集積回路にかかり、特に静電耐量を増加
させた半導体集積回路に関する。
させた半導体集積回路に関する。
（２）技術の背景
近時、半導体集積回路は高集積化され、その面積及び厚
みもますます小型化されつつある。このためにトランジ
スタや抵抗器が形成される部分が浅くなり、静電気によ
って素子破壊を生ずる問題があり、静電耐量の大きい半
導体集積回路が要望されていた。
みもますます小型化されつつある。このためにトランジ
スタや抵抗器が形成される部分が浅くなり、静電気によ
って素子破壊を生ずる問題があり、静電耐量の大きい半
導体集積回路が要望されていた。
（３）従来技術と問題点
第１図は従来の抵抗器とトランジスタを組合せた回路図
を示すものでパッド等の入力端より信号が与えられるが
同時に静電気等の高電圧が加わる。
を示すものでパッド等の入力端より信号が与えられるが
同時に静電気等の高電圧が加わる。
パッド１には抵抗器Ｒが接続され例えばＭＯ３型トラン
ジスタＴｒのゲートＧに抵抗器Ｒの他端が接続されてい
るものとする。このような半導体集積装置の平面図は例
えば第１図（ｂ）の如く構成されパッド１より金属配線
２を通してシリコン基板等に拡散された抵抗器Ｒを介し
てアルミニウム等の金属配線３が接続されＭＯ３型トラ
ンジスタＴｒのゲート電極に接している。
ジスタＴｒのゲートＧに抵抗器Ｒの他端が接続されてい
るものとする。このような半導体集積装置の平面図は例
えば第１図（ｂ）の如く構成されパッド１より金属配線
２を通してシリコン基板等に拡散された抵抗器Ｒを介し
てアルミニウム等の金属配線３が接続されＭＯ３型トラ
ンジスタＴｒのゲート電極に接している。
上記ＭＯ３型トランジスタＴｒの側断面図は第１図（Ｃ
）の６口く構成され、例えばＰ型シリコン基板４上に二
酸化シリコン膜５を設け、ゲート酸化膜８及びポリシリ
コンゲート電極９を形成し、Ｎ型ドーパント６．７がイ
オン注入され、ソース７及びドレイン６領域が形成され
、ＰＳＧ絶Ｉ！膜を介して金属電極１０．１１．２０が
形成されている。
）の６口く構成され、例えばＰ型シリコン基板４上に二
酸化シリコン膜５を設け、ゲート酸化膜８及びポリシリ
コンゲート電極９を形成し、Ｎ型ドーパント６．７がイ
オン注入され、ソース７及びドレイン６領域が形成され
、ＰＳＧ絶Ｉ！膜を介して金属電極１０．１１．２０が
形成されている。
なお、酸化膜２１はＰＳＧ中のリンが高温熱処理により
拡散されるのを防ぐために設けられている。
拡散されるのを防ぐために設けられている。
コノヨうな半導体集積回路ではパッド１に高い入力電圧
が与えられたり静電気により高電圧が印加されたりする
とＭＯ３型トランジスタＴｒのゲートＧが破壊される。
が与えられたり静電気により高電圧が印加されたりする
とＭＯ３型トランジスタＴｒのゲートＧが破壊される。
そこでパッド１とＭＯＳ型トランジスタの間に抵抗器Ｒ
を入れたり、拡散容量Ｃを大きくするようにしてＣＲの
時定数を大きくするようになして静電耐量を向上させて
いる。
を入れたり、拡散容量Ｃを大きくするようにしてＣＲの
時定数を大きくするようになして静電耐量を向上させて
いる。
また、他の方法としては第１図ｆｂ）に示す拡散用の抵
抗器Ｒの角部１２を落し、電界集中が起きないようにし
たりしている。このような条件はＭＯ３型トランジスタ
ＴｒのＮ型ドーパント拡散ｒｆｉ６． ７ （デプレ
ッション型ＭＯＳトランジスタではゲートチャンネル拡
散層等）でも起きる問題で、特に最近は半導体集積回路
の集積度を上げて拡散層６．７が薄くなっているために
角部１３で電界集中が発生する。このためにＭＯＳ型ト
ランジスタのゲートＧ等が静電気により破壊される欠点
があった。
抗器Ｒの角部１２を落し、電界集中が起きないようにし
たりしている。このような条件はＭＯ３型トランジスタ
ＴｒのＮ型ドーパント拡散ｒｆｉ６． ７ （デプレ
ッション型ＭＯＳトランジスタではゲートチャンネル拡
散層等）でも起きる問題で、特に最近は半導体集積回路
の集積度を上げて拡散層６．７が薄くなっているために
角部１３で電界集中が発生する。このためにＭＯＳ型ト
ランジスタのゲートＧ等が静電気により破壊される欠点
があった。
（４）発明の目的
本発明は叙述の欠点を除去するためにＭＯＳ型トランジ
スタの拡散層を浅くしてしても充分な静電耐量の得られ
る半導体集積回路を提供することを目的とするものであ
る。
スタの拡散層を浅くしてしても充分な静電耐量の得られ
る半導体集積回路を提供することを目的とするものであ
る。
（５）発明の構成
上記目的は本発明によれば、半導体基板上に半導体素子
と入出力パッド等の端子を形成し、上記端子と半導体素
子間を接続させてなる半導体集積回路において、上記端
子と半導体素子間に挿入接続されて形成される不純物拡
散領域を該半導体素子の拡散領域より深く形成したこと
を特徴とする半導体集積回路を提供することにある。
と入出力パッド等の端子を形成し、上記端子と半導体素
子間を接続させてなる半導体集積回路において、上記端
子と半導体素子間に挿入接続されて形成される不純物拡
散領域を該半導体素子の拡散領域より深く形成したこと
を特徴とする半導体集積回路を提供することにある。
（６）発明の実施例
以下、本発明を図面について説明する。
第２図は本発明の一実施例を示す半導体集積回路で第１
図（ｂ）のＡ−Ａ断面矢視図であり一つの半導体基板４
、例えばシリコン基板上に二酸化シリコン膜５を形成し
、ゲート酸化膜８及びポリシリコンゲートを形成し半導
体素子のソース及びドレインの拡散層７，６と抵抗器Ｒ
の拡散Ｊｌｉｉ １” ５ ａを得るためヒ素を０．４
μｍの深さにイオン注入する。
図（ｂ）のＡ−Ａ断面矢視図であり一つの半導体基板４
、例えばシリコン基板上に二酸化シリコン膜５を形成し
、ゲート酸化膜８及びポリシリコンゲートを形成し半導
体素子のソース及びドレインの拡散層７，６と抵抗器Ｒ
の拡散Ｊｌｉｉ １” ５ ａを得るためヒ素を０．４
μｍの深さにイオン注入する。
次に別マスクを介して抵抗器Ｒ用の拡散１ｉｆ１５をリ
ンによって例えば０．６〜０．８μｍの深さにイオン注
入する。
ンによって例えば０．６〜０．８μｍの深さにイオン注
入する。
さらにＰＳＧ等の絶縁層１４を形成し、電極コンタクト
用窓を設はパッド１と抵抗器Ｒ間をＡ文等の金属配線２
で接続しＭＯ３型トランジスタＴｒのゲートＧの電極９
と抵抗器Ｒ間をＡ文の金属配線３で接続する。
用窓を設はパッド１と抵抗器Ｒ間をＡ文等の金属配線２
で接続しＭＯ３型トランジスタＴｒのゲートＧの電極９
と抵抗器Ｒ間をＡ文の金属配線３で接続する。
上記構成の半導体集積回路によれば、抵抗器Ｒ用の拡散
層１５は充分に深く形成されているために角部１３が形
成されず曲率１６の大きい拡散層が得られるので静電気
等の影響で電界集中が発生せず、接合容量Ｃも増大する
ためにパッド１に与えられた過大電圧または静電気によ
る高電圧性パルスは抵抗器Ｒで充分に減衰して、この部
分で拡散Ｆｆｆ１５の破壊を生ぜず、従来のようにＣＲ
の積を大きくしなくても（ＣＲは小）接合容量Ｃのみを
増加させれば１００Ｖ以上の静電耐量の改善が得られ°
ることを確認した。このためＭＯＳ型トランジスタには
高電圧が加わらずにゲートの破壊も防止し得る。
層１５は充分に深く形成されているために角部１３が形
成されず曲率１６の大きい拡散層が得られるので静電気
等の影響で電界集中が発生せず、接合容量Ｃも増大する
ためにパッド１に与えられた過大電圧または静電気によ
る高電圧性パルスは抵抗器Ｒで充分に減衰して、この部
分で拡散Ｆｆｆ１５の破壊を生ぜず、従来のようにＣＲ
の積を大きくしなくても（ＣＲは小）接合容量Ｃのみを
増加させれば１００Ｖ以上の静電耐量の改善が得られ°
ることを確認した。このためＭＯＳ型トランジスタには
高電圧が加わらずにゲートの破壊も防止し得る。
上記実施例ではトランジスタＴ ｒ （！：ｗ＆抗器Ｒ
のヒ素拡散層を先に形成し、抵抗器Ｒのリン拡散層１５
を形成したがこの順序はどちらが先でも問題はない。
のヒ素拡散層を先に形成し、抵抗器Ｒのリン拡散層１５
を形成したがこの順序はどちらが先でも問題はない。
第２図は本発明をトランジスタ等の半導体素子の入力端
について考慮したが、第３図に示すように半導体素子の
出力端用のパッドと半導体素子のドレインまたはソース
等の拡散層間に深い不純物拡散領域を形成するようにし
てもよい。
について考慮したが、第３図に示すように半導体素子の
出力端用のパッドと半導体素子のドレインまたはソース
等の拡散層間に深い不純物拡散領域を形成するようにし
てもよい。
すなわち、第３図においては、ゲートＧとソースＳ、ド
レインＤの拡散層を有するＭＯＳトランジスタＴｒのド
レインＤからＡ又の金属配線１８を介して拡散層の深い
抵抗器Ｒに接続して金属配線１９により出力端用のパッ
ド１７と抵抗器Ｒ間を接続したもので、かくすれば出力
端用のパッド１７よりのパルス性ノイズ等がＭＯＳ）ラ
ンジスタＴｒの拡散層に加わっても電界集中等で破壊さ
れるのを防止することができる。
レインＤの拡散層を有するＭＯＳトランジスタＴｒのド
レインＤからＡ又の金属配線１８を介して拡散層の深い
抵抗器Ｒに接続して金属配線１９により出力端用のパッ
ド１７と抵抗器Ｒ間を接続したもので、かくすれば出力
端用のパッド１７よりのパルス性ノイズ等がＭＯＳ）ラ
ンジスタＴｒの拡散層に加わっても電界集中等で破壊さ
れるのを防止することができる。
（７）発明の効果
本発明は上述の如く構成させたもので、静電耐量を向上
させ、トランジスタの破壊を防止すると共に電界集中の
生じない半導体集積回路を提供し得る効果がある。
させ、トランジスタの破壊を防止すると共に電界集中の
生じない半導体集積回路を提供し得る効果がある。
第１図（８）は従来の半導体集積回路、第１図（ｂ）は
第１図（ａ）の回路図の平面図、第１図（Ｃ１は第１図
（ｂｌに示す半導体素子部分の側断面図、第２図は本発
明の半導体集積回路の第１図（ｂｌのＡ−Ａ断面矢視図
、第３図は本発明の他の実施例を示す半導体集積回路の
平面図である。 ■・・・入カパソド、 ２，３，１０，１１゜２０・・
・金属配線、 ４・・・シリコン基板、５．８．２１・
・・二酸化シリコン膜、 ６．７・・・ドレイン、ソー
スの拡散層、 ９・・・ポリシリコンゲート電極、 １
５・・・抵抗器Ｒの拡散層、 １７・・・出力端バン
ド。 第 １図 （ｂノ
第１図（ａ）の回路図の平面図、第１図（Ｃ１は第１図
（ｂｌに示す半導体素子部分の側断面図、第２図は本発
明の半導体集積回路の第１図（ｂｌのＡ−Ａ断面矢視図
、第３図は本発明の他の実施例を示す半導体集積回路の
平面図である。 ■・・・入カパソド、 ２，３，１０，１１゜２０・・
・金属配線、 ４・・・シリコン基板、５．８．２１・
・・二酸化シリコン膜、 ６．７・・・ドレイン、ソー
スの拡散層、 ９・・・ポリシリコンゲート電極、 １
５・・・抵抗器Ｒの拡散層、 １７・・・出力端バン
ド。 第 １図 （ｂノ
Claims (1)
- 半導体基板上に半導体素子と入出力パッド等の端子を形
成し、上記端子と半導体素子間を接続させてなる半導体
集積回路において、上記端子と半導体素子間に挿入接続
されて形成される不純物拡散領域を該半導体素子の拡散
領域より深く形成したことを特徴とする半導体集積回路
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57113138A JPS594082A (ja) | 1982-06-30 | 1982-06-30 | 半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57113138A JPS594082A (ja) | 1982-06-30 | 1982-06-30 | 半導体集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS594082A true JPS594082A (ja) | 1984-01-10 |
Family
ID=14604518
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57113138A Pending JPS594082A (ja) | 1982-06-30 | 1982-06-30 | 半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS594082A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0448119A2 (en) * | 1990-03-22 | 1991-09-25 | Kabushiki Kaisha Toshiba | Input protection resistor used in input protection circuit |
| JPH1065109A (ja) * | 1996-04-19 | 1998-03-06 | Nippon Steel Corp | 入力保護回路、入力保護回路の製造方法、半導体装置及び半導体装置の製造方法 |
-
1982
- 1982-06-30 JP JP57113138A patent/JPS594082A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0448119A2 (en) * | 1990-03-22 | 1991-09-25 | Kabushiki Kaisha Toshiba | Input protection resistor used in input protection circuit |
| US5181092A (en) * | 1990-03-22 | 1993-01-19 | Kabushiki Kaisha Toshiba | Input protection resistor used in input protection circuit |
| JPH1065109A (ja) * | 1996-04-19 | 1998-03-06 | Nippon Steel Corp | 入力保護回路、入力保護回路の製造方法、半導体装置及び半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4950617A (en) | Method of manufacturing semiconductor device | |
| US4853340A (en) | Semiconductor device isolated by a pair of field oxide regions | |
| JPH0770685B2 (ja) | 相補形ｍｉｓ半導体集積回路 | |
| JP2676888B2 (ja) | 半導体装置 | |
| JPS594082A (ja) | 半導体集積回路 | |
| JPH0254959A (ja) | 半導体装置 | |
| JPH06132489A (ja) | Ｍｏｓ型トランジスタおよびこれを利用した集積回路、ならびにｍｏｓ型トランジスタの製造方法 | |
| JPH0235778A (ja) | 半導体装置 | |
| JPS627710B2 (ja) | ||
| JP2830630B2 (ja) | 半導体装置およびその製造方法 | |
| JP2676769B2 (ja) | 半導体装置 | |
| JPH05218317A (ja) | 半導体集積回路装置 | |
| JPH027557A (ja) | 半導体装置 | |
| JPH08153803A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPS61156830A (ja) | 半導体装置およびその製造方法 | |
| JPH03184372A (ja) | 半導体装置の製造方法 | |
| JPH05129425A (ja) | 半導体装置およびその製造方法 | |
| JPS61203679A (ja) | 高耐圧ｍｏｓトランジスタ | |
| JPH0547922A (ja) | 半導体装置 | |
| JPH1050933A (ja) | 入力保護回路 | |
| JPS6254959A (ja) | Ｍｉｓ型半導体装置の製造方法 | |
| JPH04179162A (ja) | 半導体装置の製造方法 | |
| JPS63102378A (ja) | 静電破壊防止用ダイオ−ド | |
| JPH0456280A (ja) | 半導体装置およびその製造方法 | |
| JPH01220863A (ja) | 半導体装置 |