JPH0235778A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0235778A JPH0235778A JP18604488A JP18604488A JPH0235778A JP H0235778 A JPH0235778 A JP H0235778A JP 18604488 A JP18604488 A JP 18604488A JP 18604488 A JP18604488 A JP 18604488A JP H0235778 A JPH0235778 A JP H0235778A
- Authority
- JP
- Japan
- Prior art keywords
- diffused layer
- stopper
- gate electrode
- diffusion layer
- drain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 13
- 230000002093 peripheral effect Effects 0.000 claims abstract description 10
- 239000000758 substrate Substances 0.000 claims abstract description 7
- 238000009792 diffusion process Methods 0.000 claims description 50
- 230000003068 static effect Effects 0.000 abstract description 9
- 150000002500 ions Chemical class 0.000 abstract description 5
- 230000002633 protecting effect Effects 0.000 abstract description 2
- 238000002513 implantation Methods 0.000 abstract 2
- 230000015572 biosynthetic process Effects 0.000 abstract 1
- 229910052796 boron Inorganic materials 0.000 abstract 1
- -1 boron ions Chemical class 0.000 abstract 1
- 239000002019 doping agent Substances 0.000 abstract 1
- 230000003647 oxidation Effects 0.000 abstract 1
- 238000007254 oxidation reaction Methods 0.000 abstract 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract 1
- 230000015556 catabolic process Effects 0.000 description 9
- 230000005611 electricity Effects 0.000 description 7
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 229910052785 arsenic Inorganic materials 0.000 description 3
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- 238000002955 isolation Methods 0.000 description 2
- 239000000969 carrier Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
Landscapes
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、半導体基板上に形成された、少なくともＭＯ
Ｓ型トランジスタを含んで構成される内部回路と、おな
じく、少なくともＭＯＳ型トランジスタを含んで構成さ
れる外部からの過大な静電気などのサージ入力に対して
内部回路を保護するための周辺回路の構造、特に周辺回
路のＭＯＳ型トランジスタ構造に関する。
Ｓ型トランジスタを含んで構成される内部回路と、おな
じく、少なくともＭＯＳ型トランジスタを含んで構成さ
れる外部からの過大な静電気などのサージ入力に対して
内部回路を保護するための周辺回路の構造、特に周辺回
路のＭＯＳ型トランジスタ構造に関する。
［発明の概要］
本発明は、周辺回路のＭＯＳ型トランジスタのドレイン
拡散層と接しているストッパ拡散層のうち、ゲート電極
と交差する部分のストッパ拡散層よりも、ゲート電極と
交差する以外の部分のストツバ拡散層のうち少なくとも
一部の濃度を濃くすることにより、静電気などの外部か
らのサージ入力に対する保護効果の増大を計る様にした
ものである。
拡散層と接しているストッパ拡散層のうち、ゲート電極
と交差する部分のストッパ拡散層よりも、ゲート電極と
交差する以外の部分のストツバ拡散層のうち少なくとも
一部の濃度を濃くすることにより、静電気などの外部か
らのサージ入力に対する保護効果の増大を計る様にした
ものである。
［従来の技術］
従来の静電気などの外部からのサージ入力に対する保護
としては、ポンディングパッド部と内部回路との間に、
拡散抵抗やＰＯＬＹ−３ｉ抵抗などの各種の抵抗や、ダ
イオード、トランジスタなどを組み合わせて保護回路を
構成し、保護していた。
としては、ポンディングパッド部と内部回路との間に、
拡散抵抗やＰＯＬＹ−３ｉ抵抗などの各種の抵抗や、ダ
イオード、トランジスタなどを組み合わせて保護回路を
構成し、保護していた。
［発明が解決しようとする課題］
近年、トランジスタの微細化が進んで来ておりトランジ
スタのＷＭとしても、ホットキャリア対策として、例え
ばドレイン拡散層がヒ素の高濃度拡散層とリンによる低
濃度拡散層により構成されたＬ ＤＤ （Ｌｉｇｈｔｌ
ｙ Ｄｏｐｅｄ Ｄｒａｉｎ ）構造や、ヒ素とリ
ンの拡散係数の違いを利用して低濃度領域を設ける２重
拡散（マ・構造が、２μｍ以下のトランジスタチャンネ
ル長から積極的に採用されて来ている。このようにトラ
ンジスタの微細化が進み、低濃度領域をもったドレイン
構造になってくると、（ぶんけん）チャンネル長の減少
とあいまって、トランジスタ自体のサージ入力に対する
破壊強度は著しく弱くなるため、従来の技術ではサージ
入力に対する保護効果が十分でなくなってくる。特にト
ランジスタのドレインが直接、ポンディングパッドに繋
がれるような出力端子についてはトランジスタ自体のサ
ージ耐量が、出力端子のサージ耐量となるため、トラン
ジスタの微細化によるトランジスタのサージ耐量の低下
の彰響を大きく受けてしまうという課題を有する。そこ
で本発明はこのような課題を解決するもので、その目的
とする所は、トランジスタを微細化しても十分な保護効
果をもった半導体装置を提供する所にある。
スタのＷＭとしても、ホットキャリア対策として、例え
ばドレイン拡散層がヒ素の高濃度拡散層とリンによる低
濃度拡散層により構成されたＬ ＤＤ （Ｌｉｇｈｔｌ
ｙ Ｄｏｐｅｄ Ｄｒａｉｎ ）構造や、ヒ素とリ
ンの拡散係数の違いを利用して低濃度領域を設ける２重
拡散（マ・構造が、２μｍ以下のトランジスタチャンネ
ル長から積極的に採用されて来ている。このようにトラ
ンジスタの微細化が進み、低濃度領域をもったドレイン
構造になってくると、（ぶんけん）チャンネル長の減少
とあいまって、トランジスタ自体のサージ入力に対する
破壊強度は著しく弱くなるため、従来の技術ではサージ
入力に対する保護効果が十分でなくなってくる。特にト
ランジスタのドレインが直接、ポンディングパッドに繋
がれるような出力端子についてはトランジスタ自体のサ
ージ耐量が、出力端子のサージ耐量となるため、トラン
ジスタの微細化によるトランジスタのサージ耐量の低下
の彰響を大きく受けてしまうという課題を有する。そこ
で本発明はこのような課題を解決するもので、その目的
とする所は、トランジスタを微細化しても十分な保護効
果をもった半導体装置を提供する所にある。
［課題を解決するための手段］
本発明の半導体装置は、周辺回路のＭＯ３型トランジス
タのドレイン拡散層と接しているストッパ拡散層のうち
、ゲート電極と交差する部分のストッパ拡散層よりも、
ゲート電極と交差する以外の部分のストッパ拡散層のう
ち少なく°とも一部の濃度を濃くすることを特徴とする
。
タのドレイン拡散層と接しているストッパ拡散層のうち
、ゲート電極と交差する部分のストッパ拡散層よりも、
ゲート電極と交差する以外の部分のストッパ拡散層のう
ち少なく°とも一部の濃度を濃くすることを特徴とする
。
［実施例］
第１図は、本発明の半導体装置の一実施例に於ける主要
断面図であり、第２図は、本発明の半導体装置の一実施
例に於ける主要平面図である。以下、第１図、第２図に
従い、本発明の半導体装置を説明する。
断面図であり、第２図は、本発明の半導体装置の一実施
例に於ける主要平面図である。以下、第１図、第２図に
従い、本発明の半導体装置を説明する。
ここでは、２重拡散ｉｖ［をもつＮチャンネルトランジ
スタについて説明する。
スタについて説明する。
、１１１１１はＰ型の３１基板であり、例えば、比抵抗
として１０Ω・αの基板を使う。１０２は素子分離用の
絶縁膜で有り、例えばＬＯＯＯＳ法などを用いて形成す
る。１０６は、寄生チャンネル防止用のストッパ拡散層
であり、例えばＬＯＯＯ３（’／１ 化前にボロンを５
に１３ｃｒｎ−２イオン注入することにより形成する。
として１０Ω・αの基板を使う。１０２は素子分離用の
絶縁膜で有り、例えばＬＯＯＯＳ法などを用いて形成す
る。１０６は、寄生チャンネル防止用のストッパ拡散層
であり、例えばＬＯＯＯ３（’／１ 化前にボロンを５
に１３ｃｒｎ−２イオン注入することにより形成する。
１０４はゲートｖ化膜であり、１０５はゲート電極とな
る、例えばポリＳ１である。１０６はドレイン拡散層を
構成するＮ型高濃度拡散層であり、例えばヒ素を５Ｅ１
５ｃｒｎ−２イオン注入することにより形成する。１０
８は同じく、ドレイン拡散層を構成するＮ型低濃度拡散
層であり、例えばリンをＩＦｉ１４ｃｙ＋＋−２イオン
注入することにより、形成する。１０７と１０９はソー
ス拡散層を形成するＮ型高濃度拡散層、及び低濃度拡散
層であり、１０６ 、１０８と同時に形成する。ここで
、ストッパ拡散層１０３とドレイン拡散層１０６ないし
、１０８は接している。
る、例えばポリＳ１である。１０６はドレイン拡散層を
構成するＮ型高濃度拡散層であり、例えばヒ素を５Ｅ１
５ｃｒｎ−２イオン注入することにより形成する。１０
８は同じく、ドレイン拡散層を構成するＮ型低濃度拡散
層であり、例えばリンをＩＦｉ１４ｃｙ＋＋−２イオン
注入することにより、形成する。１０７と１０９はソー
ス拡散層を形成するＮ型高濃度拡散層、及び低濃度拡散
層であり、１０６ 、１０８と同時に形成する。ここで
、ストッパ拡散層１０３とドレイン拡散層１０６ないし
、１０８は接している。
第２図において、２０１はゲート電極が形成される部分
のストッパ拡散層であり、本発明の趣旨により、ゲート
電極部以外のストン・（拡散層１０３よりも濃度は薄い
。
のストッパ拡散層であり、本発明の趣旨により、ゲート
電極部以外のストン・（拡散層１０３よりも濃度は薄い
。
さて、ＭｏＳトランジスタのドレイン耐圧を考えると、
ストッパ拡散層が同一濃度で形成されている場合は、耐
圧が一番低いのは、第２図に図示する、２０２（ゲート
電極とストッパ拡散層の交差部分）である。このような
トランジスタに静電気が加わると、静電気は耐圧が一番
低い所に集中して放電されるため、２０２の部分に集中
し、十分な静電気耐圧が得られない。実際にこの場合、
２００ｐＦ、ＱΩの条件では、静′心気耐圧は１５０ｖ
であった。本発明のＭＯｓトランジスタのように１０３
のゲート部以外のストッパ拡＠層の濃度を上げ（イオン
注入量として２Ｅ１４ｃｒｎ−２）、その部分の耐圧（
〜１０Ｖ）を２０２の耐圧（１５ｖ）より下げてやるこ
とにより、同じ（２００ｐＦ、０Ωの条件で、３００Ｖ
の＃電気耐圧が得られた。
ストッパ拡散層が同一濃度で形成されている場合は、耐
圧が一番低いのは、第２図に図示する、２０２（ゲート
電極とストッパ拡散層の交差部分）である。このような
トランジスタに静電気が加わると、静電気は耐圧が一番
低い所に集中して放電されるため、２０２の部分に集中
し、十分な静電気耐圧が得られない。実際にこの場合、
２００ｐＦ、ＱΩの条件では、静′心気耐圧は１５０ｖ
であった。本発明のＭＯｓトランジスタのように１０３
のゲート部以外のストッパ拡＠層の濃度を上げ（イオン
注入量として２Ｅ１４ｃｒｎ−２）、その部分の耐圧（
〜１０Ｖ）を２０２の耐圧（１５ｖ）より下げてやるこ
とにより、同じ（２００ｐＦ、０Ωの条件で、３００Ｖ
の＃電気耐圧が得られた。
第６図は本発明の第２実施例を示す平面図である。本発
明の趣旨はゲートとストッパ拡散層が交差する部分の耐
圧よりも、他の部分耐圧を下げることであるため、第６
図のようにゲート’ｒ＆極の端部は、１０３の本発明の
趣旨により設けたストッパ拡散層に乗りあげていても良
い。また、ソース側においては、ゲート電極の丁に５０
５のストッパ拡散層が形成されていても良い。
明の趣旨はゲートとストッパ拡散層が交差する部分の耐
圧よりも、他の部分耐圧を下げることであるため、第６
図のようにゲート’ｒ＆極の端部は、１０３の本発明の
趣旨により設けたストッパ拡散層に乗りあげていても良
い。また、ソース側においては、ゲート電極の丁に５０
５のストッパ拡散層が形成されていても良い。
第４図は本発明の第３実施例である。ゲート部のストッ
パ拡散層ばかりでなく、ドレイン拡散層の角部４０ｉに
ついてもストクτパ濃度を他の部分より下げである。こ
のようにすることにより、角部での耐圧の低下がなくな
り、より静電気耐圧の向上が望める。
パ拡散層ばかりでなく、ドレイン拡散層の角部４０ｉに
ついてもストクτパ濃度を他の部分より下げである。こ
のようにすることにより、角部での耐圧の低下がなくな
り、より静電気耐圧の向上が望める。
以上の説明においては、２重拡散構造をもつＮチャンネ
ルトランジスタについて説明したが、ＬＤＤＩ造や、単
一構造のドレイン拡散層や、Ｐチャンネルトランジスタ
にｐいても本発明が適用出来ることは言うまでもない。
ルトランジスタについて説明したが、ＬＤＤＩ造や、単
一構造のドレイン拡散層や、Ｐチャンネルトランジスタ
にｐいても本発明が適用出来ることは言うまでもない。
［発明の効果コ
以上述べてきた様に本発明の半導体装置によれば、周辺
回路のＭＯ３型トランジスタのドレイン拡１＆／θと接
しているストッパ拡散層のうち、ゲート電極と交差する
部分のストッパ拡散層よりも、ゲート電極と交差する以
外の部分のストッパ拡散層のうち少なくとも一部の濃度
を濃くすることにより、静電気などの外部からのサージ
入力に対する保護効果の増大を計れるという効果を有す
る。
回路のＭＯ３型トランジスタのドレイン拡１＆／θと接
しているストッパ拡散層のうち、ゲート電極と交差する
部分のストッパ拡散層よりも、ゲート電極と交差する以
外の部分のストッパ拡散層のうち少なくとも一部の濃度
を濃くすることにより、静電気などの外部からのサージ
入力に対する保護効果の増大を計れるという効果を有す
る。
第１図は本発明の一実施例を示す主要断面図。
第２図、第３図及び第４図は本発明の一実施例を示す主
要平面図。 １０１・・・・・・・・・Ｐ型Ｓ１基板１０２・・・・
・・・・・素子分離膜 １０３．２０１，３０２，５０１，４０１・・・・・・
・・・・・・・・ストッパ拡散層 １０４・・・・・・・・・ゲート飯化膜１０５．５０
′５・・・・・・ゲート電極１０６．１０７・・・・
・・高濃度拡散層１ ［１３、１０９・・・・・・低濃
度拡散層２０２・・・・・・・・・ゲート電極とストツ
バ拡散層）交差部分 鵠 １圀 箋２巴
要平面図。 １０１・・・・・・・・・Ｐ型Ｓ１基板１０２・・・・
・・・・・素子分離膜 １０３．２０１，３０２，５０１，４０１・・・・・・
・・・・・・・・ストッパ拡散層 １０４・・・・・・・・・ゲート飯化膜１０５．５０
′５・・・・・・ゲート電極１０６．１０７・・・・
・・高濃度拡散層１ ［１３、１０９・・・・・・低濃
度拡散層２０２・・・・・・・・・ゲート電極とストツ
バ拡散層）交差部分 鵠 １圀 箋２巴
Claims (2)
- （１）半導体基板上に形成された、少なくともＭＯＳ型
トランジスタを含んで構成される内部回路と、少なくと
もＭＯＳ型トランジスタを含んで構成される周辺回路よ
りなる半導体装置において、前記周辺回路のＭＯＳ型ト
ランジスタのドレイン拡散層と接しているストッパ拡散
層のうち、ゲート電極と交差する部分のストッパ拡散層
の濃度より、他の部分のストッパ拡散層の濃度が濃いこ
とを特徴とする半導体装置。 - （２）半導体基板上に形成された、少なくともＭＯＳ型
トランジスタを含んで構成される内部回路と、少なくと
もＭＯＳ型トランジスタを含んで構成される周辺回路よ
りなる半導体装置において、前記周辺回路のＭＯＳ型ト
ランジスタのドレイン拡散層と接しているストッパ拡散
層のうち、ゲート電極と交差する部分のストッパ拡散層
と、ドレインの角部の濃度より、他の部分のストッパ拡
散層の濃度が濃いことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18604488A JPH0235778A (ja) | 1988-07-26 | 1988-07-26 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18604488A JPH0235778A (ja) | 1988-07-26 | 1988-07-26 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0235778A true JPH0235778A (ja) | 1990-02-06 |
Family
ID=16181418
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18604488A Pending JPH0235778A (ja) | 1988-07-26 | 1988-07-26 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0235778A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08191135A (ja) * | 1995-01-09 | 1996-07-23 | Nec Corp | 半導体装置及びその製造方法 |
| JPH09186296A (ja) * | 1995-12-29 | 1997-07-15 | Hyundai Electron Ind Co Ltd | 静電気保護回路のトランジスタ及びその製造方法 |
| KR100233558B1 (ko) * | 1996-06-29 | 1999-12-01 | 김영환 | 반도체 소자의 제조방법 |
| CN102386493A (zh) * | 2011-10-28 | 2012-03-21 | 常熟市瑞特电器有限责任公司 | 一种紧凑型二次接插件 |
-
1988
- 1988-07-26 JP JP18604488A patent/JPH0235778A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08191135A (ja) * | 1995-01-09 | 1996-07-23 | Nec Corp | 半導体装置及びその製造方法 |
| JPH09186296A (ja) * | 1995-12-29 | 1997-07-15 | Hyundai Electron Ind Co Ltd | 静電気保護回路のトランジスタ及びその製造方法 |
| US6207997B1 (en) | 1995-12-29 | 2001-03-27 | Hyundai Electronics Industries Co. Ltd. | Thin film transistor for antistatic circuit and method for fabricating the same |
| KR100233558B1 (ko) * | 1996-06-29 | 1999-12-01 | 김영환 | 반도체 소자의 제조방법 |
| CN102386493A (zh) * | 2011-10-28 | 2012-03-21 | 常熟市瑞特电器有限责任公司 | 一种紧凑型二次接插件 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5172654B2 (ja) | 半導体装置 | |
| JP3066001B2 (ja) | 拡散抵抗デバイス及び埋め込みコンデンサを形成する方法 | |
| US6570229B1 (en) | Semiconductor device | |
| KR100317590B1 (ko) | 반도체장치 | |
| JP2800702B2 (ja) | 半導体装置 | |
| US20110254096A1 (en) | Semiconductor device having non-silicide region in which no silicide is formed on diffusion layer | |
| JP2001284540A (ja) | 半導体装置およびその製造方法 | |
| JP3252790B2 (ja) | 半導体集積回路 | |
| JPH0235778A (ja) | 半導体装置 | |
| JP2676888B2 (ja) | 半導体装置 | |
| US10741542B2 (en) | Transistors patterned with electrostatic discharge protection and methods of fabrication | |
| JP2009187987A (ja) | 半導体装置 | |
| EP0356039A1 (en) | MOS semiconductor integrated circuit | |
| JP3237269B2 (ja) | 半導体装置及びその製造方法 | |
| JP3221677B2 (ja) | 半導体装置 | |
| JPH0837299A (ja) | 半導体集積回路の保護回路 | |
| JP2002198438A (ja) | パワーｍｏｓトランジスタ | |
| JPS627710B2 (ja) | ||
| JPH1050933A (ja) | 入力保護回路 | |
| JPH027557A (ja) | 半導体装置 | |
| JPH08153803A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP2010245314A (ja) | 半導体装置およびその製造方法 | |
| JPH04179162A (ja) | 半導体装置の製造方法 | |
| JPH01220863A (ja) | 半導体装置 | |
| JPH0548015A (ja) | 半導体装置 |