JPH0399434A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［概要］ 半導体装置の製造方法に関し、 酸化膜の一部に不純物がイオン注入されても均一にエツ
チングされ段差が、発生しない半導体装置の製造方法を
提供することを目的とし、半導体基板上に酸化膜を形成
する第１工程と、少なくとも前記酸化膜の一部を含む領
域に不純物をイオン注入する第２工程と、前記酸化膜を
エツチングする第３工程と、導電層を堆積する第４工程
とを有する半導体装置の製造方法において、前記第２工
程と前記第３工程の間に、加熱する熱処理工程を設け、
前記酸化膜の、不純物がイオン注入された部分のエツチ
ングレートな下げるように構成する。

［産業上の利用分野］ 本発明は半導体装置の製造方法に関する。

［従来の技術］ 近年の半導体装置の集積度向上に伴い、パターンの微細
化技術と共にマスク合わせの必要のないセルファライン
技術が要求されている。セルファライン技術のひとつと
して、例えば、フィールド酸化膜をマスクとして活性領
域の半導体基板表面に不純物をイオン注入するものがあ
る。

このセルファライン技術を用いた従来の半導体装置の製
造方法をバイポーラトランジスタを例として第３図によ
り説明する。

先ず、Ｐ型半導体基板１０上に高濃度埋込層１２が埋め
込まれたＮ型エピタキシャル層１４を形成する。Ｎ型エ
ピタキシャル層１４表面の、コレクタコンタクト層形成
予定領域１６とベース層エミツタ層形成予定領域１８に
は薄い酸化８２０を形成し、他の領域には厚いフィール
ド酸化ＪＩＩ２２を形成する（第３図（ａ））。

次に、レジスト層２３を全面に形成し、コレクタコンタ
クト層形成予定領域１６を含む大きめの領域のレジスト
層２３を除去する。引き続いてレジスト層２３をマスク
として不純物をイオン注入する（第３図（ｂ））、　Ｎ
型エピタキシャル層１４表面のコレクタ窓と共にコレク
タ窓周囲のフィールド酸化ｒＩＡ２２にも不純物がイオ
ン注入される。

次に、コレクタコンタクト層形成予定領域１６及びベー
ス層エミツタ層形成予定領域１８上の薄い酸化Ｊ＆！２
０をふっ酸（ＨＦ）でウェットエツチングして除去する
（第３図（Ｃ））、薄い酸化Ｈ２０と共にフィールド酸
化膜２２表面もエツチング除去されるが、不純物がイオ
ン注入された部分のエツチングレートが、不純物がイオ
ン注入されない他の部分に比べて高いため、第３図（Ｃ
）に示すように、フィールド酸化Ｍ２２表面に段差２２
ａが生ずる。

次に、全面に多結晶シリコン層２４を堆積し、コレクタ
コンタクト層形成予定領域１６及びベース層エミツタ層
形成予定領域１８上に残すように多結晶シリコン層２４
をバターニングする（第３図（ｄｉ）、（ｄ２）、（ｄ
３））　、すると、第３図（ｄ３）のＤＩｄ３−ＩＩｒ
ｄ３線断面図に示すように、フィールド酸化膜２２の段
差２２ａに多結晶シリコンの残渣２４ａが残る。第３図
（ｄｌ）の平面図に示すように、隣接するバイポーラト
ランジスタ２６．２８のコレクタコンタクト層形成予定
領域１６へのイオン注入をひとつのイオン注入窓３０で
行った場合には、そのイオン注入窓３０の縁に沿った段
差２２ａにおける多結晶シリコンの残渣２４ａが生ずる
。このため隣接するバイポーラトランジスタ２６．２８
のコレクタ同志がショートしてしまう。

［発明が解決しようとする課題］ このように従来の半導体装置の製造方法では、上述のバ
イポーラトランジスタ以外の素子においても、フィール
ド酸化膜のような厚い酸化膜の一部分に不純物がイオン
注入されると、イオン注入されない部分との間でエツチ
ングレートに大きな差ができる。このため、エツチング
により境界部分に段差ができ、この段差に導電層の残渣
が生じ、この残渣によりショートする等の不都合が生じ
ていた。

本発明は上記事情を考慮してなされたもので、酸化膜の
一部に不純物がイオン注入されても均一にエツチングさ
れ段差が発生しない半導体装置の製造方法を提供するこ
とを目的とする。

［課題を解決するための手段］ 本発明の原理を第１図のグラフを用いて説明する。

本発明の原理は、酸化膜にイオン注入された不純物を熱
処理により拡散させエツチングレートに他の部分と差が
出ないようにしたものである。

第１図に、酸化膜に不純物をイオン注入した後にウェッ
トエツチングした場合の酸化膜のエツチング量を示す、
＃Ｍ化膜にリン（Ｐ）を７０ｋｅＶ、７Ｘ１０”ｃｍ−
’でイオン注入した後に、純水が１００、ぶつ酸が１５
の割合で混合したエツチング液でウェットエツチングす
る。ウェットエツチングによる酸化膜のエツチング量［
Ａ］を縦軸にとり、エツチング処理時間［５ｅｃｌを横
軸にとる。

曲線Ａは、不純物をイオン注入した後に特別な処理をす
ることなく酸化膜をエツチング処理した従来例のエツチ
ング量の変化を示したものである。

曲線Ｂは、不純物をイオン注入した後に９００°Ｃで３
０分間熱処理して酸化膜をエツチング処理した本発明の
一例のエツチング量の変化を示したものである０曲線Ｃ
は、不純物をイオン注入していない酸化膜をエツチング
処理した場合のエツチング量の変化を示したものである
。

第１図から明らかなように、本発明（曲線Ｂ）のように
熱処理すると、従来例（曲線Ａ）に比べてエツチングレ
ートが低下し、不純物をイオン注入しない場合（曲線Ｃ
）とほぼ同じエツチングレートとなる。

なお、第１図の本発明の例では９００℃の場合のみ示し
ているが、９００℃前後及び９００℃より高温の場合も
同様にエツチングレートが低下する。

［作用］ 本発明によれば、不純物をイオン注入した部分と他の部
分のエツチングレートにほとんど差がないので、酸化膜
が均一にエツチングされて段差が生じない。

［実施例］ 本発明の一実施例による半導体装置の製造方法を第２図
を用いて説明する０本実施例も第３図と同様にバイポー
ラトランジスタを例として説明する。第３図と同一の部
分には同一の符号を付して説明を省略又は簡略にする。

先ず、Ｎ型エピタキシャル層１４表面の、コレクタコン
タクト層形成予定領域１６とベース層エミツタ層形成予
定領域１８に薄い酸化Ｍ！２０、他の領域には厚いフィ
ールド酸化ＷＡ２２を形成した（第２図（ａ））後、レ
ジスト層２４を全面に形成し、コレクタコンタクト層形
成予定領域１６を含む大きめの領域のレジスト層２４を
除去する。引き続いてレジスト層２４をマスクとして不
純物のりん（Ｐ）を７０ｋｅＶ、ドーズ量Ｉ　Ｘ　１０
　”ｅｓ−２の条件でイオン注入する（第２図（ｂ））
、　Ｎ型エピタキシャル層１４表面のコレクタ窓と共に
コレクタ窓周囲のフィールド酸化膜２２にも不純物がイ
オン注入される。

次に、８００〜９５０℃（望ましくは９００℃）で２０
〜６０分間（望ましくは３０分間）、全体を加熱する熱
処理を行う（第３図（Ｃ））、すると、フィールド酸化
膜２２に注入された不純物が拡散されると共に、半導体
基板１０上のコレクタコンタクト層形成予定領域１６に
注入された不純物も拡散され、高濃度埋込層１２に達す
るコレクタコンタクト層３２が形成される。

次に、純水が１００、ふり酸が１５の割合のエツチング
液で３０秒間ウェットエツチングして、コレクタコンタ
クト層形成予定領域１６及びベース層エミツタ層形成予
定領域１８上の薄い酸化膜２０を除去する（第２図（ｄ
））、薄い酸化１１１２０と共にフィールド酸化Ｊ１ｇ
２２表面もエツチング除去されるが、不純物がイオン注
入された部分もイオン注入されない部分もエツチングレ
ートにほとんど差がないので、第２図（Ｃ）に示すよう
に、フィールド酸化ｆｉ２２表面に段差が生ずることな
く均一にエツチングされる。

次に、全面に多結晶シリコン層２４を厚さ人だけ堆積し
、コレクタコンタクト層形成予定領域１６及びベース層
エミツタ層形成予定領域１８上に残すようにパターニン
グする（第２図（ｅｌ）、（ｅ２）、（ｅｓ））　、本
実施例では第３図（ｅｓ）のＩＩｅ３−　Ｉｆ　ｅｓ；
Ｉ！断面図に示すように、フィールド酸化膜２２に段差
がないため、第２図（ｅｌ）の平面図に示ずように、多
結晶シリコンの残渣は生ぜす、バイポーラトランジスタ
２６．２８のコレクタ同志がショートすることはない。

次に、多結晶シリコン層２４から不純物を拡散してベー
ス領域３４を形成し、続いて多結晶シリコン層２４にエ
ミツタ窓を形成した後、全面に２５００人の酸化８３８
をを滞積し、この酸化膜３８をＲＩＨにより異方性エツ
チングし、エミツタ窓の側壁に酸化膜３８を残す（第２
図（ｆ））。

次に、エミツタ窓に１０００人の薄い多結晶シリコン層
４０を形成して、この多結晶シリコン層４０から不純物
を拡散してエミッタ領域４１を形成する。その後、酸化
膜３８にコンタクトホールを形成して、コレクタ電極４
２、エミッタ電極４４、ベース電極４６を形成して、バ
イポーラトランジスタを完成する（第２図（ａ））。

このように本実施例によれば不純物をイオン注入した後
に熱処理することにより酸化膜中の不純物を拡散させて
、エツチングレートの均一化をはかることができる。

本発明は上記実施例に限らず種々の変形が可能である。

例えば、上記実施例ではバイポーラトランジスタを製造
する場合を例として説明したが、ＭＯＳＦＥＴやパイＣ
ＭＯ８集積回路等のあらゆる素子の製造に適用でき、イ
オン注入する不純物もつんに限らず、いかなる不純物で
もよい。

［発明の効果］ 以上の通り、本発明によれば、不純物をイオン注入した
部分と他の部分のエツチングレートにほとんど差がない
ので、酸化膜が均一にエツチングされて段差が生ずるこ
とがなく、製造プロセスの安定化や歩留まりの向上に寄
与するところが太きい。

【図面の簡単な説明】

第１図は本発明の詳細な説明するグラフ、第２図は本発
明の一実施例による半導体装置の製造方法の工程断面図
、 第３図は従来の半導体装置の製造方法の工程断面図 である。 図において、 １０・・・半導体基板 １２・・・高濃度埋込層 １４・・・エピタキシャル層 １６・・・コレクタコンタクト層形成予定領域１８・・
・ベース層エミツタ層形成予定領域２０・・・酸化膜 ２２・・・フィールド酸化膜 ２２ａ・・・段差 ２３・・・レジスト層 ２４・・・多結晶シリコン層 ２４ａ・・・残渣 ２６．２８・・・バイポーラトランジスタ３０・・・イ
オン注入窓 ３２・・・コレクタコンタクト層 ３４・・・ベース領域 ３８・・・酸化膜 ４０・・・多結晶シリコン層 ４１・・・エミッタ領域 ４２・・・コレクタ電極 ４４・・・エミッタ電極 ４６・・・ベース電極

Claims (1)

【特許請求の範囲】
1. 半導体基板上に酸化膜を形成する第１工程と、少なくと
   も前記酸化膜の一部を含む領域に不純物をイオン注入す
   る第２工程と、前記酸化膜をエッチングする第３工程と
   、導電層を堆積する第４工程とを有する半導体装置の製
   造方法において、前記第２工程と前記第３工程の間に、
   加熱する熱処理工程を設け、前記酸化膜の、不純物がイ
   オン注入された部分のエッチングレートを下げることを
   特徴とする半導体装置の製造方法。