JPS585824A - チヤネル間デ−タ転送方式 - Google Patents
チヤネル間デ−タ転送方式Info
- Publication number
- JPS585824A JPS585824A JP10398181A JP10398181A JPS585824A JP S585824 A JPS585824 A JP S585824A JP 10398181 A JP10398181 A JP 10398181A JP 10398181 A JP10398181 A JP 10398181A JP S585824 A JPS585824 A JP S585824A
- Authority
- JP
- Japan
- Prior art keywords
- channel
- data
- bus
- register
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/10—Program control for peripheral devices
- G06F13/12—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
- G06F13/122—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware performs an I/O function other than control of data transfer
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Information Transfer Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本楯明は共通バスに中央処理装置Ｃ以下ＣＰＵと称す）
、主記憶装置（以下ＭＭと称す）、チャネル装置ｃ以下
チャネルと称す）′ｖｔＩＩ続した計算機システムにお
いて、チャネル間で直接データ転送するようにしｆｃ％
のでＴｏ４゜ 第１１！１！ｌｌＫ示すようなこの種のシステムは既に
公知であり、一般ＫＣＰＵ又はチャネルＣＨＯ〜ＣＨ２
が共通パスＣ−Ｂ、ＵＳの支配権を獲得してパスマスク
となり、メモリＭＭ５１他のチャネルをバススレーブ゛
として指定してデータ転送やコマンド転送を行なうｔの
である。尚、バス支配権の獲得ア゛ルゴリズ＾等につい
ては、４１Ｍ８８５２−１１！１！４１等種々提案され
ているのでここでは省略する。
、主記憶装置（以下ＭＭと称す）、チャネル装置ｃ以下
チャネルと称す）′ｖｔＩＩ続した計算機システムにお
いて、チャネル間で直接データ転送するようにしｆｃ％
のでＴｏ４゜ 第１１！１！ｌｌＫ示すようなこの種のシステムは既に
公知であり、一般ＫＣＰＵ又はチャネルＣＨＯ〜ＣＨ２
が共通パスＣ−Ｂ、ＵＳの支配権を獲得してパスマスク
となり、メモリＭＭ５１他のチャネルをバススレーブ゛
として指定してデータ転送やコマンド転送を行なうｔの
である。尚、バス支配権の獲得ア゛ルゴリズ＾等につい
ては、４１Ｍ８８５２−１１！１！４１等種々提案され
ているのでここでは省略する。
従来のシステムではＣＰＵＭ ＭＭ、ＣＰＵ←→ＣＨ，
及びＣＨ４４ＭＭ間のデータ転送に可能であるがＣＨ＋
−４０１間の転送はできなかった。
及びＣＨ４４ＭＭ間のデータ転送に可能であるがＣＨ＋
−４０１間の転送はできなかった。
そのため例えば磁気テープの内容をディスクにコピーす
るような場合、ＭＭ中にバッファ領域ｔと９、まずＭＴ
Ｕ４ＣＨＯ→ＭＷの転送【行い、次ＫＭＭ−＋ＣＨＩ−
＋ＤＰＵの転送上行ない、これを必要回数繰り返すこと
が必要でＴｏＤ、メ峰すＭＭ中にバッファ領域が要るこ
と、及びＣ−ＢＵ８ｔ−２回使用する必要があること等
Ｏ問題を生じていた・ 本発明はこの点上解決するものである。そのため本発明
では各チャネル中に所定容量又はそれ以上のバッツアメ
モリ【設けてチャネル間でＮｉ１転送するものである。
るような場合、ＭＭ中にバッファ領域ｔと９、まずＭＴ
Ｕ４ＣＨＯ→ＭＷの転送【行い、次ＫＭＭ−＋ＣＨＩ−
＋ＤＰＵの転送上行ない、これを必要回数繰り返すこと
が必要でＴｏＤ、メ峰すＭＭ中にバッファ領域が要るこ
と、及びＣ−ＢＵ８ｔ−２回使用する必要があること等
Ｏ問題を生じていた・ 本発明はこの点上解決するものである。そのため本発明
では各チャネル中に所定容量又はそれ以上のバッツアメ
モリ【設けてチャネル間でＮｉ１転送するものである。
デバイス間デーー転送に際しては、低速側のデバイスｔ
たは専有が許される側のデバイス、上記の例でｔｚＭＴ
Ｕ儒のチャネルＣＨＩバスマスタとし、ランダムアクセ
ス装置など専有の許されない側のデバイス、上！の例で
ｔ！ＤＰＵ＠のチャネルＣＨ２ｔ−バススレーブとする
。
たは専有が許される側のデバイス、上記の例でｔｚＭＴ
Ｕ儒のチャネルＣＨＩバスマスタとし、ランダムアクセ
ス装置など専有の許されない側のデバイス、上！の例で
ｔ！ＤＰＵ＠のチャネルＣＨ２ｔ−バススレーブとする
。
異体的手順としては、
■ 先ずＣＰＵ・はＭＭ中の所定アドレスに、デバイス
藺転送に必要１に：ｆｆｗンド語を用意すゐ。
藺転送に必要１に：ｆｆｗンド語を用意すゐ。
■ ＣＰＵはＣＨ（ｌ上記アドレスを通知して、ＣＨＯ
Ｋそのアドレスからコマンド１ｌｌｔ−７エツチさ（る
。
Ｋそのアドレスからコマンド１ｌｌｔ−７エツチさ（る
。
■ ＣＨＯは７エツチしたコマンドを解析する。
ここまでの動作は従来の入出力装置起動のシーケンスと
同じである。
同じである。
■ 次に本発明で框、ＣＨＯはＣＨＩをバススレーブと
してアドレス指定する０％しＣＨＩ （又はＤＰＵ１若
しくはＣ−ＢＵＳがビジーであればビジーでなくなるま
で待つ。
してアドレス指定する０％しＣＨＩ （又はＤＰＵ１若
しくはＣ−ＢＵＳがビジーであればビジーでなくなるま
で待つ。
それとと％ＫＭＴＵから所定容量のデータｖｔＣＨＯ／
（ラフアメそリヘ読出しておく。
（ラフアメそリヘ読出しておく。
■ バススレーブとの接続が確立したら上記バッファメ
モリ間でデータ転送【行なう、１回の転送が終了したら
一旦Ｃ−ＢＵ８を開放し、各チャネルではバッツアメモ
リとデバイスとの間での転送を行なう、この間Ｃ−ＢＵ
８ｉ他のチャネルやＣＰＵのために使用され得る。ｔた
上記スレーブ側のデバイスも他の処理のために使用され
得る。但し、上記コマンドで指示されたデータ転送はそ
の一部のみしか終了していないので、プログラム上でそ
の点を考慮しないと矛盾を生じることがある拳 ■ バッツアメモリとデバイス間での転送が終了すると
バスマスタＣＨＩは再びバススレーブＣＨ２を獲得して
次の所定容量データの転送に入る。以下同様に■〜■を
必要回数繰り返えす。
モリ間でデータ転送【行なう、１回の転送が終了したら
一旦Ｃ−ＢＵ８を開放し、各チャネルではバッツアメモ
リとデバイスとの間での転送を行なう、この間Ｃ−ＢＵ
８ｉ他のチャネルやＣＰＵのために使用され得る。ｔた
上記スレーブ側のデバイスも他の処理のために使用され
得る。但し、上記コマンドで指示されたデータ転送はそ
の一部のみしか終了していないので、プログラム上でそ
の点を考慮しないと矛盾を生じることがある拳 ■ バッツアメモリとデバイス間での転送が終了すると
バスマスタＣＨＩは再びバススレーブＣＨ２を獲得して
次の所定容量データの転送に入る。以下同様に■〜■を
必要回数繰り返えす。
必Ｗ回数の転送が終了したらＣＨＩはＣＰＵＫ対して終
了割込み會上げで、自らのデノ（イスビジーを落とす、
尚バスマスタＣＨＩはフ−，、）ｄ管受けてから終了割
込み【あけるまではデノ（イスビジー状態でＴｏゐｅｔ
７ｊパススレーブＣＨ２はデータ転送時のみデバイスビ
ジー状態である。
了割込み會上げで、自らのデノ（イスビジーを落とす、
尚バスマスタＣＨＩはフ−，、）ｄ管受けてから終了割
込み【あけるまではデノ（イスビジー状態でＴｏゐｅｔ
７ｊパススレーブＣＨ２はデータ転送時のみデバイスビ
ジー状態である。
第２１１は本発明のためのチャネル装置の一実施例概略
ブロック図であり、ＡＤはアドレスデコーダ、ムＲはア
ドレスレジスタ、ＤＲｒＸデータレジスタ、ＣＭＲはコ
マンドレジスタ、ＣＴＬｔ；コントロール部、ＤＢａデ
ータバッツァメモリ、Ａ−ＢＵ８ｔＸ７ドＶｄ１Ｃパス
、Ｄ−ＢＵ８ｒＸデータノ（ス、ＣＬは制御線である。
ブロック図であり、ＡＤはアドレスデコーダ、ムＲはア
ドレスレジスタ、ＤＲｒＸデータレジスタ、ＣＭＲはコ
マンドレジスタ、ＣＴＬｔ；コントロール部、ＤＢａデ
ータバッツァメモリ、Ａ−ＢＵ８ｔＸ７ドＶｄ１Ｃパス
、Ｄ−ＢＵ８ｒＸデータノ（ス、ＣＬは制御線である。
各チャネルはアドレスデコーダＡＤＫＬりて常にム−Ｂ
Ｕ８の値【監視しており、自チヤネル内のレジ鳥りに付
されたアドレスを検出するとＣＴＬＶ介してＤ−ＢＵＳ
上のデータを所定のレジスタへＭＲｇ込む１うにされる
。
Ｕ８の値【監視しており、自チヤネル内のレジ鳥りに付
されたアドレスを検出するとＣＴＬＶ介してＤ−ＢＵＳ
上のデータを所定のレジスタへＭＲｇ込む１うにされる
。
また制御線ＣＬＫは選択信号、同期信号、割込信号等が
含まれるが、これらについては前記先行技術によって全
知でＴｏあので省略する。
含まれるが、これらについては前記先行技術によって全
知でＴｏあので省略する。
ｔｆｔＩ１０デバイスとの間Ｋに所定容量の〕（ラフア
メモリ−Ｂが設けられる。
メモリ−Ｂが設けられる。
以上の如く本発明ではチャネル間直接転送ＫＪＣりＣ−
ＢＵＳの占有が従来のｌ／２の時間で済み、を九ＭＭ中
にバッファ領域が不要になり、ま７ｔＣ−ＢＵ８以外に
図の如くメモリーくスＭ−ＢＵ８Ｔｈ有する場合には両
者の並行動作も可能となり、効率的なシステム運用が可
能となる。
ＢＵＳの占有が従来のｌ／２の時間で済み、を九ＭＭ中
にバッファ領域が不要になり、ま７ｔＣ−ＢＵ８以外に
図の如くメモリーくスＭ−ＢＵ８Ｔｈ有する場合には両
者の並行動作も可能となり、効率的なシステム運用が可
能となる。
第１図に一般的システム構成図、第２図は本発明の一実
施例ブロック■である。＠中、ＣＨＩはチャネル、ＡＲ
，ＣＭＲ，ＤＲはレジスタ、ＡＤにアドレスデコーダ、
ＣＴＬＨコントロール部、ＤＢｔｚｆ−ｐバッフアメ篭
りである。 屏１１ｉ！Ｉ （）−−ノ ｃｔＨ −８ｖ５ 耳ｚ６
施例ブロック■である。＠中、ＣＨＩはチャネル、ＡＲ
，ＣＭＲ，ＤＲはレジスタ、ＡＤにアドレスデコーダ、
ＣＴＬＨコントロール部、ＤＢｔｚｆ−ｐバッフアメ篭
りである。 屏１１ｉ！Ｉ （）−−ノ ｃｔＨ −８ｖ５ 耳ｚ６
Claims (1)
- 少くとも１台の中央処理装置と複数のチャネル装置が共
通パスＫＩＩ絖された計算機システムにおいて、各チャ
ネル装置にはそのチャネル装置の下位に接続された入出
力装置との間のデータ転送のための所定容量以上のバッ
フ７メそりｔ設け、中央処ｌ装置からのコマンド會うけ
て１つのチャネルｅｌｋ 置ｆａｔ ハスマスタＫｆｉ
ｊ）、該パスマスクが偽のチャネル装置をパススレーブ
として指定し、両チャネル装置間で上記所定容量のデー
タ七直接転送することｔ４１徴とするチャネル装置間デ
ータ転送方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10398181A JPS585824A (ja) | 1981-07-03 | 1981-07-03 | チヤネル間デ−タ転送方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10398181A JPS585824A (ja) | 1981-07-03 | 1981-07-03 | チヤネル間デ−タ転送方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS585824A true JPS585824A (ja) | 1983-01-13 |
Family
ID=14368487
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10398181A Pending JPS585824A (ja) | 1981-07-03 | 1981-07-03 | チヤネル間デ−タ転送方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS585824A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6118060A (ja) * | 1984-07-04 | 1986-01-25 | Nec Corp | デ−タ処理方式 |
| JPS62147902A (ja) * | 1985-12-20 | 1987-07-01 | Fujitsu Ltd | リニア搬送装置 |
| JPH02162152A (ja) * | 1988-12-14 | 1990-06-21 | Itoki Kosakusho Co Ltd | 搬送装置 |
-
1981
- 1981-07-03 JP JP10398181A patent/JPS585824A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6118060A (ja) * | 1984-07-04 | 1986-01-25 | Nec Corp | デ−タ処理方式 |
| JPS62147902A (ja) * | 1985-12-20 | 1987-07-01 | Fujitsu Ltd | リニア搬送装置 |
| JPH0732521B2 (ja) * | 1985-12-20 | 1995-04-10 | 富士通株式会社 | リニア搬送装置 |
| JPH02162152A (ja) * | 1988-12-14 | 1990-06-21 | Itoki Kosakusho Co Ltd | 搬送装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0081961A2 (en) | Synchronous data bus system with automatically variable data rate | |
| JPH0332094B2 (ja) | ||
| US20010051994A1 (en) | Computer system and a data transfer method thereof | |
| JPS6054063A (ja) | デ−タ転送システム | |
| US20040225760A1 (en) | Method and apparatus for transferring data at high speed using direct memory access in multi-processor environments | |
| JPH07225727A (ja) | 計算機システム | |
| JPS585824A (ja) | チヤネル間デ−タ転送方式 | |
| US5206935A (en) | Apparatus and method for fast i/o data transfer in an intelligent cell | |
| US6233628B1 (en) | System and method for transferring data using separate pipes for command and data | |
| JPS61165170A (ja) | バス制御方式 | |
| JP2505298B2 (ja) | スプリットバスにおける可変バス幅指定方式及び可変バス幅情報受信方式 | |
| JP2963696B2 (ja) | データ転送制御システム | |
| JP2522412B2 (ja) | プログラマブルコントロ―ラと入出力装置の間の通信方法 | |
| JPS5936773B2 (ja) | ロ−カルバ−スト転送制御方式 | |
| JP2687716B2 (ja) | 情報処理装置 | |
| JP2962767B2 (ja) | Ｄｍａ装置のメモリアクセス方式 | |
| JPH0562384B2 (ja) | ||
| JP2984594B2 (ja) | マルチクラスタ情報処理システム | |
| JP2594611B2 (ja) | Ｄｍａ転送制御装置 | |
| JPH04282938A (ja) | 通信制御装置 | |
| JP3233470B2 (ja) | コンピュータシステム | |
| JP2504528B2 (ja) | 主記憶制御装置間バス制御方式 | |
| JPS61117651A (ja) | インタ−フエイス装置 | |
| JPS588336A (ja) | デ−タ転送方法 | |
| JPS6019023B2 (ja) | デ−タ処理装置 |