JPS5927560A - Mounting method for ic chip - Google Patents
Mounting method for ic chipInfo
- Publication number
- JPS5927560A JPS5927560A JP57135933A JP13593382A JPS5927560A JP S5927560 A JPS5927560 A JP S5927560A JP 57135933 A JP57135933 A JP 57135933A JP 13593382 A JP13593382 A JP 13593382A JP S5927560 A JPS5927560 A JP S5927560A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- pattern
- substrate
- board
- contact
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 15
- 239000000758 substrate Substances 0.000 abstract description 15
- 239000000919 ceramic Substances 0.000 abstract description 12
- 239000004020 conductor Substances 0.000 abstract description 6
- 238000010438 heat treatment Methods 0.000 description 6
- 235000013351 cheese Nutrition 0.000 description 3
- 230000007257 malfunction Effects 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000002950 deficient Effects 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5385—Assembly of a plurality of insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Abstract
Description
【発明の詳細な説明】
本発明は、サーマルヘッド、ディスプレイ、またはセン
サアレイなどの電子機器において、テープキャリア方式
によりＩＣチップを実装する方法に関する。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a method for mounting an IC chip using a tape carrier method in an electronic device such as a thermal head, a display, or a sensor array.
サーマルヘッド等の電子機器のように、露出した導線パ
ターンを有する電子機器では駆動回路としてのＩＣ（Ｓ
ＳＩ、ＭＳＩ、ＬＳＩなどの集積回路）を実装する方法
としてテープキャリア方式が多く使用されている。In electronic devices with exposed conductor patterns, such as thermal heads, IC (S
The tape carrier method is often used as a method for mounting integrated circuits such as SI, MSI, and LSI.
チーズキャリア方式はフィルムキャリア方式または”ｌ
’ＡＢ方式とも呼ばれ、まずポリイミドなどからなるテ
ープ基材の表面に導体のリードがパターン形成されたテ
ープキャリアのデバイス穴において、リードの一端とＩ
Ｃチップのパッド上のバンプとの間でボンデインク（イ
ンナーリードボンデインク）を施し、次にそのテープキ
ャリアを必要に応じて所定の形状に打ち抜いた後、サー
マルヘッド等の電子機器の電極パターンなどとそのテー
プキャリアのリードの他端との間でボンディング（アウ
ターリードボンデインク）を施すものである。この方式
は、インナーリードボンデインクもアウターリードボン
デインクも共に高精度に。The cheese carrier method is a film carrier method or
Also called the 'AB method, first, one end of the lead and the I
Bonde ink (inner lead bonde ink) is applied between the bumps on the pads of the C chip, and then the tape carrier is punched out into a predetermined shape as required, and then used as an electrode pattern for electronic devices such as thermal heads. Bonding (outer lead bonding ink) is performed between the tape carrier and the other end of the lead. This method provides high precision for both inner lead bonding ink and outer lead bonding ink.
しかも一括ボンデイングで行なうことができるので、組
立工程の高能率化、低コスト化及び高密度実装化を同時
に実現できる利点を有している。Moreover, since it can be performed by batch bonding, it has the advantage of simultaneously realizing high efficiency, low cost, and high-density packaging in the assembly process.
ところで、発熱抵抗体を高密度に配列したサーマルヘッ
ドでは、駆動回路としてのＩＣを発熱抵抗体配列の長手
方向に沿ってその両側に配置することが行なわれている
。その場合１発熱抵抗体が形成されているセラミック基
板上の電極パターンは、例えば第１図に示されるように
、各発熱抵抗体１の一端と駆動回路用ＩＣとを接続する
一部の電極２と、各発熱抵抗体１の他端に共通に接続さ
れ発熱抵抗体１を通電加熱させる電源を供給する共通電
極３とが交互にパターン化されて形成されている。Incidentally, in a thermal head in which heat generating resistors are arranged in a high density arrangement, ICs serving as drive circuits are arranged on both sides of the heat generating resistor array along the longitudinal direction thereof. In that case, the electrode pattern on the ceramic substrate on which the heating resistors 1 are formed is, for example, as shown in FIG. and a common electrode 3 which is commonly connected to the other end of each heat generating resistor 1 and supplies a power source for energizing and heating the heat generating resistor 1 are formed in an alternating pattern.
このサーマルヘッドに駆動回路用ＩＣチップを実装する
には、第２図のように、入出力コネクタにつながる。配
線パターン４を有するプリント配線板５を第１図のセラ
ミック基板６と平行に並べて支持板７上に固定し、ＩＣ
チップ８をインナーリードポンディグによりボンディン
グし所定形状に打ち抜かれたテープキャリア９をセラミ
ック基板６とプリント配線板５とに跨がるように置き、
チーズキャリア９の一方のアウターリード１ｏと電極２
との間にアウターリードボンディングを施し、他方のア
ウターリード１１とプリント配線板５上の配線パターン
４との間にもアウターリードボンディングを施す。To mount a drive circuit IC chip on this thermal head, it is connected to an input/output connector as shown in FIG. A printed wiring board 5 having a wiring pattern 4 is arranged in parallel with the ceramic substrate 6 of FIG. 1 and fixed on a support plate 7, and an IC
The chip 8 is bonded by inner lead bonding, and a tape carrier 9 punched into a predetermined shape is placed so as to straddle the ceramic substrate 6 and the printed wiring board 5.
One outer lead 1o of cheese carrier 9 and electrode 2
Outer lead bonding is performed between the other outer lead 11 and the wiring pattern 4 on the printed wiring board 5.
しかしながら、このような従来の方法によりＩＣチップ
が 実装されたサーマルヘッドでは、第２図及び第３図
（第２図中のＡ−Ａ線断面図）に示されるように、ＩＣ
チップ８が共通電極３上に位置し、ＩＣチップ８の裏面
が共通電極３に対向するため、ＩＣチップ８の裏面が共
通電極３に接触する可能性がある。そして１通常、ＩＣ
チップ８の裏面はグランドになっているため、動作中に
、そのＩＣチップ８の裏面が発熱抵抗体１の通電加熱用
電源電圧が印加されている共通電極３に接触すると、Ｉ
Ｃチップ８が誤動作を起し、不良になる問題がある。However, in a thermal head in which an IC chip is mounted using such a conventional method, as shown in FIGS. 2 and 3 (cross-sectional view taken along line A-A in FIG. 2),
Since the chip 8 is located on the common electrode 3 and the back surface of the IC chip 8 faces the common electrode 3, there is a possibility that the back surface of the IC chip 8 comes into contact with the common electrode 3. and 1 normal, IC
Since the back side of the chip 8 is grounded, if the back side of the IC chip 8 comes into contact with the common electrode 3 to which the power supply voltage for heating the heating resistor 1 is applied during operation, the I
There is a problem that the C chip 8 may malfunction and become defective.
このような問題は、ＩＣチップ８がプリント配線板５の
配線パターン４上に位置している場合にも発生する。ま
た、サーマルヘッドに限らず、表面に形成された導線パ
ターンを有するディスプレイなどの他の電子機器におい
てもＩＣチップをテープキャリア方式により実装する場
合には同様の問題が生じる。Such a problem also occurs when the IC chip 8 is located on the wiring pattern 4 of the printed wiring board 5. Further, similar problems occur not only in thermal heads but also in other electronic devices such as displays having conductive wire patterns formed on the surface when IC chips are mounted using the tape carrier method.
本発明は、上記問題を解決するこきを目的さするもので
あって、ＩＣチップが、共通電極その他の電極のパター
ンや配線パターンのような露出した導線パターン上に位
置しないようにＩＣチップを位置決めすることにより、
ＩＣチップ裏面と上記のような導線パターンとの接触を
防止し、もって上記目的を達成せんとするものである。The present invention is aimed at solving the above-mentioned problem, and is aimed at positioning an IC chip so that it is not located on an exposed conductor pattern such as a common electrode or other electrode pattern or a wiring pattern. By doing so,
The purpose is to prevent the back surface of the IC chip from coming into contact with the conductor pattern as described above, thereby achieving the above object.
以下、本発明の一実施例について説明する。An embodiment of the present invention will be described below.
第４図は一実施例を示し、セラミック基板６とプリント
配線板５との間隔が第２図の従来例よりは若干広くなる
ように支持板７上に固定し、テープキャリア９をアウタ
ーリードボンディングによりセラミック基板６とプリン
ト配線板５とに跨って実装したとき、ＩＣチップ８がセ
ラミック基板６とプリント配線板５との間隙に位置する
ようにＩＣチップ８を配置したものである。FIG. 4 shows an embodiment, in which the ceramic substrate 6 and the printed wiring board 5 are fixed on a support plate 7 so that the distance between them is slightly wider than that of the conventional example shown in FIG. The IC chip 8 is arranged so that when mounted across the ceramic substrate 6 and the printed wiring board 5, the IC chip 8 is located in the gap between the ceramic substrate 6 and the printed wiring board 5.
本実施例によれば、第４図及び第５図（第４図中のＢ−
Ｂ線断面図）から明らかなように、チーズキャリア９に
上方から力が加えられＩＣチップ８が下方に移動する事
態が発生したとしても、ＩＣチップ８はセラミック基板
６上の共通電極もしくは他の電極のパターンとも、また
はプリント配線板７上の配線パターンとも接触する虞れ
が全くなく、したがってそのような不慮の接触に起因す
るＩｃチップ８の誤動作は発生しない。According to this embodiment, FIGS. 4 and 5 (B--B in FIG.
As is clear from the cross-sectional view taken along the line B), even if a force is applied to the cheese carrier 9 from above and the IC chip 8 moves downward, the IC chip 8 will not be connected to the common electrode on the ceramic substrate 6 or other There is no risk of contact with the electrode pattern or the wiring pattern on the printed wiring board 7, and therefore the Ic chip 8 will not malfunction due to such accidental contact.
以上のように、本発明は、テープキャリア方式によるＩ
Ｃチップの実装にあたり、ＩＣチップが導線パターン上
に位置しないようにＩＣチップを位置決めしたので、Ｉ
Ｃチップ裏面と導線パターンとの接触が防止され、その
ような接触によるＩＣチップの誤動作が発生しないＩｃ
チップ実装方法を達成することができる。As described above, the present invention provides an I
When mounting the C chip, the IC chip was positioned so that it was not located on the conductor pattern, so the I
Ic that prevents contact between the back surface of the C chip and the conductor pattern, and prevents malfunction of the IC chip due to such contact.
A chip mounting method can be achieved.
第１図はサーマルヘッドにおけるセラミック基板上の発
熱抵抗体と電極のパターンの一例の一部を示す平面図、
第２図は第１図のセラミック基板に従来の方法によりＩ
Ｃチップを実装したサーマルヘッドの一部を１個の２−
グキャリアについてポル平面図、第３図はシ図における
Ａ−Ａ線断面図、第４図は第１図のセラミック基板に本
発明の一実施例の方法によりＩＣチップを実装したす−
マルヘッドの一部を１個のテープキャリアについて示す
平面図、第５図は第４図のＢ−Ｂ線断面図である。
ｌ・・・発熱抵抗体、 ２・・・電極パターン、３・・
・共通電極パターン、 ４・・・配線パターン、５・・
・プリント配線板、 ６・・・セラミック基板、８・・
・ＩＣチップ、 ９・・・テープキャリア。
特許−出願人 株式会社 リコーFIG. 1 is a plan view showing part of an example of a pattern of a heating resistor and electrodes on a ceramic substrate in a thermal head;
Figure 2 shows the ceramic substrate shown in Figure 1 being subjected to a conventional method.
A part of the thermal head with C chip mounted on one 2-
FIG. 3 is a cross-sectional view taken along line A-A in the diagram, and FIG. 4 is a diagram showing an IC chip mounted on the ceramic substrate of FIG. 1 by the method of one embodiment of the present invention.
FIG. 5 is a plan view showing a part of the multihead for one tape carrier, and FIG. 5 is a sectional view taken along the line B--B in FIG. 4. l...heating resistor, 2...electrode pattern, 3...
・Common electrode pattern, 4... Wiring pattern, 5...
・Printed wiring board, 6... Ceramic board, 8...
・IC chip, 9... tape carrier. Patent - Applicant Ricoh Co., Ltd.
Claims (1)
表面に導線パターンが露出した電子機器に上記テープキ
ャリアを実装する方法において、ＩＣチップが上記導線
パターン上に位置しないようにＩＣチップの位置決めを
行なうことを―徴とするＩＣチップの実装方法。(Bonding the IIIC chip to the tape carrier 1
A method for mounting an IC chip on an electronic device having a conductive wire pattern exposed on its surface, the method comprising: positioning the IC chip so that the IC chip is not located on the conductive wire pattern.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57135933A JPS5927560A (en) | 1982-08-04 | 1982-08-04 | Mounting method for ic chip |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57135933A JPS5927560A (en) | 1982-08-04 | 1982-08-04 | Mounting method for ic chip |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5927560A true JPS5927560A (en) | 1984-02-14 |
Family
ID=15163233
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57135933A Pending JPS5927560A (en) | 1982-08-04 | 1982-08-04 | Mounting method for ic chip |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5927560A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01170028A (en) * | 1987-12-25 | 1989-07-05 | Hitachi Ltd | Semiconductor device |
-
1982
- 1982-08-04 JP JP57135933A patent/JPS5927560A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01170028A (en) * | 1987-12-25 | 1989-07-05 | Hitachi Ltd | Semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5367435A (en) | Electronic package structure and method of making same | |
| US6956288B2 (en) | Semiconductor device with folded film substrate and display device using the same | |
| US6034437A (en) | Semiconductor device having a matrix of bonding pads | |
| US5870128A (en) | Light-emitting device assembly having in-line light-emitting device arrays and manufacturing method therefor | |
| JPH1012809A (en) | Multichip module | |
| JPS5927560A (en) | Mounting method for ic chip | |
| JP2643074B2 (en) | Electrical connection structure | |
| JPH06310759A (en) | Image pickup device | |
| JPH07263622A (en) | Semiconductor device | |
| US5657067A (en) | Printer drive IC and printhead using the same | |
| JPH04262590A (en) | Flexible circuit board | |
| KR960019683A (en) | Semiconductor devices | |
| JPH0730055A (en) | Multichip module-mounted printed wiring board | |
| JPH10107091A (en) | Mounting structure of electronic component and manufacture thereof | |
| JP2005217134A (en) | Composite board and composite board apparatus | |
| JP2687739B2 (en) | Power supply structure | |
| KR930000704B1 (en) | Driving ic roading method | |
| JPS634690A (en) | Thick film hybrid integrated circuit substrate | |
| JPH022024A (en) | Thermal head | |
| JPH06210884A (en) | Thermal head | |
| WO2002023963A2 (en) | Method and apparatus for surface mounting electrical devices | |
| JPS61280953A (en) | Thermal printing head | |
| JPH08290600A (en) | Thermal print head | |
| JP2002067368A (en) | Thermal head | |
| JPH08104017A (en) | Structure of thermal printing head and assembling thereof |