JPS59229686A - Ｉｃカ−ド - Google Patents
Ｉｃカ−ドInfo
- Publication number
- JPS59229686A JPS59229686A JP58103346A JP10334683A JPS59229686A JP S59229686 A JPS59229686 A JP S59229686A JP 58103346 A JP58103346 A JP 58103346A JP 10334683 A JP10334683 A JP 10334683A JP S59229686 A JPS59229686 A JP S59229686A
- Authority
- JP
- Japan
- Prior art keywords
- card
- integrated circuit
- circuit chip
- signal
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 claims abstract description 16
- 238000001514 detection method Methods 0.000 claims description 3
- 230000008054 signal transmission Effects 0.000 claims description 3
- 239000004020 conductor Substances 0.000 claims description 2
- 230000010365 information processing Effects 0.000 claims description 2
- 239000004642 Polyimide Substances 0.000 abstract description 2
- 239000011810 insulating material Substances 0.000 abstract description 2
- 239000004033 plastic Substances 0.000 abstract description 2
- 229920001721 polyimide Polymers 0.000 abstract description 2
- 239000004065 semiconductor Substances 0.000 abstract description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract 1
- 229910052782 aluminium Inorganic materials 0.000 abstract 1
- 229910052681 coesite Inorganic materials 0.000 abstract 1
- 229910052906 cristobalite Inorganic materials 0.000 abstract 1
- 230000008020 evaporation Effects 0.000 abstract 1
- 238000001704 evaporation Methods 0.000 abstract 1
- 150000004767 nitrides Chemical class 0.000 abstract 1
- 238000004806 packaging method and process Methods 0.000 abstract 1
- 229920001296 polysiloxane Polymers 0.000 abstract 1
- 239000000377 silicon dioxide Substances 0.000 abstract 1
- 235000012239 silicon dioxide Nutrition 0.000 abstract 1
- 229910052682 stishovite Inorganic materials 0.000 abstract 1
- 229910052905 tridymite Inorganic materials 0.000 abstract 1
- 239000003990 capacitor Substances 0.000 description 15
- 230000005540 biological transmission Effects 0.000 description 14
- 230000000903 blocking effect Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 230000001360 synchronised effect Effects 0.000 description 5
- 238000000034 method Methods 0.000 description 4
- 239000011521 glass Substances 0.000 description 3
- 230000004044 response Effects 0.000 description 3
- 230000002457 bidirectional effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 125000004122 cyclic group Chemical group 0.000 description 1
- -1 for example Substances 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 230000009291 secondary effect Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49855—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers for flat-cards, e.g. credit cards
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
- G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
- G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
- G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
- G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
- G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
- G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
- G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
- G06K19/07743—External electrical contacts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Theoretical Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Power Engineering (AREA)
- Credit Cards Or The Like (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は、集積回路チップをカード状基体に組込んで
なるＩＣカードに関する。
なるＩＣカードに関する。
近年の著しい半導体集積回路技術および実装技術の進歩
によシ、従来から広く用いられているクレジットカード
、キャッシュカード等と同様のグラスチック製カードに
情報処理機能を有する集積回路チップ（以下、ＩＣチッ
プという）、すなわち比較的簡単なＣＰＵおよびメモＩ
Ｊ ｔ−実装した、いわゆるＩＣカードが開発され実用
段階に達しつつある。
によシ、従来から広く用いられているクレジットカード
、キャッシュカード等と同様のグラスチック製カードに
情報処理機能を有する集積回路チップ（以下、ＩＣチッ
プという）、すなわち比較的簡単なＣＰＵおよびメモＩ
Ｊ ｔ−実装した、いわゆるＩＣカードが開発され実用
段階に達しつつある。
第１図はこのようなＩＣカードの一構成例を示すもので
、グラスチック製のカード状基体１に従来のクレジット
カード等の磁気カードとの互換性を確保するための磁気
ストライプ（図示せず）とＩＣエリア２が構成されてい
る。ＩＣエリア２は第１図（ｂ）にその断面を拡大して
示すように、カード状基体１に形成した凹部にスペーサ
３を介して固定した支持板４の内側面上にＩＣチップ５
を取付け、このＩＣチ、ｆｓの端子（デンディングパッ
ド）をリード線６を介して支持板４上に被着形成させた
５〜８個程度の電極７に接続し、これらの電極７全通し
てＩＣチップ５とＩＣカードリーグ等の外部装置との接
続をなすように構成されたものである。
、グラスチック製のカード状基体１に従来のクレジット
カード等の磁気カードとの互換性を確保するための磁気
ストライプ（図示せず）とＩＣエリア２が構成されてい
る。ＩＣエリア２は第１図（ｂ）にその断面を拡大して
示すように、カード状基体１に形成した凹部にスペーサ
３を介して固定した支持板４の内側面上にＩＣチップ５
を取付け、このＩＣチ、ｆｓの端子（デンディングパッ
ド）をリード線６を介して支持板４上に被着形成させた
５〜８個程度の電極７に接続し、これらの電極７全通し
てＩＣチップ５とＩＣカードリーグ等の外部装置との接
続をなすように構成されたものである。
しかしながら、このような構造ではＩＣチップ５上の端
子からリード線６を取出すためのスペースが必要である
ため、カードの厚みを小さくすることが困難であシ、ま
た実装工程がワイヤボンディングを含み複雑であるとい
う問題がある・さらに、多数の電極７と外部装置との接
続の信頼性を確保することが難しいことも欠点となって
いる。
子からリード線６を取出すためのスペースが必要である
ため、カードの厚みを小さくすることが困難であシ、ま
た実装工程がワイヤボンディングを含み複雑であるとい
う問題がある・さらに、多数の電極７と外部装置との接
続の信頼性を確保することが難しいことも欠点となって
いる。
この発明の目的は、薄形化に適した構造で、実装も容易
であシ、さらに外部装置との電気的接続を確実に行なう
ことができるＩＣカードを提供することである。
であシ、さらに外部装置との電気的接続を確実に行なう
ことができるＩＣカードを提供することである。
この発明は、ＩＣチップに電源大刀および信号の入出力
を兼ねる２個の端子を対向する２つの面に位置するよう
に設けるとともに、カード状基体の表裏両面にＩＣチッ
プの２個の端子と接続された電極を配設したことを特徴
としている。
を兼ねる２個の端子を対向する２つの面に位置するよう
に設けるとともに、カード状基体の表裏両面にＩＣチッ
プの２個の端子と接続された電極を配設したことを特徴
としている。
この発明によれば、ＩＣチップの端子をカード状基体上
の電極に直接接続できるため、従来のリード線によるポ
ンディングを用いた場合のようなボンディングのための
スペースが不要となシ、ＩＣカードの厚みをよシ薄くす
ることができる。また、煩雑なワイヤボンディングが不
要となることで実装が簡単となシ、工数の大幅な削減が
可能となる。
の電極に直接接続できるため、従来のリード線によるポ
ンディングを用いた場合のようなボンディングのための
スペースが不要となシ、ＩＣカードの厚みをよシ薄くす
ることができる。また、煩雑なワイヤボンディングが不
要となることで実装が簡単となシ、工数の大幅な削減が
可能となる。
さらに、電極数が少ないことを電極面積を大きくとれる
ことによって、外部装置との電気的接続が容易かつ確実
となシ、動作の信頼性を上げることができる。この場合
、副次的効果としてＩＣチップの端子が信号入出力のみ
ならず電源入力を兼ねているため、大きな電流が流れる
ことによる電極のクリーニング作用が期待できることも
信頼性の向上に寄与する。
ことによって、外部装置との電気的接続が容易かつ確実
となシ、動作の信頼性を上げることができる。この場合
、副次的効果としてＩＣチップの端子が信号入出力のみ
ならず電源入力を兼ねているため、大きな電流が流れる
ことによる電極のクリーニング作用が期待できることも
信頼性の向上に寄与する。
また、電極の形状、大きさの自由度が高いため、外部装
置側の電極配置、形状等を工夫することで、ＩＣカード
の挿入方向の制限を取シ除く、あるいは緩和することも
可能である。
置側の電極配置、形状等を工夫することで、ＩＣカード
の挿入方向の制限を取シ除く、あるいは緩和することも
可能である。
第２図はこの発明の一実施例に係るＩＣカードの断面図
である。図において、ＩＣチップ１０は対向する２つの
面上に電源入力および信号の入出力を兼ねる第１．第２
の端子１１．１２が形成されたもので、グラスチック等
の絶縁材料からなる２枚のカード状基体１３．１４によ
って保持され、かつ端子１１．１２はそれぞれカード状
基体１３．１４に形成された電極１５゜１６に接続され
ている。すなわち、カード状基体１３．１４はＩＣエリ
アに、径が２段階に変化する貫通孔を有し、この孔の径
大部を互いに対向させて接続剤にて貼合せられることに
よってＩＣチ、ゾ１０を挟持固定する。電極１５゜１６
はこの場合、カード状基体１３．１４の上記貫通孔の径
小部に充填された導電性エポキシ樹脂等の導電物質から
なシ、ＩＣチップ１０の端子１１．１２と後述する外部
装置とを接続する役割を果たす。
である。図において、ＩＣチップ１０は対向する２つの
面上に電源入力および信号の入出力を兼ねる第１．第２
の端子１１．１２が形成されたもので、グラスチック等
の絶縁材料からなる２枚のカード状基体１３．１４によ
って保持され、かつ端子１１．１２はそれぞれカード状
基体１３．１４に形成された電極１５゜１６に接続され
ている。すなわち、カード状基体１３．１４はＩＣエリ
アに、径が２段階に変化する貫通孔を有し、この孔の径
大部を互いに対向させて接続剤にて貼合せられることに
よってＩＣチ、ゾ１０を挟持固定する。電極１５゜１６
はこの場合、カード状基体１３．１４の上記貫通孔の径
小部に充填された導電性エポキシ樹脂等の導電物質から
なシ、ＩＣチップ１０の端子１１．１２と後述する外部
装置とを接続する役割を果たす。
第３図（ａ）（ｂ）はＩＣチップ１０１ｃモノリシツク
で構成した場合の端子１１．１２の配設構造の例を示す
もので、半導体基板３０の素子領域の上にあるアルミ等
の電極配線３１上に５１０２、ポリイミド、シリコン窒
化膜等からなる絶縁層３２を形成し、その上に第１の端
子１１を蒸着等によシ被着形成し、また基板３０の裏面
に第２の端子１２を蒸着形成している。ここで第２の端
子１２はアース端子となるもので、体）の例では基板３
０上のアース配線３１′と内部的に接続され、（ｂ）の
例では基板３０の側面上で導電性エポキシ樹脂等の導電
性接着物質３３、例えば銀ペーストによってアース配線
３１′と接続されている。
で構成した場合の端子１１．１２の配設構造の例を示す
もので、半導体基板３０の素子領域の上にあるアルミ等
の電極配線３１上に５１０２、ポリイミド、シリコン窒
化膜等からなる絶縁層３２を形成し、その上に第１の端
子１１を蒸着等によシ被着形成し、また基板３０の裏面
に第２の端子１２を蒸着形成している。ここで第２の端
子１２はアース端子となるもので、体）の例では基板３
０上のアース配線３１′と内部的に接続され、（ｂ）の
例では基板３０の側面上で導電性エポキシ樹脂等の導電
性接着物質３３、例えば銀ペーストによってアース配線
３１′と接続されている。
次に、ＩＣチップ１０の具体的な回路構成を説明する。
第４図（ａ）（ｂ）はＩＣチッｆ１０および外部装置２
０の回路構成を原理的に示すもので、体）は電圧駆動形
の例、（ｂ）は電流駆動形の例である。
０の回路構成を原理的に示すもので、体）は電圧駆動形
の例、（ｂ）は電流駆動形の例である。
第４図（ａ）において、外部装置２０はＩＣチッｆｘｏ
への電力供給を行なうための直流電圧源ｖｏと、送信デ
ータ信号Ｓ１に対応して電圧が０とＶｓとの２値に変化
する可変電圧源Ｖｓと、電流変化検出用の抵抗ｒと、直
流成分阻止用のコンデンサＣ１および受信データ信号Ｓ
２を得るセンスアンプＡ１とからなっている。
への電力供給を行なうための直流電圧源ｖｏと、送信デ
ータ信号Ｓ１に対応して電圧が０とＶｓとの２値に変化
する可変電圧源Ｖｓと、電流変化検出用の抵抗ｒと、直
流成分阻止用のコンデンサＣ１および受信データ信号Ｓ
２を得るセンスアンプＡ１とからなっている。
一方、ＩＣチ、プ１０はＣＰＵ 、メモリ等を含む負荷
回路ＲＬと、このＲＬに流れ込む電流変化を検出するた
めの直流成分阻止用のレベルシフト回路ＬＳおよび受信
データ信号８３を得るセンスアンｆＡ２と、送信データ
信号Ｓ４に応じて抵抗値がωとＲ８との２値に変化する
可変抵抗Ｒｓとからなっておシ、端子１１．１２を介し
て外部装置２０に接続されている。
回路ＲＬと、このＲＬに流れ込む電流変化を検出するた
めの直流成分阻止用のレベルシフト回路ＬＳおよび受信
データ信号８３を得るセンスアンｆＡ２と、送信データ
信号Ｓ４に応じて抵抗値がωとＲ８との２値に変化する
可変抵抗Ｒｓとからなっておシ、端子１１．１２を介し
て外部装置２０に接続されている。
今、外部装置２０よ、９ＩＣチツグ１０へ送信データ信
号Ｓ１が送られる場合を考える。この状態では可変抵抗
Ｒ８の値はωとされておシ、センスアンプＡ２の入力に
はピーク・ツウ・ビークれが増幅されて受信データ信号
Ｓ３として取出される。なお、ｒは抵抗ｒの抵抗値、Ｒ
Ｌは負荷回路九の等側内部抵抗を表わす。一方、逆にＩ
Ｃチップ１０よシ外部装置２０へ送信データＳ４が送ら
れる場合には、可変電圧源■８の電圧は０とされ、セン
スアンプＡ１の入力にはピーク・ツウ・ピークで （亙釦蓄−閂）・・・ なる方形波電圧が印加され、これが増幅されて受信デー
タ信号Ｓ２として取出される。■０は直流電圧源■ｏの
電圧を表わす０なお・負荷回路ＲＬの等側内部抵抗ＲＬ
はＩＣチップ１０の内部状態によらず、はぼ一定の値を
示すものとする。
号Ｓ１が送られる場合を考える。この状態では可変抵抗
Ｒ８の値はωとされておシ、センスアンプＡ２の入力に
はピーク・ツウ・ビークれが増幅されて受信データ信号
Ｓ３として取出される。なお、ｒは抵抗ｒの抵抗値、Ｒ
Ｌは負荷回路九の等側内部抵抗を表わす。一方、逆にＩ
Ｃチップ１０よシ外部装置２０へ送信データＳ４が送ら
れる場合には、可変電圧源■８の電圧は０とされ、セン
スアンプＡ１の入力にはピーク・ツウ・ピークで （亙釦蓄−閂）・・・ なる方形波電圧が印加され、これが増幅されて受信デー
タ信号Ｓ２として取出される。■０は直流電圧源■ｏの
電圧を表わす０なお・負荷回路ＲＬの等側内部抵抗ＲＬ
はＩＣチップ１０の内部状態によらず、はぼ一定の値を
示すものとする。
ちなみにＲＬ＝１００Ω、ｒ＝１００Ω、Ｒｓ＝５７５
Ω、Ｖ、＝０．４Ｖ、Ｖｏ＝５Ｖとすると、センスアン
プＡＩ＋Ａ２の入力電圧はいずれも０．２ Ｖ、、、と
なシ、センスアンプにて十分検知可能な電圧となる。
Ω、Ｖ、＝０．４Ｖ、Ｖｏ＝５Ｖとすると、センスアン
プＡＩ＋Ａ２の入力電圧はいずれも０．２ Ｖ、、、と
なシ、センスアンプにて十分検知可能な電圧となる。
一方、第４図（ｂｌの電流駆動形構成によれば、外部装
置２０はＩＣチップ１０へ電力供給を行なうだめの電流
源１．と、送信データ信号Ｓｌに対応して電流がＯとＩ
ｓとの２値に変化する可変電流源ｒｓと、電圧変化を検
出するだめの直流成分阻止用のコンデンサＣ１およびセ
ンスアンプＡ、とからなっている。ま７ｚ、ＩＣチップ
１０は負荷回路恥と、この負荷回路ＲＬに印加される電
圧変化を検出するだめの直流成分阻止用のレベルシフト
回路Ｌ８およびセンスアｙ ｆ Ａ２ ト、送信データ
信号Ｓ４に対応して抵抗値が０とＲ８との２値に変化す
る可変抵抗Ｒ，とからなっている。
置２０はＩＣチップ１０へ電力供給を行なうだめの電流
源１．と、送信データ信号Ｓｌに対応して電流がＯとＩ
ｓとの２値に変化する可変電流源ｒｓと、電圧変化を検
出するだめの直流成分阻止用のコンデンサＣ１およびセ
ンスアンプＡ、とからなっている。ま７ｚ、ＩＣチップ
１０は負荷回路恥と、この負荷回路ＲＬに印加される電
圧変化を検出するだめの直流成分阻止用のレベルシフト
回路Ｌ８およびセンスアｙ ｆ Ａ２ ト、送信データ
信号Ｓ４に対応して抵抗値が０とＲ８との２値に変化す
る可変抵抗Ｒ，とからなっている。
今、外部装置２０からＩＣチップ１０へ送信データＳ１
が送られる場合は、可変抵抗Ｒ８はＲｓ ”” Ｏ、す
なわち短絡状態とされておシ、センスアンｆＡ２の入力
にはピーク・ツウ・ピークでｌ５ＲＬｆｉる方形波電圧
が印加され、これが増幅されて受信データＳ３として取
出される。逆にＩＣチップ１０から外部装置４Ｑへ送信
データ８番が送られる場合は、可変電流源Ｉｓの電流が
０とされることにより、センスアンプＡ、の入力にピー
ク・ツウ・ピークでＩｏＲｓなる方形波電圧が印加され
、これが増幅されて受信データＳ３として取出される。
が送られる場合は、可変抵抗Ｒ８はＲｓ ”” Ｏ、す
なわち短絡状態とされておシ、センスアンｆＡ２の入力
にはピーク・ツウ・ピークでｌ５ＲＬｆｉる方形波電圧
が印加され、これが増幅されて受信データＳ３として取
出される。逆にＩＣチップ１０から外部装置４Ｑへ送信
データ８番が送られる場合は、可変電流源Ｉｓの電流が
０とされることにより、センスアンプＡ、の入力にピー
ク・ツウ・ピークでＩｏＲｓなる方形波電圧が印加され
、これが増幅されて受信データＳ３として取出される。
Ｒｔ、 ＝ １００Ω、Ｒｓ ＝ ８Ω、Ｉｏ ＝ ２
５ｍＡｓ Ｉｓ ＝ ２ｍＡとすれば、センスアンプ
Ａ□ＩＡ２の入力電圧は０．２Ｖ、ｐと、十分検知可能
な電圧となる。
５ｍＡｓ Ｉｓ ＝ ２ｍＡとすれば、センスアンプ
Ａ□ＩＡ２の入力電圧は０．２Ｖ、ｐと、十分検知可能
な電圧となる。
なお、上記説明では負荷回路ＲＬの等側内部抵抗ＲＬ’
ｔ”はぼ一定としたが、実際にはその内部動作状態の変
化に伴なって変化し、その変化はセンスアンプＡ２の入
力に誤差電圧として現われ、Ｓハの低下を招き、誤動作
の原因ともなる。Ｓ／Ｎ ｉ １０ ｄＢ以上確保する
ものとすると、送受信データ信号の周波数近傍以上の抵
抗ＲＬの変化は第４図（ａ）の電圧駆動形構成では±３
０％まで、また（ｂｌの電流駆動形構成では±２．５％
まで許容されることになり、（＆）の電圧駆動形構成の
方がＳハの点で有利となる。
ｔ”はぼ一定としたが、実際にはその内部動作状態の変
化に伴なって変化し、その変化はセンスアンプＡ２の入
力に誤差電圧として現われ、Ｓハの低下を招き、誤動作
の原因ともなる。Ｓ／Ｎ ｉ １０ ｄＢ以上確保する
ものとすると、送受信データ信号の周波数近傍以上の抵
抗ＲＬの変化は第４図（ａ）の電圧駆動形構成では±３
０％まで、また（ｂｌの電流駆動形構成では±２．５％
まで許容されることになり、（＆）の電圧駆動形構成の
方がＳハの点で有利となる。
負荷回路ＲＬの抵抗変化（負荷変動）によるセンスアン
プＡ２０入力電圧の変動を許容値以下に抑えるだめの方
策としては、例えば第５図（ａ）（ｂ）に示すように負
荷回路ＲＬと直列または並列にダミー抵抗Ｒｏを付加し
、ＲＬの変動による影響な少なくする方法がある。また
、第５図（ＩＬ）（ｂ）をさらに発展させ、第５図（ｃ
） （ｄ）に示すようにＲＬの変動を制御回路Ｃ０ＮＴ
よシ検出し、それに応じてダミー抵抗Ｒｎの値を変化さ
せることによって、負荷が常に本来の機能を発揮してい
るときの最大負荷近傍の一定値となるよう制御すれば一
層効果的である〇 別の方法としては、負荷回路ＲＬ自身に状態変化による
負荷変動の少ないものを用いるとか、あるいはデータ信
号の送受信時は例えばバッファメモリの書込み、読出し
動作など単純かつ負荷変動のよシ小さい動作のみを行な
い、それ以外の複雑でより大きい負荷変動を伴なう動作
は送受信時板外の状態において行なうなどの方法も有効
である。
プＡ２０入力電圧の変動を許容値以下に抑えるだめの方
策としては、例えば第５図（ａ）（ｂ）に示すように負
荷回路ＲＬと直列または並列にダミー抵抗Ｒｏを付加し
、ＲＬの変動による影響な少なくする方法がある。また
、第５図（ＩＬ）（ｂ）をさらに発展させ、第５図（ｃ
） （ｄ）に示すようにＲＬの変動を制御回路Ｃ０ＮＴ
よシ検出し、それに応じてダミー抵抗Ｒｎの値を変化さ
せることによって、負荷が常に本来の機能を発揮してい
るときの最大負荷近傍の一定値となるよう制御すれば一
層効果的である〇 別の方法としては、負荷回路ＲＬ自身に状態変化による
負荷変動の少ないものを用いるとか、あるいはデータ信
号の送受信時は例えばバッファメモリの書込み、読出し
動作など単純かつ負荷変動のよシ小さい動作のみを行な
い、それ以外の複雑でより大きい負荷変動を伴なう動作
は送受信時板外の状態において行なうなどの方法も有効
である。
あるものの同時には行なわない、いわゆるピンポン伝送
であるが、例えば第６図に示すようにセンスアンプ人の
前に自装置（ＩＣチップ１０または外部装置２０）よシ
送信したデータ信号を打消すためのハイブリッド回路ａ
ｙｂを挿入することによって、双方向同時伝送を行なう
ことも可能である。
であるが、例えば第６図に示すようにセンスアンプ人の
前に自装置（ＩＣチップ１０または外部装置２０）よシ
送信したデータ信号を打消すためのハイブリッド回路ａ
ｙｂを挿入することによって、双方向同時伝送を行なう
ことも可能である。
第７図は第４図（ａ）の電圧駆動形構成をよシ具体的に
示すもので、ＩＣチップ１ｏにおいてスイッチングトラ
ンジスタ（図示の例ではＭＯＳＦＥＴ ） １０２およ
び抵抗１０２は可変抵抗ＲＳニ、レベルシフト回路１０
３はレベルシフト回路り、Ｓ’に、抵抗１０４およびコ
ンパレータ；’１０５はセンスアンプＡ２にそれぞれ対
応し、また安定化電源１０６並びにここから電力の供給
を受ける同期発振器１０７、エンコーダ１０８、デコー
ダ１０９、コントローラおよびメモリ１１０は負荷回路
ＲＬに対地している。一方、外部装置２０において電源
２０１は電圧源Ｖｏに、抵抗２０２は抵抗ｒに、ドライ
バ２０３およびコンデンサ２０４は可変電圧源ＶＢに、
コンデンサ２０５はコンデンサｃ１に、また抵抗２０６
おヨヒコンノ４レータ２０７はセンスアンプＡ１に、そ
れぞれ対応している〇 さて、上記構成において、ＩＣチップ１０と外部装置２
０との間で送受されるデータ信号は、第８図に示すよう
にデータ信号部の初めに装置間でのクロック信号の同期
をとるだめのプリアンプル信号が付加されたもので、そ
の後に所望のデータ信号、さらに必要があればデータ信
号の後にＣＲＣ等の誤シ訂正符号が付加される。これら
の信号はクロック信号を重畳する形式の符号、例えば第
９図に示すようなマンチェスタ符号に変換されている。
示すもので、ＩＣチップ１ｏにおいてスイッチングトラ
ンジスタ（図示の例ではＭＯＳＦＥＴ ） １０２およ
び抵抗１０２は可変抵抗ＲＳニ、レベルシフト回路１０
３はレベルシフト回路り、Ｓ’に、抵抗１０４およびコ
ンパレータ；’１０５はセンスアンプＡ２にそれぞれ対
応し、また安定化電源１０６並びにここから電力の供給
を受ける同期発振器１０７、エンコーダ１０８、デコー
ダ１０９、コントローラおよびメモリ１１０は負荷回路
ＲＬに対地している。一方、外部装置２０において電源
２０１は電圧源Ｖｏに、抵抗２０２は抵抗ｒに、ドライ
バ２０３およびコンデンサ２０４は可変電圧源ＶＢに、
コンデンサ２０５はコンデンサｃ１に、また抵抗２０６
おヨヒコンノ４レータ２０７はセンスアンプＡ１に、そ
れぞれ対応している〇 さて、上記構成において、ＩＣチップ１０と外部装置２
０との間で送受されるデータ信号は、第８図に示すよう
にデータ信号部の初めに装置間でのクロック信号の同期
をとるだめのプリアンプル信号が付加されたもので、そ
の後に所望のデータ信号、さらに必要があればデータ信
号の後にＣＲＣ等の誤シ訂正符号が付加される。これら
の信号はクロック信号を重畳する形式の符号、例えば第
９図に示すようなマンチェスタ符号に変換されている。
外部装置２０内の別の回路により上記のプリアングル信
号等が付加され、さらに符号化された送信データ信号Ｓ
１は、ドライバ２０３、コンデンサ２０４を経てＩＣチ
、プ１０へ送られ、端子１１、コンデンサ１０３を介し
てコンパレータ１０５及び同期発振器１０７に印加され
る。上述の符号化信号よシクロツク信号を抽出するため
の回路金偏えた同期信号発振器１０７では、抽出したク
ロック信号と同期したよル高い周波数のクロック信号を
発生し、エンコーダ１０８、デコーダ１０９さらにコン
トロールおよびメモリ１１０に供給する。一方、レベル
シフト回路１０Ｂを通して検出されコンパレータ１０４
によシ整形および増幅された信号は、デコーダ１０９に
て復号化され、受信データ信号Ｓ３としてコントローラ
およびメモリ１１０に送られる。逆にＩＣチップ１０よ
シ外部装置２０に送信データ信号８４を送る場合は、７
リーランニング状態となった同期発振器１０７からのク
ロック信号を受けてコントローラおよびメモリ１１０で
プリアンプル信号等が付加された送信データ信号が生成
され、さらにエンコーダ１０８にて符号化された後、こ
の符号化信号によってトランジスタ１０１が０Ｎ１０Ｆ
Ｆされることによって、抵抗１０３に流れる電流が制御
される。この電流変化は端子１１゜１２を介して外部装
置２０に伝送され、コンデンサ２０５を経て抵抗２０６
及びコンパレータ２０７にて検出、増幅された後、外部
装置２０内の別の回路に供給される、また外部装置２０
よシＩＣチップ１０内に端子１１．１２ｆ介して供給さ
れた直流電力は、第９図に示すように端子１１の平均電
圧ＶＴよシ低い電圧ＶＤＤに安定化電源１０６にて変換
され、ＩＣチ、プ１０内の電源として供給される。
号等が付加され、さらに符号化された送信データ信号Ｓ
１は、ドライバ２０３、コンデンサ２０４を経てＩＣチ
、プ１０へ送られ、端子１１、コンデンサ１０３を介し
てコンパレータ１０５及び同期発振器１０７に印加され
る。上述の符号化信号よシクロツク信号を抽出するため
の回路金偏えた同期信号発振器１０７では、抽出したク
ロック信号と同期したよル高い周波数のクロック信号を
発生し、エンコーダ１０８、デコーダ１０９さらにコン
トロールおよびメモリ１１０に供給する。一方、レベル
シフト回路１０Ｂを通して検出されコンパレータ１０４
によシ整形および増幅された信号は、デコーダ１０９に
て復号化され、受信データ信号Ｓ３としてコントローラ
およびメモリ１１０に送られる。逆にＩＣチップ１０よ
シ外部装置２０に送信データ信号８４を送る場合は、７
リーランニング状態となった同期発振器１０７からのク
ロック信号を受けてコントローラおよびメモリ１１０で
プリアンプル信号等が付加された送信データ信号が生成
され、さらにエンコーダ１０８にて符号化された後、こ
の符号化信号によってトランジスタ１０１が０Ｎ１０Ｆ
Ｆされることによって、抵抗１０３に流れる電流が制御
される。この電流変化は端子１１゜１２を介して外部装
置２０に伝送され、コンデンサ２０５を経て抵抗２０６
及びコンパレータ２０７にて検出、増幅された後、外部
装置２０内の別の回路に供給される、また外部装置２０
よシＩＣチップ１０内に端子１１．１２ｆ介して供給さ
れた直流電力は、第９図に示すように端子１１の平均電
圧ＶＴよシ低い電圧ＶＤＤに安定化電源１０６にて変換
され、ＩＣチ、プ１０内の電源として供給される。
なお、この安定化電源１０６には、前述した等側内部抵
抗ヲｔ１は一定に保つためのダミー抵抗並びに必要があ
れば制御回路が内蔵されている。また、直流成分除去用
のレベルシフト回路１０３は、好ましくはトランジスタ
のＶＢＥあるいはダイオードの順方向電圧降下を利用し
たものが用いられるが、コントロ−ラ１０５の入力抵抗
が極めて大きいため、小容量のコンデンサを用いた場合
でも所望の帯域信号を通過させることが可能であシ、い
ずれの場合もモノリシックＩＣ内に構成す゛ることかで
きる。
抗ヲｔ１は一定に保つためのダミー抵抗並びに必要があ
れば制御回路が内蔵されている。また、直流成分除去用
のレベルシフト回路１０３は、好ましくはトランジスタ
のＶＢＥあるいはダイオードの順方向電圧降下を利用し
たものが用いられるが、コントロ−ラ１０５の入力抵抗
が極めて大きいため、小容量のコンデンサを用いた場合
でも所望の帯域信号を通過させることが可能であシ、い
ずれの場合もモノリシックＩＣ内に構成す゛ることかで
きる。
第１０図はＩＣチップ１０の他の構成例を示すもので、
第７図におけるトランジスタ１０１及び抵抗１０２の部
分はドライバ１１１に置換され、ドライバ１１１の出力
端はコンデンサ１１２を介して第１の端子１１に接続さ
れる。
第７図におけるトランジスタ１０１及び抵抗１０２の部
分はドライバ１１１に置換され、ドライバ１１１の出力
端はコンデンサ１１２を介して第１の端子１１に接続さ
れる。
また第７０におけるレベルシフト回路１０３と抵抗１０
４およびコンパレータ１０５の部分はコントロ−ラ１１
３に、・安定化電源１０６は昇圧安定化電源１１４およ
びコンデンサ１１５に同期発振器１０７は発振器１１６
に、それぞれ置換されている。送受されるデータ信号は
第１１図に示すように例えば−ダイ７工、；４−ｐ、’
符号に符号化されておシ、デコーダ１０９では自励発振
している発振器１１６からのクロック信号を用いてブイ
−７、、、ズ“符号のパルス幅をカウントすることによ
シ復号を行ない、受信データ信号ｓ３金出力する。同様
に、コントローラおよびメモリ１１０からの送信データ
信号ｓ４はエンコーダ１０８にて、発振器１１６からの
クロック信号によシダイフェーズ符号に符号化され、適
切な出力インピーダンスを有するドライバ１１１にて増
幅された後、コンデンサ１１２を介して第１の端子１１
にＡＣ結合される。一方、昇圧安定化電源１１４の出方
は第１１図のダイフェーズ符号の平均レベルＶＴと同じ
電圧となるよう昇圧安定化されておシ、コンパレータ１
１３の基準電圧として用いられる。従って、コンパレー
タ１１３の信号入力端は、第７図に見られるような直流
成分阻止用レベルシフト回路１０３を介することなく第
１の端子１１に直結されている。なお、本実施例ではコ
ンデンサ１１２゜１１５として比較的大容量のものが必
要であるため、現状の技術レベルではチップコンデンサ
等を用いたハイブリッド構成となる。
４およびコンパレータ１０５の部分はコントロ−ラ１１
３に、・安定化電源１０６は昇圧安定化電源１１４およ
びコンデンサ１１５に同期発振器１０７は発振器１１６
に、それぞれ置換されている。送受されるデータ信号は
第１１図に示すように例えば−ダイ７工、；４−ｐ、’
符号に符号化されておシ、デコーダ１０９では自励発振
している発振器１１６からのクロック信号を用いてブイ
−７、、、ズ“符号のパルス幅をカウントすることによ
シ復号を行ない、受信データ信号ｓ３金出力する。同様
に、コントローラおよびメモリ１１０からの送信データ
信号ｓ４はエンコーダ１０８にて、発振器１１６からの
クロック信号によシダイフェーズ符号に符号化され、適
切な出力インピーダンスを有するドライバ１１１にて増
幅された後、コンデンサ１１２を介して第１の端子１１
にＡＣ結合される。一方、昇圧安定化電源１１４の出方
は第１１図のダイフェーズ符号の平均レベルＶＴと同じ
電圧となるよう昇圧安定化されておシ、コンパレータ１
１３の基準電圧として用いられる。従って、コンパレー
タ１１３の信号入力端は、第７図に見られるような直流
成分阻止用レベルシフト回路１０３を介することなく第
１の端子１１に直結されている。なお、本実施例ではコ
ンデンサ１１２゜１１５として比較的大容量のものが必
要であるため、現状の技術レベルではチップコンデンサ
等を用いたハイブリッド構成となる。
また、以上の説明ではデータ信号を基底帯域のまま伝送
しているが、ＦＭ 、 ＡＭ 、 ＰＭ等の変調波に変
換した後、直流電力に重畳してもよいことは勿論である
。特にその変調に際し、搬送波を短波、Ｈ短波等高周波
に選べば、コンデンサ１１２．１１５等は容量の小さな
もので済み、工Ｃチップ内に形成することも容易となる
。
しているが、ＦＭ 、 ＡＭ 、 ＰＭ等の変調波に変
換した後、直流電力に重畳してもよいことは勿論である
。特にその変調に際し、搬送波を短波、Ｈ短波等高周波
に選べば、コンデンサ１１２．１１５等は容量の小さな
もので済み、工Ｃチップ内に形成することも容易となる
。
第１２図はこの発明に係るＩＣカードの構造の他の例を
示すもので、ＩＣチップ１０およびその端子１１．１２
は第２図、第３図で説明したものと同様である。
示すもので、ＩＣチップ１０およびその端子１１．１２
は第２図、第３図で説明したものと同様である。
第１２図（ａ）においては、電極２２．２３はカード状
基体２１の表裏全面に形成され、導電ゴムのような可撓
性を有する導電性部材２４゜２５によってＩＣチップ１
ｏの端子１１，１２と接続されている。
基体２１の表裏全面に形成され、導電ゴムのような可撓
性を有する導電性部材２４゜２５によってＩＣチップ１
ｏの端子１１，１２と接続されている。
第１２図（ｂ）は第１２図（ａ）の導電ゴム等の代シに
スプリング接点２６．２７を用いて電極２２゜２３と端
子１１．１２とを接続したものである。
スプリング接点２６．２７を用いて電極２２゜２３と端
子１１．１２とを接続したものである。
第１２図（Ｃ）は電極２２．２３の内面に突起２２ｈ、
２３ａを一体的に形成し、突起２２ｔｈと２３ａとの間
にＩＣチップ１０ｆ挾んで電極２２．２３と端子１１．
１２との接続をなすようにしたものである。
２３ａを一体的に形成し、突起２２ｔｈと２３ａとの間
にＩＣチップ１０ｆ挾んで電極２２．２３と端子１１．
１２との接続をなすようにしたものである。
第１２図（ｄ）は電極２２．２３をカード状基体２１の
一部に設けた魚具外は第２図（ＩＬ）のものと同様であ
る。
一部に設けた魚具外は第２図（ＩＬ）のものと同様であ
る。
第１２図（ｅ）は電極２２．２３を導電ゴムあるいは導
電プラスチックのような可撓性を有する導電性部材で形
成してＩＣチップ１ｏの端子１１．１２と直接接続した
例である。この場合、カード状基体２１も軟質ゴムのよ
うな可撓性材料で形成すれば、全体として可撓性のある
ＩＣカードとなる。
電プラスチックのような可撓性を有する導電性部材で形
成してＩＣチップ１ｏの端子１１．１２と直接接続した
例である。この場合、カード状基体２１も軟質ゴムのよ
うな可撓性材料で形成すれば、全体として可撓性のある
ＩＣカードとなる。
この発明に係るＩＣカードの具体的□な構造はその他種
々変形でき、例えば電極２２．２３と端子１１．１２と
の接続にワイヤーを用いてもよい。
々変形でき、例えば電極２２．２３と端子１１．１２と
の接続にワイヤーを用いてもよい。
ところで、第７図あるいは第１０図の回路構成では、Ｉ
Ｃカードを外部装置２ｏに表裏逆に挿入した場合、逆方
向に電流が流れＩＣチ、プ１０内の回路を破損するおそ
れがある。第１３図はＩＣカードを表裏逆に挿入可能と
する実施流電力およびデータ信号を供給するようにした
ものである。このような構成にすると、ＩＣカードを表
裏逆に外部装置２ｏに挿入したとしても回路が破壊され
ることはなく、さらに外部装置２０側にてＩＣカードを
挿入した時にＩＣチツブ１０内に流れ入む電流を検出し
て、適正な電流が流れている場合にはそのままデータ信
号伝送を開始し、逆に適正な電流が流れていない時は、
外部装置２０内にてＩＣチ、プ１ｏの端子１１．１２と
の接続の向きを自動的に逆になるよう切シ替え、適正な
電流が流れ始めたことを確認した後、データ信号伝送を
開始することも可能である。
Ｃカードを外部装置２ｏに表裏逆に挿入した場合、逆方
向に電流が流れＩＣチ、プ１０内の回路を破損するおそ
れがある。第１３図はＩＣカードを表裏逆に挿入可能と
する実施流電力およびデータ信号を供給するようにした
ものである。このような構成にすると、ＩＣカードを表
裏逆に外部装置２ｏに挿入したとしても回路が破壊され
ることはなく、さらに外部装置２０側にてＩＣカードを
挿入した時にＩＣチツブ１０内に流れ入む電流を検出し
て、適正な電流が流れている場合にはそのままデータ信
号伝送を開始し、逆に適正な電流が流れていない時は、
外部装置２０内にてＩＣチ、プ１ｏの端子１１．１２と
の接続の向きを自動的に逆になるよう切シ替え、適正な
電流が流れ始めたことを確認した後、データ信号伝送を
開始することも可能である。
第１４図はこうした構成のＩＣチップ１０ｆいわゆる電
子コインに応用した実施例を示すもので、２枚の円形カ
ード状基体４１．４２の間にＩＣチップ１０を挟持固定
し、ＩＣチツｆｌＯの端子１１．１２を電極１５．１６
に接続している。このようなコインは表裏を一切意識す
ることなく、自動販売機等に通常のコインと同様に使用
することができる。
子コインに応用した実施例を示すもので、２枚の円形カ
ード状基体４１．４２の間にＩＣチップ１０を挟持固定
し、ＩＣチツｆｌＯの端子１１．１２を電極１５．１６
に接続している。このようなコインは表裏を一切意識す
ることなく、自動販売機等に通常のコインと同様に使用
することができる。
第１図（ａ）〜（１））は従来のＩＣカードの÷弁醤芒
僧ｕ面図および要部拡大断面図、第２図はこの発明の一
実施例に係るＩＣカードの構造を示す断面図、第３図（
ＩＬ） （ｂ）はＩＣチップの具体的構造を示す断面図
、第４図（ａ）（ｂ）は電圧駆動型および電流駆動屋Ｉ
Ｃテ、ｆとそれに接続される外部装置の原理的回路構成
を示す図、第５図（ａ）〜（ｄ）はダミー抵抗による負
荷回路の等側内部抵抗の変動補償方法を説明するだめの
図、第６図は同時双方向伝送を行なうための構成を示す
図、第７図は第４図（ａ）の構成に基く具体例を示す図
、第８図は伝送データ信号のフォーマツ）１示す図、第
９図はデータ信号をマンチェスタ符号化した一例な示す
図、第１０図は第４図（＆）の構成に基く他の具体例を
示す図、第１１図は第１０図におけるデータ信号のダイ
フェーズ符号化の例を示す図、第１２図（ａ）〜（ｅ）
はこの発明の他の実施例に係るＩＣカードの断面図、第
１３図は表裏逆に挿入可能としたＩＣカードにおけるＩ
Ｃチップの回路構成の一部を示す図、第１４図（ａ）
（ｂ）はこの発明のＩＣカードを電子コインに適用した
例を示す平面図および断面図である。 １０・・・ＩＣチップ、１１ 、１２−・・端子、２０
・・・外部装置、１３．１４．２１．４１．４２・・・
カード状基体、１５，１６．２２．２３・・・電極、２
４．２５・・・導電コム、２６．２７・・・スプリング
接点、１０１，１０２，１１１，１１２・・・信号送出
手段、１０３，１０４，１０５，１１３−・・信号検出
手段％ １０Ｂ、１０９．１１０・・・信号処理手段。 出願人代理人 弁理士 鈴 江 武 彦第１図 （１）） 第２図 第１１図 第１３図 第１４図 （ａ）
僧ｕ面図および要部拡大断面図、第２図はこの発明の一
実施例に係るＩＣカードの構造を示す断面図、第３図（
ＩＬ） （ｂ）はＩＣチップの具体的構造を示す断面図
、第４図（ａ）（ｂ）は電圧駆動型および電流駆動屋Ｉ
Ｃテ、ｆとそれに接続される外部装置の原理的回路構成
を示す図、第５図（ａ）〜（ｄ）はダミー抵抗による負
荷回路の等側内部抵抗の変動補償方法を説明するだめの
図、第６図は同時双方向伝送を行なうための構成を示す
図、第７図は第４図（ａ）の構成に基く具体例を示す図
、第８図は伝送データ信号のフォーマツ）１示す図、第
９図はデータ信号をマンチェスタ符号化した一例な示す
図、第１０図は第４図（＆）の構成に基く他の具体例を
示す図、第１１図は第１０図におけるデータ信号のダイ
フェーズ符号化の例を示す図、第１２図（ａ）〜（ｅ）
はこの発明の他の実施例に係るＩＣカードの断面図、第
１３図は表裏逆に挿入可能としたＩＣカードにおけるＩ
Ｃチップの回路構成の一部を示す図、第１４図（ａ）
（ｂ）はこの発明のＩＣカードを電子コインに適用した
例を示す平面図および断面図である。 １０・・・ＩＣチップ、１１ 、１２−・・端子、２０
・・・外部装置、１３．１４．２１．４１．４２・・・
カード状基体、１５，１６．２２．２３・・・電極、２
４．２５・・・導電コム、２６．２７・・・スプリング
接点、１０１，１０２，１１１，１１２・・・信号送出
手段、１０３，１０４，１０５，１１３−・・信号検出
手段％ １０Ｂ、１０９．１１０・・・信号処理手段。 出願人代理人 弁理士 鈴 江 武 彦第１図 （１）） 第２図 第１１図 第１３図 第１４図 （ａ）
Claims (1)
- 【特許請求の範囲】 ゛（１）情報処理機能を持つ集積回路チップをカード状
基体に組込んでなるＩＣカードにおいて、前記集積回路
チップは電源入力および信号の入出力を兼ねる２個の端
子が対向する２つの面にそれぞれ形成され、前記カード
状基体の表裏両面に前記集積回路チップの２個の端子と
接続された電極がそれぞれ配設されていることを特徴と
するＩＣカード。 （２）集積回路チップは前記端子を介して外部装置よシ
供給される電源入力に重畳された信号を検出する信号検
出手段と、前記端子に前記外部装置へ伝達すべき信号を
送出する信号送出手段と、前記信号検出手段で検出され
た信号を処理するとともに、前記信号送出手段から送出
する信号を生成する信号処理手段とを含むものであるこ
とを特徴とする特許請求の範囲第１項記載のＩＣカード
。 （３）集積回路チップと外部装置との間の信号の送受お
よび外部装置から集積回路チップへの電力供給は、前記
端子に接続されたダイオードを介して行なわれることを
特徴とする特許請求の範囲第１項または第２項記載のＩ
Ｃカード。 （４）集積回路チップは信号送出手段の最終段を除く回
路部分の消費電力をその内部動作状態の変化によらずほ
ぼ一定とするためのダミー抵抗を含むものであることを
特徴とする特許請求の範囲第２項記載のＩＣカード。 （５）ダミー抵抗は可変抵抗であることを特徴とする特
許請求の範囲第４項記載のＩＣカード。 （６）集積回路チップは信号の送受信時は負荷変動のよ
シ小さい限定された動作のみを行なうものであることを
特徴とする特許請求の範囲第１項〜第４項のいずれかに
記載のＩＣカード。 （７）集積回路チップはモノリシック構造であることを
特徴とする特許請求の範囲第１項〜第４項、第５項のい
ずれかに記載のＩＣカード。 （８）集積回路テップは２枚のカード状基体に挟持固定
され、カード状基体は集積回路チップの両端子に対向し
た位置に貫通孔を有し、この貫通孔に導電物質が充填さ
れて電極が形成されていることを特徴とする特許請求の
範囲第１項記載のＩＣカード。 （９） 電極はカード状基体の表裏全面に形成されて
いることを特徴とする特許請求の範囲第１項記載のＩＣ
カード。 αＱ 電極は可撓性を有する導電性部材を介して集積回
路ｔツノの端子に接続されていることを特徴とする特許
請求の範囲第１項または第９項記載のＩＣカード。 α埠 電極はスプリング接点によって集積回路チップの
端子と接続されていることを特徴とする特許請求の範囲
第１項または第９項記載のＩＣカード。 （２）電極はその内面に突起を有し、この突起の間に集
積回路チップを挾んで集積回路チップの端子と接続され
ていることを特徴とする特許請求の範囲第１項または第
９項記載のＩＣカード。 （６） 電極は可撓性を有する導電性部材によって形成
され、集積回路テップの端子と直接接続されていること
を特徴とする特許請求の範囲第１項または第９項記載の
ＩＣカードＯ α→ カード状基体は円形状に形成されていることを特
徴とする特許請求の範囲第１項または第８項記載のＩＣ
カード。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58103346A JPS59229686A (ja) | 1983-06-09 | 1983-06-09 | Ｉｃカ−ド |
| US06/618,381 US4621190A (en) | 1983-06-09 | 1984-06-07 | Card with an IC module |
| FR8409075A FR2547457B1 (fr) | 1983-06-09 | 1984-06-08 | Carte avec un module de circuit integre |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58103346A JPS59229686A (ja) | 1983-06-09 | 1983-06-09 | Ｉｃカ−ド |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59229686A true JPS59229686A (ja) | 1984-12-24 |
| JPH0233198B2 JPH0233198B2 (ja) | 1990-07-25 |
Family
ID=14351572
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58103346A Granted JPS59229686A (ja) | 1983-06-09 | 1983-06-09 | Ｉｃカ−ド |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US4621190A (ja) |
| JP (1) | JPS59229686A (ja) |
| FR (1) | FR2547457B1 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01204795A (ja) * | 1988-02-10 | 1989-08-17 | Fuji Photo Film Co Ltd | Ｉｃカード及びｉｃカードを使用する装置 |
| JP2015502651A (ja) * | 2011-09-30 | 2015-01-22 | インテル・コーポレーション | ３ｄ集積回路積層体の層間通信 |
Families Citing this family (53)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2584235B1 (fr) * | 1985-06-26 | 1988-04-22 | Bull Sa | Procede de montage d'un circuit integre sur un support, dispositif en resultant et son application a une carte a microcircuits electroniques |
| US4889980A (en) * | 1985-07-10 | 1989-12-26 | Casio Computer Co., Ltd. | Electronic memory card and method of manufacturing same |
| JPH0751390B2 (ja) * | 1985-07-10 | 1995-06-05 | カシオ計算機株式会社 | Ｉｃカ−ド |
| IT1214634B (it) * | 1985-10-23 | 1990-01-18 | Pentasystem Srl | Supporto per carta o tesserino in materiale plastico inglobante un circuito integrato di memoria. |
| JPS62229491A (ja) * | 1986-03-31 | 1987-10-08 | Toshiba Corp | 携帯可能記録媒体の読取り／書込み装置 |
| FR2608293B1 (fr) * | 1986-12-12 | 1990-12-28 | Petit Jean P | Acces a un dispositif comportant un circuit electronique a l'aide de deux contacts et dispositifs associes |
| FR2611945B1 (fr) * | 1987-03-06 | 1991-07-12 | Medina Jean Bertrand | Dispositif et procede pour l'enregistrement, la conservation et la consultation limitee d'informations confidentielles relatives a un objet, et jeton pour la mise en oeuvre du procede |
| DE3713251C2 (de) * | 1987-04-18 | 1996-04-11 | Mannesmann Kienzle Gmbh | Vorrichtung zur Übertragung und Speicherung von Energie und Informationen in einen kartenförmig ausgebildeten, mobilen Datenträger |
| FR2624635B1 (fr) * | 1987-12-14 | 1991-05-10 | Sgs Thomson Microelectronics | Support de composant electronique pour carte memoire et produit ainsi obtenu |
| USRE36356E (en) * | 1987-12-14 | 1999-10-26 | Sgs-Thomson Microelectronics S.A. | Electronic component support for memory card and product obtained thereby |
| GB8819481D0 (en) * | 1988-08-16 | 1988-09-21 | Plus 5 Eng Ltd | Portable memory device |
| USRE35578E (en) * | 1988-12-12 | 1997-08-12 | Sgs-Thomson Microelectronics, Inc. | Method to install an electronic component and its electrical connections on a support, and product obtained thereby |
| US4931991A (en) * | 1988-12-22 | 1990-06-05 | Amp Incorporated | Machine readable memory card with capacitive interconnect |
| JP2859288B2 (ja) | 1989-03-20 | 1999-02-17 | 株式会社日立製作所 | 半導体集積回路装置及びその製造方法 |
| WO1990014626A1 (en) * | 1989-05-15 | 1990-11-29 | Dallas Semiconductor Corporation | Systems with data-token/one-wire-bus |
| US6016255A (en) * | 1990-11-19 | 2000-01-18 | Dallas Semiconductor Corp. | Portable data carrier mounting system |
| US5045675A (en) * | 1989-05-15 | 1991-09-03 | Dallas Semiconductor Corporation | Serial port interface to low-voltage low-power data module |
| US5210846B1 (en) * | 1989-05-15 | 1999-06-29 | Dallas Semiconductor | One-wire bus architecture |
| US5157244A (en) * | 1989-12-19 | 1992-10-20 | Amp Incorporated | Smart key system |
| US5619066A (en) | 1990-05-15 | 1997-04-08 | Dallas Semiconductor Corporation | Memory for an electronic token |
| US5994770A (en) * | 1991-07-09 | 1999-11-30 | Dallas Semiconductor Corporation | Portable electronic data carrier |
| US5552999A (en) * | 1991-07-09 | 1996-09-03 | Dallas Semiconductor Corp | Digital histogram generator systems and methods |
| US5638418A (en) * | 1993-02-05 | 1997-06-10 | Dallas Semiconductor Corporation | Temperature detector systems and methods |
| FR2686997B1 (fr) * | 1992-01-30 | 1994-04-01 | Gemplus Card International | Carte a puce a deux contacts et procede de communication avec un lecteur de carte. |
| US5374818A (en) * | 1992-03-09 | 1994-12-20 | Control Module Inc. | Identification means with integral memory device |
| USRE42773E1 (en) * | 1992-06-17 | 2011-10-04 | Round Rock Research, Llc | Method of manufacturing an enclosed transceiver |
| US7158031B2 (en) | 1992-08-12 | 2007-01-02 | Micron Technology, Inc. | Thin, flexible, RFID label and system for use |
| DE69426053T2 (de) * | 1993-10-08 | 2001-06-21 | Valtac Alex Beaud | Speicheranordnung |
| US5848541A (en) * | 1994-03-30 | 1998-12-15 | Dallas Semiconductor Corporation | Electrical/mechanical access control systems |
| US5831827A (en) * | 1994-04-28 | 1998-11-03 | Dallas Semiconductor Corporation | Token shaped module for housing an electronic circuit |
| US5604343A (en) * | 1994-05-24 | 1997-02-18 | Dallas Semiconductor Corporation | Secure storage of monetary equivalent data systems and processes |
| US5679944A (en) * | 1994-06-15 | 1997-10-21 | Dallas Semiconductor Corporation | Portable electronic module having EPROM memory, systems and processes |
| DE4437844C2 (de) * | 1994-10-22 | 2001-03-08 | Cubit Electronics Gmbh | Kontaktloser Datenträger und Verfahren zu seiner Herstellung |
| US5615130A (en) * | 1994-12-14 | 1997-03-25 | Dallas Semiconductor Corp. | Systems and methods to gather, store and transfer information from electro/mechanical tools and instruments |
| US6001211A (en) * | 1995-07-18 | 1999-12-14 | Oki Electric Industry Co., Ltd. | Method of producing a tag device with IC capacitively coupled to antenna |
| US5862354A (en) * | 1996-03-05 | 1999-01-19 | Dallas Semiconductor Corporation | Universal asynchronous receiver/transmitter (UART) slave device containing an identifier for communication on a one-wire bus |
| US6339385B1 (en) * | 1997-08-20 | 2002-01-15 | Micron Technology, Inc. | Electronic communication devices, methods of forming electrical communication devices, and communication methods |
| EP0964361A1 (en) * | 1998-06-08 | 1999-12-15 | International Business Machines Corporation | Protection of sensitive information contained in integrated circuit cards |
| EP0964360B1 (en) * | 1998-06-08 | 2003-08-27 | International Business Machines Corporation | Automatic data recovery of integrated circuit cards |
| DE19840248A1 (de) * | 1998-09-03 | 2000-03-16 | Fraunhofer Ges Forschung | Schaltungschip mit spezifischer Anschlußflächenanordnung |
| FR2784210B1 (fr) * | 1998-10-02 | 2001-09-14 | Gemplus Card Int | Carte a puce sans contact comportant des moyens d'inhibition |
| US6685338B1 (en) | 2002-02-20 | 2004-02-03 | Buztronics, Inc. | Flashing coin |
| JP4411199B2 (ja) * | 2002-04-26 | 2010-02-10 | 株式会社ルネサステクノロジ | 半導体装置及びｉｃカード |
| JP2004241754A (ja) * | 2002-07-16 | 2004-08-26 | Chem Art Technol:Kk | 基板処理方法及び基板処理装置 |
| JP2005026743A (ja) * | 2003-06-30 | 2005-01-27 | Matsushita Electric Ind Co Ltd | アンテナ一体型非接触ｉｃカード読取／書込装置 |
| DE10356367B4 (de) * | 2003-11-28 | 2009-06-10 | Georg Bernitz | Verfahren zur Herstellung eines Bauelements und Bauelement |
| US8649820B2 (en) | 2011-11-07 | 2014-02-11 | Blackberry Limited | Universal integrated circuit card apparatus and related methods |
| USD703208S1 (en) | 2012-04-13 | 2014-04-22 | Blackberry Limited | UICC apparatus |
| US8936199B2 (en) | 2012-04-13 | 2015-01-20 | Blackberry Limited | UICC apparatus and related methods |
| USD701864S1 (en) | 2012-04-23 | 2014-04-01 | Blackberry Limited | UICC apparatus |
| TWM435771U (en) * | 2012-04-27 | 2012-08-11 | Giga Solar Materials Corp | Card type solar charger |
| USD729808S1 (en) * | 2013-03-13 | 2015-05-19 | Nagrastar Llc | Smart card interface |
| USD780763S1 (en) * | 2015-03-20 | 2017-03-07 | Nagrastar Llc | Smart card interface |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2304965A2 (fr) * | 1974-03-25 | 1976-10-15 | Innovation Ste Int | Procede et dispositif de commande electronique |
| US4004133A (en) * | 1974-12-30 | 1977-01-18 | Rca Corporation | Credit card containing electronic circuit |
| US4001550A (en) * | 1975-12-04 | 1977-01-04 | Schatz Vernon L | Universal funds transfer and identification card |
| FR2403695A1 (fr) * | 1977-09-16 | 1979-04-13 | Cii Honeywell Bull | Dispositif pour assurer l'alimentation et la transmission de signaux electriques entre deux dispositifs par l'intermediaire de contacts en nombre reduit |
| DE2920012B1 (de) * | 1979-05-17 | 1980-11-20 | Gao Ges Automation Org | Ausweiskarte mit IC-Baustein und Verfahren zur Herstellung einer derartigen Ausweiskarte |
| DE3029939A1 (de) * | 1980-08-07 | 1982-03-25 | GAO Gesellschaft für Automation und Organisation mbH, 8000 München | Ausweiskarte mit ic-baustein und verfahren zu ihrer herstellung |
| DE3153768C2 (de) * | 1981-04-14 | 1995-11-09 | Gao Ges Automation Org | Ausweiskarte |
| FR2505091A1 (fr) * | 1981-04-30 | 1982-11-05 | Cii Honeywell Bull | Dispositif de protection des circuits electroniques tels que des circuits integres a l'encontre des charges electrostatiques |
| US4483067A (en) * | 1981-09-11 | 1984-11-20 | U.S. Philips Corporation | Method of manufacturing an identification card and an identification manufactured, for example, by this method |
| US4447716A (en) * | 1982-03-01 | 1984-05-08 | Seiichiro Aigo | Information card |
| US4480178A (en) * | 1983-04-04 | 1984-10-30 | At&T Information Systems | Tuning arrangement for interfacing credit card-like device to a reader system |
-
1983
- 1983-06-09 JP JP58103346A patent/JPS59229686A/ja active Granted
-
1984
- 1984-06-07 US US06/618,381 patent/US4621190A/en not_active Expired - Lifetime
- 1984-06-08 FR FR8409075A patent/FR2547457B1/fr not_active Expired
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01204795A (ja) * | 1988-02-10 | 1989-08-17 | Fuji Photo Film Co Ltd | Ｉｃカード及びｉｃカードを使用する装置 |
| JP2015502651A (ja) * | 2011-09-30 | 2015-01-22 | インテル・コーポレーション | ３ｄ集積回路積層体の層間通信 |
Also Published As
| Publication number | Publication date |
|---|---|
| US4621190A (en) | 1986-11-04 |
| JPH0233198B2 (ja) | 1990-07-25 |
| FR2547457B1 (fr) | 1986-07-18 |
| FR2547457A1 (fr) | 1984-12-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS59229686A (ja) | Ｉｃカ−ド | |
| US9305861B2 (en) | Method and system for electrically coupling a chip to chip package | |
| JP3828581B2 (ja) | 半導体装置及びその製造方法 | |
| US20030094697A1 (en) | Circuit substrate and its manufacturing method | |
| US20010039075A1 (en) | Method for Capacitively Coupling Electronic Devices | |
| US20150303142A1 (en) | Semiconductor device and manufacturing method for the same | |
| TW201234556A (en) | Enhanced stacked microelectronic assemblies with central contacts and improved ground or power distribution | |
| JPH05268535A (ja) | 視覚センサー | |
| US20230206017A1 (en) | Biometric imaging module and method for manufacturing a biometric imaging module | |
| TW201801197A (zh) | 超音波式指紋辨識模組及其製造方法 | |
| JP2004537816A (ja) | コンタクトのアレイを有するデータキャリア | |
| US20030222342A1 (en) | Multi-chip package | |
| JPH0946566A (ja) | 電子内視鏡用固体撮像装置 | |
| JPH0233197B2 (ja) | ||
| JP4070176B2 (ja) | 球状半導体装置 | |
| US6365440B1 (en) | Method for contacting a circuit chip | |
| CN109314827A (zh) | 安装结构体、超声波器件、超声波检测头、超声波装置以及电子设备 | |
| US20230163702A1 (en) | Piezoelectric device | |
| WO2005053024A1 (ja) | マルチチップ型半導体装置 | |
| TW515063B (en) | IC package device capable of improving signal quality | |
| JP2000259805A (ja) | Ｉｃカード | |
| JPH06268151A (ja) | 半導体装置 | |
| JP4598113B2 (ja) | Ｉｃカード | |
| JPH10107204A (ja) | 半導体装置及びその製造方法 | |
| KR200333219Y1 (ko) | 스마트카드의 알에프 안테나와 아이씨칩의 단자연결구조 |