JPS5922354A - Icカ−ド - Google Patents
Icカ−ドInfo
- Publication number
- JPS5922354A JPS5922354A JP57132512A JP13251282A JPS5922354A JP S5922354 A JPS5922354 A JP S5922354A JP 57132512 A JP57132512 A JP 57132512A JP 13251282 A JP13251282 A JP 13251282A JP S5922354 A JPS5922354 A JP S5922354A
- Authority
- JP
- Japan
- Prior art keywords
- card
- charges
- terminals
- resistance
- ground terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003973 paint Substances 0.000 claims description 2
- 230000015556 catabolic process Effects 0.000 abstract 2
- 230000003068 static effect Effects 0.000 description 8
- 230000006378 damage Effects 0.000 description 3
- 230000005611 electricity Effects 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 239000004020 conductor Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Credit Cards Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明はICカードに関するものであり、特にメモリ
やデータ処理回路等の電子回路る一内蔵したIC素子(
LSI 、超LSIをも含む)を埋設されたカードに関
する。
やデータ処理回路等の電子回路る一内蔵したIC素子(
LSI 、超LSIをも含む)を埋設されたカードに関
する。
カード本体にIC素子を埋設したカードは、ICカード
やクレジットカード、銀行カード等の個人識別カードと
して利用されていると共に、その他の分野に広く利用さ
れるようにフ5「つて米た。
やクレジットカード、銀行カード等の個人識別カードと
して利用されていると共に、その他の分野に広く利用さ
れるようにフ5「つて米た。
このようなカードをここではICカードと称するが、か
かるICカードはメモリやデータ処理回路等の電子回路
を内蔵[7たIC素子をデータ伝送装俗等の外部装置に
電気的に接続するための接点端子(@極)とを具備して
いる。そして、tCカード上の外部接続用の接点端子と
、埋設されたIC素子のリード端子とは導体ワイヤによ
り電気的に接続されているため、ICカードの携帯時や
ICカードの未使用時に、接点端子に静電的負荷又は意
図しない電圧がかかり、IC素子ないしは電子回路が破
壊されてしまう恐れがあった。特に、この種のICカー
ドのイ(1,質七シ、て携帯される可能性が高いため、
人体からの静電気により1c素子ないしは電子回路が破
壊されることが多かった。よって、この発明の目的は、
」二連の如き静電的負荷又は意図しない電圧がかがった
場合にも、IC素子ないしは電子回路を破壊しないよう
にしたICカードを提供することにある。
かるICカードはメモリやデータ処理回路等の電子回路
を内蔵[7たIC素子をデータ伝送装俗等の外部装置に
電気的に接続するための接点端子(@極)とを具備して
いる。そして、tCカード上の外部接続用の接点端子と
、埋設されたIC素子のリード端子とは導体ワイヤによ
り電気的に接続されているため、ICカードの携帯時や
ICカードの未使用時に、接点端子に静電的負荷又は意
図しない電圧がかかり、IC素子ないしは電子回路が破
壊されてしまう恐れがあった。特に、この種のICカー
ドのイ(1,質七シ、て携帯される可能性が高いため、
人体からの静電気により1c素子ないしは電子回路が破
壊されることが多かった。よって、この発明の目的は、
」二連の如き静電的負荷又は意図しない電圧がかがった
場合にも、IC素子ないしは電子回路を破壊しないよう
にしたICカードを提供することにある。
以下にこの発明を説明する。
この発明は、ICカードの接点端子間に抵抗素子を接続
することにより、瞬間的に接点端子間に静電的負荷がか
がった場合にも、流入した静電荷を抵抗素子を介して分
散させ、IC素子ないしは電子回路に対する静’fli
;荷の局所集中を避けるようにし、ICカードのrrl
+電破壊全破壊するようにしたものである。
することにより、瞬間的に接点端子間に静電的負荷がか
がった場合にも、流入した静電荷を抵抗素子を介して分
散させ、IC素子ないしは電子回路に対する静’fli
;荷の局所集中を避けるようにし、ICカードのrrl
+電破壊全破壊するようにしたものである。
添伺図はこの発明の一実施例を回路的に示すものであり
、ICカード上に設けられたデータ等を伝送するための
信号端子1〜5及び接地端子6と、カード本体に埋設さ
れたIC素子7とは電気的に接続され、IC素子7は接
点端子1〜6を介してデータ伝送装置等の外部装置に電
気的に接続されるようになっている。そして、]Cカー
ド内で信号端子1〜5と接地端子6との間にそJ]ぞれ
抵抗素子■(,1〜■(・5を接続し、信号端子1〜5
と接地端子6との間に111.荷が流れるよう忙してい
る。なお、これら抵抗素子■モ1〜R5は、Ic素子7
と接点端子1〜6とを結ぶ回路上に接続することが望ま
しく、その抵抗値はIC素子7の内部抵抗値との関係か
ら最適条件−を決足するようにする。たとえば、外部か
ら接点端子1及び2の間に静電的負荷がかかった場合、
端子1及び2の間には接地端子6を介して抵抗素子几1
.R2の直列合成−1JL抗か挿入されているので、こ
の合成抵抗により流入した静電荷が分散され、IC索子
7への静電荷の局所年中を防止することができる。他の
接点端子間についても、介挿された抵抗素子によって静
電荷が分散され、同様にIC素子7の静電破壊を防ぐこ
とができる。
、ICカード上に設けられたデータ等を伝送するための
信号端子1〜5及び接地端子6と、カード本体に埋設さ
れたIC素子7とは電気的に接続され、IC素子7は接
点端子1〜6を介してデータ伝送装置等の外部装置に電
気的に接続されるようになっている。そして、]Cカー
ド内で信号端子1〜5と接地端子6との間にそJ]ぞれ
抵抗素子■(,1〜■(・5を接続し、信号端子1〜5
と接地端子6との間に111.荷が流れるよう忙してい
る。なお、これら抵抗素子■モ1〜R5は、Ic素子7
と接点端子1〜6とを結ぶ回路上に接続することが望ま
しく、その抵抗値はIC素子7の内部抵抗値との関係か
ら最適条件−を決足するようにする。たとえば、外部か
ら接点端子1及び2の間に静電的負荷がかかった場合、
端子1及び2の間には接地端子6を介して抵抗素子几1
.R2の直列合成−1JL抗か挿入されているので、こ
の合成抵抗により流入した静電荷が分散され、IC索子
7への静電荷の局所年中を防止することができる。他の
接点端子間についても、介挿された抵抗素子によって静
電荷が分散され、同様にIC素子7の静電破壊を防ぐこ
とができる。
なお、抵抗素子Ra〜R5の抵抗値はIC素子7の内部
抵抗によりわずかな差を生ずると考えられるが、IKΩ
〜IOKΩ、の範囲で最適条件の値を選択することによ
り、抵抗素子を挿入していない場合に比べ、耐静電気特
性を10〜1.00倍向上することが可能である。
抵抗によりわずかな差を生ずると考えられるが、IKΩ
〜IOKΩ、の範囲で最適条件の値を選択することによ
り、抵抗素子を挿入していない場合に比べ、耐静電気特
性を10〜1.00倍向上することが可能である。
以上のようにこの発明のICカードにょハ、ば、接点端
子間に抵抗素子を介挿I2て流入電荷を分散できるよう
にし、ているので、ICカードの携帯時に人体からの電
荷又は衣服との接触等により生じる静電荷によって、埋
設したICJ子ないしは電子回路が破壊されることを確
実心防ぐことができる。したがって、ICカードが使用
不能2なることもl、「<、ICカード自体の(M照性
も向上する。
子間に抵抗素子を介挿I2て流入電荷を分散できるよう
にし、ているので、ICカードの携帯時に人体からの電
荷又は衣服との接触等により生じる静電荷によって、埋
設したICJ子ないしは電子回路が破壊されることを確
実心防ぐことができる。したがって、ICカードが使用
不能2なることもl、「<、ICカード自体の(M照性
も向上する。
なお、上述では抵抗素子を信号端子と接地端子との間に
接Fii−るようにしているが、抵抗素子の介挿位fi
stも任意であり、抵抗素子としてはIC化された抵抗
チップ部品を用いても、抵抗塗料印刷によって端子間を
抵抗接続するようにすることも可*lでである。
接Fii−るようにしているが、抵抗素子の介挿位fi
stも任意であり、抵抗素子としてはIC化された抵抗
チップ部品を用いても、抵抗塗料印刷によって端子間を
抵抗接続するようにすることも可*lでである。
添付図はこの発明の一実施例を示す結線図である。
1〜5・・・信号端子、6・・・接地端子、7・・・I
C素子。
C素子。
Claims (1)
- 【特許請求の範囲】 1 カード本体に埋設されたIC素子と、このIC素子
を外部装置に電気的に接続するための複数の接点端子と
を具備したICカードにおいて、前記接点端子間に抵抗
素子を接続したことを特徴とするICカード。 2、前記抵抗素子を前記接点端子の接地端子と信号端子
との間に接続した特許請求の範νIJ第1項記載のIC
カード。 3、前記抵抗素子が抵抗チップ部品である特許請求の範
囲第1項又は第2項記載のICカード。 4、前記抵抗素子が抵抗塗料印刷によって形成されたも
のである特許請求の範囲第1項又は第2項記載のICカ
ード。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57132512A JPS5922354A (ja) | 1982-07-29 | 1982-07-29 | Icカ−ド |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57132512A JPS5922354A (ja) | 1982-07-29 | 1982-07-29 | Icカ−ド |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS5922354A true JPS5922354A (ja) | 1984-02-04 |
Family
ID=15083069
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP57132512A Pending JPS5922354A (ja) | 1982-07-29 | 1982-07-29 | Icカ−ド |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5922354A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6142085A (ja) * | 1984-08-02 | 1986-02-28 | Toppan Printing Co Ltd | Icカ−ド |
JPS6294394A (ja) * | 1985-10-21 | 1987-04-30 | 日立マクセル株式会社 | Icカ−ド |
JPS6294393A (ja) * | 1985-10-21 | 1987-04-30 | 日立マクセル株式会社 | Icカ−ド |
JPS647186A (en) * | 1987-06-29 | 1989-01-11 | Nec Corp | Ic card |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5890450A (ja) * | 1981-11-20 | 1983-05-30 | Yuushin:Kk | 物品搬送装置 |
-
1982
- 1982-07-29 JP JP57132512A patent/JPS5922354A/ja active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5890450A (ja) * | 1981-11-20 | 1983-05-30 | Yuushin:Kk | 物品搬送装置 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6142085A (ja) * | 1984-08-02 | 1986-02-28 | Toppan Printing Co Ltd | Icカ−ド |
JPS6294394A (ja) * | 1985-10-21 | 1987-04-30 | 日立マクセル株式会社 | Icカ−ド |
JPS6294393A (ja) * | 1985-10-21 | 1987-04-30 | 日立マクセル株式会社 | Icカ−ド |
JPS647186A (en) * | 1987-06-29 | 1989-01-11 | Nec Corp | Ic card |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6310400B1 (en) | Apparatus for capacitively coupling electronic devices | |
GB2425885A (en) | System and method for electrostatic discharge protection in an electronic circuit | |
US6043539A (en) | Electro-static discharge protection of CMOS integrated circuits | |
DE69507915D1 (de) | Kontaktlose Speicherkarte mit IC-Modul | |
JPH0499699A (ja) | 携帯形半導体記憶装置 | |
JPS5922354A (ja) | Icカ−ド | |
US4695914A (en) | Electronic card connecting circuit | |
JPS5922355A (ja) | Icカ−ド | |
US6288885B1 (en) | Method and apparatus for electrostatic discharge protection for printed circuit boards | |
JPS6014460A (ja) | 半導体集積回路 | |
CN211478551U (zh) | 一种电路和电子设备 | |
JP2005222855A (ja) | レセプタクル | |
US6111734A (en) | Electrostatic discharge protection circuits and application | |
JPS5922353A (ja) | Icカ−ド | |
JPS6142085A (ja) | Icカ−ド | |
JPS622705Y2 (ja) | ||
JPS6059490A (ja) | Icカ−ド | |
JPS63110768A (ja) | 半導体装置 | |
JPS63270194A (ja) | 携帯可能記憶媒体 | |
JP2005223201A (ja) | 端子間保護用フレキシブル基板及びそれを含むレセプタクル | |
JPS61180470A (ja) | 半導体集積回路装置 | |
JPH01251148A (ja) | コンピュータ周辺装置用インターフェイス保護回路 | |
JPS6225811Y2 (ja) | ||
JPS58151299A (ja) | 照合カ−ド | |
US20020030979A1 (en) | Circuit board system for optiming contact pin layout in an integrated circuit |