JPS59200457A - 集積された絶縁ゲ−ト電界効果トランジスタを有するモノリシツク集積回路の製造方法 - Google Patents

集積された絶縁ゲ−ト電界効果トランジスタを有するモノリシツク集積回路の製造方法

Info

Publication number
JPS59200457A
JPS59200457A JP59076726A JP7672684A JPS59200457A JP S59200457 A JPS59200457 A JP S59200457A JP 59076726 A JP59076726 A JP 59076726A JP 7672684 A JP7672684 A JP 7672684A JP S59200457 A JPS59200457 A JP S59200457A
Authority
JP
Japan
Prior art keywords
mask
layer
area
photoresist mask
oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59076726A
Other languages
English (en)
Inventor
ロタ−・ブロスフエルト
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Micronas GmbH
ITT Inc
Original Assignee
Deutsche ITT Industries GmbH
ITT Industries Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Deutsche ITT Industries GmbH, ITT Industries Inc filed Critical Deutsche ITT Industries GmbH
Publication of JPS59200457A publication Critical patent/JPS59200457A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8248—Combination of bipolar and field-effect technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8248—Combination of bipolar and field-effect technology
    • H01L21/8249—Bipolar and MOS technology

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Bipolar Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は、絶縁ダート電界効果トランジスタが集積され
ているモノリシック集積回路の製造方法に関するもので
ある。
〔発明の技術的背景〕 西ドイツ特許公報ＤＥ−ＡＳ　１５６４４１１月には第
ｌの導電型のドレイン領域が第２の導電型の半導体基体
の表面に形成され、その領域が実際のドレイン領域よシ
も低いドーグ濃度の第２の導電型の部分領域によって囲
まれている絶縁ダート電界効果トランジスタが記載され
ている。この部分領域を設けた目的は比較的低い出力キ
ャパシタンスを得ると共に基体区域内の空乏層の幅の変
更速度を低下させることである。
〔発明の概要〕
本発明は、そのような電界効果トランジスタは破壊（ブ
レークダウン）電圧が増加することができるという認識
に基づいたものである。
本発明の目的は、ドレインおよび、またはソース破壊電
圧を増加させたそのような絶縁ダート電界効果トランジ
スタを少なくとも１個有するモノリシック集積回路を製
造することのできる方法を提供することである。
本発明は、第１の導電型の半導体基体の表面中に設けら
れた第２の導電型のドレイン領域およびソース領域を備
え、それら領域の少なくとも１つがそれらの領域よりも
低いドーｆａ、度の第２の導電型の部分領域によって四
重れている少々くとも１個の絶縁ｒ−）電界効果トラン
ジスタが集積されているモノリシック集積回路の製造方
法に関するものである。
本発明によればこの目的は特許請求の範囲に記載された
製造方法によって達成される。
本発明の方法によって達成される啓らに別の効果は、本
発明の実施例に示されているようにヨーロッパ特許出願
００７１６６５号公報に示されたような形式のプレーナ
バイポーラトランジスタを有するモノＩＪ　’ｙツク集
積回路の製造方法と容易に両立できることである。この
ヨーロッパ特許出願に記載された方法においては、コレ
クタ領域の製造に続いて選択的にエツチング可能な部分
層（多重層）から成る酸化マスク層部分がエミッタ区域
上に生成されて、それが薄いベース領域部分と厚い外側
ペース領域部分とを有するペース領域をドーグするイオ
ン注入処理中の選択的な有効なイオン注入マスクとして
使用される。
この先行技術に指向して開発された本発明の製造方法の
１実施態様においては同様に選択的にエツチング可能な
部分層から成る酸化マスク層が付着され、その部分層が
全体で、或は少なくともその底部側の部分層が高阻止電
圧絶縁ケ゛−ト電界効果トランジスタのダート絶縁層と
して使用され、したがってそれに対応した厚さに選定さ
れている。このようにして本発明によシ酸化マスク層と
しておよび少なくとも部分的にダート絶縁層として作用
するのみ々らず、また薄い内側のベース領域部分と厚い
外側ペース領域部分とを有するバイポーラトランジスタ
のベース領域を製造する工程におけるイオン注入マスク
層としても使用される層構造の部分が得られる。ドレイ
ン部分領域および／或はソース部分領域の拡散は容易に
コレクタ領域の拡散および実際の低オーム抵抗ドレイン
領域および、或はソース領域の拡散と組合わすことがで
き簡単な方法でエミッタ領域の拡散と組合わせることが
できる。
したがって本発明による傑出した効果は前述のヨーロッ
パ特許出願００７１６６５号に記載されたような方法と
製造工程において僅少々付加手段を用いるだけで組合わ
せることができることである。
〔発明の実施例〕
以下添付図面を参照に実施例で説明する。ここに示した
実施例はソース領域ならびにドレイン領域が１個の部分
領域によって四重れた高度にトランスミツティングでな
い絶縁ケ゛−ト電界効果トランジスタおよびプレーナバ
イポーラトランジスタを有するモノリシック集積回路の
製造に関するものである。ここに示された導電型と反対
の導電型のものを使用することももちろん可能であるが
ここに示された導電型の方が反対導電型よシも好オしい
ものである。
添付図面は本発明の製造方法における連続する製造段階
を説明するためのものであシ、−基噂バ 念通常の表示によるモノリシック集積回路の断面図であ
る。本発明の製造方法によれば任意所望の数の電界効果
トランジスタならびにバイポーラトランジスタを有する
モノリシック集積回路が製造できる。
図のＡの部分は集積されたバイポーラトランジスタの製
造に関するものであシ、Ｂの部分は本発明による電界効
果トランジスタの製造を説明するためのものである。本
発明の方法によればバイポーラトランジスタを有しない
集積ＭＯ８回路もまた製造することができるから、まず
図のＢの部分のみを参照に本発明による方法を説明する
。
まず、シリコンのｐ型基体１から出発する。
その上に第１のフォトレジストマスクＭ１を使用して第
１のイオンマスク層８ノが形成される。このために基体
は酸化され、生成された酸化物層から第１のフォトレジ
ストマスクＭｌによってシリコン酸化物のイオンマスク
層が形成されてもよい。しかしガから、図示の実施例に
おいてはフォトレジストマスクＭｌが直接イオンマスク
層８１として使用される。
ドレインのｐｎ接合だけを高い阻止状態にするように設
計すれば実用上多くの場合に充分であるけれども、ソー
スのｐｎ接合も高い阻止状態になるようにすることは好
ましい。この理由で図示の実施例においてはソース領域
およびドレイン領域は高比抵抗の部分領域で囲オれてい
る。
したがって製作されるべき部分領域３１および４１の画
部分領域区域３２および４２が露出され、基体表面のこ
れらの区域中に第２の導電型、すなわちｎ型のイオンが
部分領域３１および４１のドープ濃度に対応するドープ
率で注入される。その後イオンマスク層８１は除去され
る。
部分領域３１．４１を形成し、ドープ不純物を活性化す
るために基体は熱処理され、酸化マスク層６１．６２が
基体表面の全面にわたって形成され、その上にフォトレ
ジスト層が付着される。この層は通常の方法で写真マス
クを用いて露光され、それ故通常のフォ）　ＩＪソゲラ
フ技術によって第２のフォトレジストマスクＭ２が生成
され、それは第２図に示すようにｐｎ接合区域１４を含
む電界効果トランジスタの全区域１０を覆う。ｐｎ接合
区域１４の幅は意図しているドレイン−基体間の破壊電
圧によって定められる。２段のプラズマエツチング処理
を施され、それにおいてフォトレジストマスクＭ１はエ
ツチングマスクとして作用し、その結果第２図に示され
るような構造が得られる。
酸化マスク層６１．６２は少なくとも下部層６ノと上部
層６２との２層の部分層よシ成シ、それによって、そう
でなければ互に適合させることが困難である）特にダー
ト絶縁層の厚さの点で困難である本発明による方法の条
件に応じるために層に対する選択的にエツチングできる
ようにする要求に合致させることができる。下部層６１
は二酸化シリコン、上部層は窒化シリコンであることが
好オしい。もしも例えば下部層がダート絶縁層として使
用されるならば、後者は所望のしきい値忙なるようにそ
の厚さが適応されなければならない。そのしきい値は後
の工程Ｋｂいてダート絶縁層を道ってイオン注入するこ
とによって変更させることが可能である。
第４図は、バイポーラトランジスタの製造を伴った本発
明による方法の前述のような実施態様忙関するものであ
シ、絶縁ダート電界効果トランジスタの製造には必要の
ない工程であるから、ここでは説明を飛ばせる。
本発明の方法においては第３図に示されるように酸化マ
スク層６１．６２の形成に続いて、第５図に示すように
酸化層ノロを形成するように基体の自由表面が次の工程
で酸化され、第３のフォトレジストマスクＭ３がエツチ
ングマスクとして使用するために付着される。部分領域
区域３２および４２内のこのフォトレノストマスクＭ３
はソースおよびドレイン領域区域ノア。
１２′に対応する開口を有することが示されている。ソ
ースおよびドレイン領域区域１７および１７′は部分領
域区域３２および４２の内部に配置されている。部分領
域区域３２或は４２の縁部からソースおよびドレイン領
域区域１７或は１２′の縁部オでの間隔は、ｐｎ接合の
空間電荷領域がさらに製造されるべき領域３，４の方向
に自由に拡張できるような大きさに選択される。
すでにドープされている部分領域区域３１および４１中
にイオン注入マスクとして第３のフォトレジストマスク
Ｍ３を使用して第２の導電型（ｎ型）のイオンの形態で
充分大きな量でドープイオンが注入される。これは第５
図のＢの部分に示すような装置を生じる。
第３のフォトレジストマスクＭ３の除去に続いて、酸化
層１６および酸化マスク層６１．６２を含む装置の表面
は酸化物層１８で覆われ、ドープ不純物を活性化するた
めの装置の熱処理後、第４のフォトレジストマスクが付
着される。このマスクは第６図に示すようにダート区域
１３上の残っている酸化マスク層の部分に前述のような
規定された寸法に対応したその縁部から間隔を置いて領
域３，４に通じる開口を有している。実際には第６図の
表示を簡明にするために第４のフォトレジストマスクは
図では省略されている。もちろんその構造は接続体マス
クとして作用する外付酸化層１８の構造と一致している
。
開口１６，３３ｂよび４３をエツチングで形成した後、
部分層６ノのみをダート絶縁物として使用したいのであ
れば窒化シリコンの上部層６２はプラズマエツチングに
よって選択的に除去され、それ散策４のフォトレジスト
マスクを使用することによってエッチングマスクトシて
の外付酸化物層１８と共にケ゛−ト酸化層が今や露出さ
れる。この層はそれまでその上の窒化７９３７層によっ
て有効に保護されていた。開口１３は通常の方法で領域
３１　オよび４１に重ならなければならない。
イオン注入マスクとして作用するさらに別のフォ）Ｌ／
シストマスクを使用することによってイオンは電界効果
トランジスタのしきい値電圧の調整のためにゲート敢化
層を通して注入されることができる。ソース領域３の部
分領域３１に隣接するゲート区域１３の一部の区域２３
に特別のイオン注入マスクを使用することによってその
ようなイオン注入を制限することは効果がある。最後に
第５のフォトレジストマスクを使用することによって領
域３、または４における電極３２．４２Ｌ−よびゲート
電極２２が装置の全面に付着させた導電層を通常の方法
で所定の形状にエツチングすることによって形成される
。
もちろんダート絶縁層としてダート区域１３内の全酸化
マスク層を使用するとともできる。
或はまた任意の適当数の選択的エツチングの可能な部分
的な層を使用することもできる。
バイポーラトランジスタを同時に形成する本発明の方法
の特別の実施例においては、壕ず最初に基体１上に第１
のフォトレジストマスクＭノを使用してイオン注入マス
ク層８１が形成され、それは部分領域３ノおよび４ノの
少なくとも１つに対して以外にも第１図に示す図のＡの
部分のゾレーナバイボーラトランジスタのコレクタ区域
９を被覆しないで残す。
その後、第２の導電型のイオン注入が基体の被覆されて
いない部分に対して行われ、前述の実施例についてすで
に説明したようにイオン注入マスク層が除去され、基体
が熱処理される。
この後、再び第２のフォトレノストマスクが生成され、
それを使用して酸化マスク層６１゜６２が設けられ、そ
れは前述したｐｎ接合区域１４を含む電界効果トランジ
スタの全区域の外にバイアＪ？−ラトランジスタのエミ
、り区域５およびコレクタ接続区域１２を酸化マスク層
６ノ。
６２によって覆う。
この酸化マスク層の厚さは前述のヨーロッパ特許出願０
０７１６６５号明細書に記載されたように特別の方法で
寸法を定められている。この先行技術の方法によると酸
化マスク層の厚さは、任意の順序で行われる２回のイオ
ン注入工程の一方の工程においてイオン注入マスク層を
イオンが透過し、他方のイオン注入工程において加速電
圧はイオンがマスクされるような比較的低い値に低下さ
れるように選択される。例えば２・１０１２乃至５弓０
１３ｃｍ−”の範囲の小照射量（ｄｏｓｅ　）で行われ
る一方のイオン注入工程にかいてイオンは外側ベース区
域中のみならず内側ベース区域中にも注入され、他方比
較的低い加速エネルギ例えばＩ　ＯＯｋｅＶ以下で行わ
れるイオン注入工程においては外側ベース区域だけがド
ープされる。
両イオン注入工程は、第４図に示すように第２のフォト
レジストマスクＭ２を除去した後、バイポーラトランジ
スタのベース区域１ｓｔＮわないで残すようなイオン注
入マスクとして使用することのできるフォトレジストマ
スクＭ　２’を用いて絶縁ケ９−ト電界効果トランジス
タの区域１３およびｐｎ接合区域１４またはｐｎ接合区
域１４および１４′の両方をマスクした後に行われる。
２回のイオン注入工程の効果を示すためにベース領域７
はすでに段を有するように第４図においては表示されて
いる。しかし実際にはこの段を有するベース領域の断面
形状は後の高温度の熱処理工程において注入されたドー
プ不純物を活性化しなければ得られない。さらに第４図
はフォトレジストマスクＭ　２’の特定の実施例を認識
することを可能にする。すなわち前述の２回のイオン注
入工程を使用することによってチャンネル遮断領域５１
を生成させるための開口５０がマスクＭ　２’に設けら
れている。
その後、イオン注入マスクとして使用されたフォトレジ
ストマスクＭ　２’は注意深く除去され、それから露出
された基体表面は酸化マスク層６１．６２によって保護
されない基体表面の部分全体に延在する酸化層１６が形
成されるように酸化処理が行われる。
それに続いて第３のフォトレジストマスクＭ３が付着さ
れる。第５図に示されるようにこのフォトレジストマス
クは、前述した領域Ｉ７および１７′（または領域１７
のみ）内の基体を露出するための開口の外に、少なくと
もコレクタ区域９およびコレクタ接続区域１２を覆わな
いで残すための開口を備えている。それ故後続するエン
チングマスクとして第３のフォトレジストマスクＭ３を
使用する工程において領域１ｙ、ｚｙ’（または１７の
み）中の酸化マスク層６１．６２の露出された部分の外
に、エミッタ区域５内およびコレクタ接続区域１２内の
この層もまた除去される。
基体表面の露出された区域中に次いで第２の導電型のイ
オンが注入され、それ故エミッタ領域２の熱処理が行わ
れると、第５図に示されるように領域３および４の外に
好ましくは枠状のコレクタ接続領域８が生成される。も
ちろん、熱処理の前に第３のフォトレジストマスクＭ３
の除去が行われる。
装置の全表面は今や酸化物層１８で覆われておシ、熱処
理に続いてその酸化物層１８上に第４のフォトレジスト
マスクが付着され、それには領域２，３．４．７および
８に対する開口１９．２０．７３．３３および４３がそ
の、縁部から成る距離を有して設けられている。さらに
この第４のフォトレジストマスクはダート区域１３にお
ける開口を有している。その後特性を調整するだめの特
別のイオン注入マスクを使用することによってダート絶
縁層を透過してドープ不純物がダート区域１３中にイオ
ン注入される。ソース部分領域３１に隣接してそれと一
部重なるようにダート区域１３より高いドーグ濃度でド
ーグされたドーグ区域２３をイオン注入によ−て形成す
ることは好ましいと４である。
このドーグ区域はドレイン部分領域４１の方向にｆ−ト
区域の殆ど半分まで延在している。とのドープ区域２３
はもちろん特別のイオン注入マスクを使用して第１図に
示す第１のイオン注入マスク層８１が除去された後に予
めイオン注入されることも可能である。
第４のフォトレジストマスク層の開口内の酸化物層１８
の除去に続いて、通常の方法によって導電層が被着され
、その上に第５のフォトレジストマスクが設けられる。
この第５のフォトレジストマスクは第７図に示すように
必要な電極３２，４２，２２．２ノ、２４および７１が
【図面の簡単な説明】
第１図乃至第７図は本発明の製造方法を説明するだめの
１実施例における各工程の半導体装置の断面図である。 １・・・基体、ＭＪ、Ｍ２．Ｍ２’、ＭＪ・・・フォト
レノストマスク、２・・・エミッタ領域、３・・・ソー
ス領域、４・・・ドレイン領域、５・・・エミッタ区域
、１４・・・ｐｎ接合区域、１６・・・酸化層、１８・
・・酸化物層、３１・・ソース部分領域、４ノ・・・ド
レイン部分領域、６ノ・・・酸化マスク層（下部層）、
６２・・・酸化マスク層（上部層）、８ノ・・・イオン
注入マスク。

Claims (3)

    【特許請求の範囲】
  1. （１）第１の導電型の半導体基体の表面中に第２の導電
    型のドレイン領域およびソース領域が形成され、それら
    ドレインおよびソース領域の少なくとも１つがそれら領
    域よシも低いドープ濃度の第２の導電型の部分領域によ
    って囲まれている１以上の絶縁ダート電界効果トランジ
    スタが集積されているモノリシック集積回路の製造方法
    において、 まず基体上に第１のフォトレジストマスクを用いて製造
    されるべき前記部分領域の区域の少なくとも１つを露出
    したｔま残す第１のイオン注入マスク層を形成し、 このマスク層で覆われていない基体表面部分に第２の導
    電型のイオンを部分領域のドープ濃度に対応したドープ
    量でイオン注入し、その後イオン注入マスク層を除去し
    、 その後、基体を熱処理し、第２のフォトレジストマスク
    を使用して生成される部分領域の少なくとも一方のｐｎ
    接合区域を含む電界効果トランジスタの全区域を覆う酸
    化マスク層を生成し、この酸化マスク層は少なくとも基
    体表面に隣接する下部層と上部層を含み、それらの層は
    相互間で選択的エツチングが可能なものとし、その少な
    くとも下部層はダート絶縁層として使用可能なものとさ
    れており、 その後、基体の露出された表面が酸化されて酸化層が形
    成され、エツチングマスクとして作用する第３のフォト
    レジストマスクを使用して部分領域区域内のソースおよ
    びドレイン領域区域の少なくとも一方が露出され、第３
    のフォトレジストマスクをイオン注入マスクとして使用
    して第２の導電型のイオンを領域のドーｆａ度に対応す
    るドープ量ですでにイオン注入されている区域中に注入
    し、 その後、酸化層および酸化マスク層を含む装置の表面が
    酸化物層で被覆され、ドーゾ不純□物を活性化させるた
    めの装置の熱処理に続いて第４のフォトレジストマスク
    をその上に付着させ、このフォトレジストマスクにソー
    スおよびドレイン領域へ延びるそれらの縁部から成る距
    離に位置する開口およびダート区域上にある酸化マスク
    層の部分に達する開口を設け、 その後、第４のフォトレジストマスクの開口内に露出す
    る酸化層が選択的にエツチングされてソースおよびドレ
    イン領域に対しては接点開口を形成し、ケ゛−ト区域に
    おいては上部層オたは下部層に達するまで酸化物層を除
    去し、最後に、第５のフォトレジストマスクを使用して
    電極および接続導体が装置の表面に被着された導体層か
    らエツチングによって形成されることを特徴とするモノ
    リシック集積回路の製造方法。
  2. （２）第１のイオン注入マスク層は前記部分領域の外に
    プレーナバイポーラトランジスタのコレクタ領域区域を
    露出したまま残し、 このマスクで覆われていない基体表面部分に第２の導電
    型のイオンを注入し、イオン注入マスク層を除去し、基
    体を熱処理した後、第２のフォトレジストマスクを使用
    して酸化マスク層を生成し、この酸化マスク層は電界効
    果トランジスタの全区域を覆うと共にエミッタ区域およ
    びコレクタ接続区域を覆っておυ、その厚さは小照射量
    で比較的高い加速電圧によるベース領域の導電型のイオ
    ンをドープする第１のイオン注入工程においてはイオン
    を透過し、同じ導電型のイオンの比較的低い加速電圧の
    第２のイオン注入工程においてはマスク作用をするよう
    な厚さであシ、 ソノ後、第２のフォトレジストマスクが除去され、 それから、絶縁ダート電界効果トランジスタのダート区
    域および少なくとも一方のｐｎ接合区域がイオン注入マ
    スクとして使用され、ペース区域を露出したま−ま残し
    たフォトレジストマスクでマスクされて前記第１および
    第２のイオン注入工程が任意の順序で行われ、 イオン注入マスクとして使用されるこのフォトレジスト
    マスクが除去され、露出された基体表面が酸化されて酸
    化層が形成され、 その後、第３のフォトレジストマスクが施され、それは
    ソース、ドレイン領域内の領域区域の基体表面を露出さ
    せる開口の外に、少なくともコレクタ区域およびコレク
    タ接続区域を露出したまま残す開口を備え、それによっ
    て第３のフォトレジストマスクをエツチングマスクとし
    て使用してソースおよびドレイン領域の少なくとも一方
    の領域区域における酸化マスク層の露出部分の外にエミ
    ッタ区域およびコレクタ接続区域の両者においても酸化
    マスク層に開口が形成され、 その後、第２の導電型のイオンによるイオン注入が行わ
    れ、 第３のフォトレジストマスクの除去に続いて装置の表面
    が酸化物層で覆われ、熱処理後その上に第４のフォトレ
    ジストマスクが被着され、この第４のフォトレジストマ
    スクはケ８−ト区域に達する開口の外に各領域に達する
    それらの領域の縁部から成る距離を隔てて位置する開口
    を備え、 第４のフォトレジストマスクの開口内の酸化物層が除去
    され、第５のフォトレジストマスクを使用して電極およ
    び接続導体が形成でれることを特徴とする特許請求の範
    囲第１項記載の製造方法。
  3. （３）酸化マスク層は二酸化シリコンから成る下部層と
    窒化シリコンから成る上部層よシ構成されていることを
    特徴とする特許請求の範囲第１項または第２項記載の製
    造方法。
JP59076726A 1983-04-18 1984-04-18 集積された絶縁ゲ−ト電界効果トランジスタを有するモノリシツク集積回路の製造方法 Pending JPS59200457A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP831037197 1983-04-18
EP83103719A EP0122313B1 (de) 1983-04-18 1983-04-18 Verfahren zum Herstellen einer monolithisch integrierten Schaltung mit mindestens einem integrierten Isolierschicht-Feldeffekttransistor

Publications (1)

Publication Number Publication Date
JPS59200457A true JPS59200457A (ja) 1984-11-13

Family

ID=8190417

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59076726A Pending JPS59200457A (ja) 1983-04-18 1984-04-18 集積された絶縁ゲ−ト電界効果トランジスタを有するモノリシツク集積回路の製造方法

Country Status (4)

Country Link
US (1) US4550490A (ja)
EP (1) EP0122313B1 (ja)
JP (1) JPS59200457A (ja)
DE (1) DE3369030D1 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0611053B2 (ja) * 1984-12-20 1994-02-09 三菱電機株式会社 半導体装置の製造方法
GB2172744B (en) * 1985-03-23 1989-07-19 Stc Plc Semiconductor devices
JPS61287159A (ja) * 1985-06-13 1986-12-17 Oki Electric Ind Co Ltd Ｂｉ−ＣＭＯＳ半導体ＩＣ装置の製造方法
DE3680520D1 (de) * 1986-03-22 1991-08-29 Itt Ind Gmbh Deutsche Verfahren zum herstellen einer monolithisch integrierten schaltung mit mindestens einem bipolaren planartransistor.
JPS6329967A (ja) * 1986-07-24 1988-02-08 Fuji Xerox Co Ltd 半導体装置の製造方法
DE3683054D1 (de) * 1986-12-12 1992-01-30 Itt Ind Gmbh Deutsche Verfahren zum herstellen einer monolithisch integrierten schaltung mit mindestens einem bipolaren planartransistor.
US4784966A (en) * 1987-06-02 1988-11-15 Texas Instruments Incorporated Self-aligned NPN bipolar transistor built in a double polysilicon CMOS technology
US5005066A (en) * 1987-06-02 1991-04-02 Texas Instruments Incorporated Self-aligned NPN bipolar transistor built in a double polysilicon CMOS technology
US5208168A (en) * 1990-11-26 1993-05-04 Motorola, Inc. Semiconductor device having punch-through protected buried contacts and method for making the same
CN107393872B (zh) * 2016-05-16 2020-03-06 北大方正集团有限公司 一种bcd工艺中寄生型npn三极管的制作方法
US10224407B2 (en) 2017-02-28 2019-03-05 Sandisk Technologies Llc High voltage field effect transistor with laterally extended gate dielectric and method of making thereof

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4929582A (ja) * 1972-07-14 1974-03-16
JPS5094886A (ja) * 1973-12-22 1975-07-28
JPS50107868A (ja) * 1974-01-30 1975-08-25
JPS5233484A (en) * 1975-09-10 1977-03-14 Hitachi Ltd Manufacturing process of semiconductor device
JPS56158468A (en) * 1980-02-25 1981-12-07 Harris Corp Method of manufacturing itnegrated circuit
JPS5775453A (en) * 1980-10-29 1982-05-12 Fujitsu Ltd Semiconductor device and manufacture thereof

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1153428A (en) * 1965-06-18 1969-05-29 Philips Nv Improvements in Semiconductor Devices.
US4005450A (en) * 1970-05-13 1977-01-25 Hitachi, Ltd. Insulated gate field effect transistor having drain region containing low impurity concentration layer
FR2358748A1 (fr) * 1976-07-15 1978-02-10 Radiotechnique Compelec Procede d'autoalignement des elements d'un dispositif semi-conducteur et dispositif realise suivant ce procede
DE2802838A1 (de) * 1978-01-23 1979-08-16 Siemens Ag Mis-feldeffekttransistor mit kurzer kanallaenge
US4235011A (en) * 1979-03-28 1980-11-25 Honeywell Inc. Semiconductor apparatus
CA1151295A (en) * 1979-07-31 1983-08-02 Alan Aitken Dual resistivity mos devices and method of fabrication
US4346512A (en) * 1980-05-05 1982-08-31 Raytheon Company Integrated circuit manufacturing method
EP0071665B1 (de) * 1981-08-08 1986-04-16 Deutsche ITT Industries GmbH Verfahren zum Herstellen einer monolithisch integrierten Festkörperschaltung mit mindestens einem bipolaren Planartransistor
DE3175429D1 (en) * 1981-11-28 1986-11-06 Itt Ind Gmbh Deutsche Process for producing a monolithic integrated circuit having at least one pair of complementary field-effect transistors and at least one bipolar transistor
DE3368344D1 (en) * 1983-02-12 1987-01-22 Itt Ind Gmbh Deutsche Method of making bipolar planar transistors

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4929582A (ja) * 1972-07-14 1974-03-16
JPS5094886A (ja) * 1973-12-22 1975-07-28
JPS50107868A (ja) * 1974-01-30 1975-08-25
JPS5233484A (en) * 1975-09-10 1977-03-14 Hitachi Ltd Manufacturing process of semiconductor device
JPS56158468A (en) * 1980-02-25 1981-12-07 Harris Corp Method of manufacturing itnegrated circuit
JPS5775453A (en) * 1980-10-29 1982-05-12 Fujitsu Ltd Semiconductor device and manufacture thereof

Also Published As

Publication number Publication date
DE3369030D1 (en) 1987-02-12
US4550490A (en) 1985-11-05
EP0122313A1 (de) 1984-10-24
EP0122313B1 (de) 1987-01-07

Similar Documents

Publication Publication Date Title
US4183134A (en) High yield processing for silicon-on-sapphire CMOS integrated circuits
JPS59200457A (ja) 集積された絶縁ゲ−ト電界効果トランジスタを有するモノリシツク集積回路の製造方法
JPS60100469A (ja) 半導体装置
JPS6317560A (ja) Ｍｏｓ型半導体装置
US4397076A (en) Method for making low leakage polycrystalline silicon-to-substrate contacts
JP2730535B2 (ja) 半導体装置の製造方法
US4441941A (en) Method for manufacturing a semiconductor device employing element isolation using insulating materials
US4219925A (en) Method of manufacturing a device in a silicon wafer
JP3311759B2 (ja) スクリーン構造を有する集積回路およびその製造方法
JPH11289061A (ja) 半導体装置の製造方法
EP0017934B1 (en) Method of manufacturing insulated-gate field-effect transistors
JP2557206B2 (ja) 半導体素子の製造方法
JPH10163338A (ja) 半導体装置とその製造方法
JP3360970B2 (ja) 半導体装置の製造方法
JP2002170890A (ja) 半導体装置
JP2907141B2 (ja) 半導体装置の製造方法
JP3693181B2 (ja) 不揮発性半導体記憶装置およびその製造方法
EP0035690A2 (en) Semiconductor device using component insulation and method of manufacturing the same
JPH09129884A (ja) Ｓｏｉ型薄膜電界効果トランジスタ及びその製造方法
JPS6237960A (ja) 読み出し専用半導体記憶装置の製造方法
JP3584866B2 (ja) 半導体装置の製造方法
JPS6251248A (ja) 半導体装置の製造方法
JPS6244700B2 (ja)
JP2985845B2 (ja) 半導体装置およびその製造方法
JPS63308385A (ja) 埋込みゲ−ト型電界効果トランジスタの製造方法