JP3584866B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP3584866B2 JP3584866B2 JP2000263666A JP2000263666A JP3584866B2 JP 3584866 B2 JP3584866 B2 JP 3584866B2 JP 2000263666 A JP2000263666 A JP 2000263666A JP 2000263666 A JP2000263666 A JP 2000263666A JP 3584866 B2 JP3584866 B2 JP 3584866B2
- Authority
- JP
- Japan
- Prior art keywords
- cross
- region
- forming
- active region
- mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Element Separation (AREA)
- Thin Film Transistor (AREA)
Description
【発明の属する技術分野】
本発明は、シリコン基板などの支持基板の上に絶縁層を介して単結晶シリコン層を設けたいわゆるSOI(Silicon On Insulator)構造を有する半導体装置の製造方法に関する。
【0002】
【従来の技術】
近年、半導体装置は、動作速度の高速化に伴い、MOSトランジスタなどを形成したときに生ずる寄生容量を小さくすることが要求され、SOI構造が注目されている。SOI構造は、シリコン基板などの支持基板の上に、薄い単結晶シリコン層を設けた構造となっていて、接合容量などの寄生容量を小さくすることができ、半導体装置の高速動作を可能にする。そして、SOI構造基板(SOI基板)を用いたバイポーラ接合トランジスタの製造において、支持基板上に絶縁層を介して設けたシリコン層(SOI層)に注入した不純物を、SOI層の横方向に拡散してベース領域を形成する方法が提案されている。図9ないし図13は、その製造方法の概略工程図である。
【0003】
まず、図9(1)に示したように、SOI基板10を用意する。SOI基板10は、シリコン基板(支持基板12)の上に二酸化ケイ素(SiO2 )からなる絶縁層14を介して単結晶シリコン層16が設けてある。そして、単結晶シリコン層16の表面に二酸化ケイ素からなる酸化絶縁膜18とシリコン窒化膜(Si3 N4 膜)20とを形成する。その後、シリコン窒化膜20の上方からコレクタ用のリンイオン22を単結晶シリコン層16に注入し、単結晶シリコン層16をn導電型にする。
【0004】
次に、同図(2)に示したように、シリコン窒化膜20の上の、単結晶シリコン層16に形成するトランジスタ形成領域と対応した位置に、レジスト膜24を形成する。そして、レジスト膜24をマスクにして、後述する外部ベース用のホウ素イオン26を単結晶シリコン層16に注入し、n− 領域からなるトランジスタ形成領域28の周囲をp+ 拡散領域30にする。さらに、レジスト膜24をマスクとしてシリコン窒化膜20をエッチングし、図9(3)に示したように、トランジスタ形成領域28の上部に窒化膜マスク32を形成する。この窒化膜マスク32は、サイドエッチングを行なうことにより、トランジスタ形成領域28よりやや小さく形成される。
【0005】
その後、図9(4)に示したように、窒化膜マスク32の上を横断して、ベースを形成するための二酸化ケイ素からなるマスク34を設ける。図10は、窒化膜マスク32と二酸化ケイ素からなるマスク34との関係を示したものである。この図10から明らかなように、窒化膜マスク32とマスク34とは、十字状に交差している。
【0006】
次に、図11(1)に示したように、SOI基板10の上部にレジスト膜36を形成する。このレジスト膜36は、マスク34の、後述するエミッタを形成する領域部に開口38が形成してある。この開口38は、図12に平面図で示したように、窒化膜マスク32の幅より大きく形成してある。なお、図12の二点鎖線の外側がp+ 拡散領域30となっており、二点鎖線の内側がn型不純物を拡散させたn− 領域のトランジスタ形成領域28となっている。
【0007】
そして、レジスト膜36をマスクとして、ベース領域を形成するためのホウ素イオン40をトランジスタ形成領域28に開口38を介して部分注入する。その後、トランジスタ形成領域28に注入したホウ素(p型不純物)を熱処理してトランジスタ形成領域28の横方向に拡散させ、図11(2)に示したように、p型導電領域40をマスク34の下方まで浸入させる。
【0008】
次に、窒化膜マスク32とマスク34との周囲の単結晶シリコン層16をエッチングし、図13(1)に示したように、単結晶シリコン層16を十字状に形成して素子分離を行なう。なお、図13(1)においては、窒化膜マスク32、酸化絶縁膜18およびマスク34は省略してある。
【0009】
その後、マスク34を利用してトランジスタ形成領域28のエミッタ42を形成する領域とコレクタ44を形成する領域とにヒ素イオン46を注入し、これらの領域をn+ 拡散領域にする。これにより、エミッタ42とコレクタ44とが形成されるとともに、両者の間にホウ素を横方向に拡散させて形成したp型導電体からなる内部ベース48が形成され、トランジスタ52が形成される。そして、内部ベース48の両側には、p+ 拡散領域からなる外部ベース50が形成される。その後、図13(2)に示したように、トランジスタ52の上に絶縁層54が形成される。また、絶縁層54に設けたコンタクトホールを介してエミッタ42、コレクタ44および外部ベース50に配線56が接続される。
【0010】
なお、外部ベース50は、熱拡散により図11(2)に示したp型導電領域40を形成した際に、図12に符号51によって示した接続部にp型不純物が拡散されることにより、接続部51を介して内部ベース48に電気的に接続される。
【0011】
【発明が解決しようとする課題】
ところで、SOI構造を有する半導体装置は、アクティブ領域となる単結晶シリコン層が周囲を絶縁物によって囲まれている。このため、単結晶シリコン層の横方向に不純物を拡散させてチャネル領域を形成する、Diffusion MOS(DMOS)トランジスタを形成した場合、チャネル領域が電気的に浮いた状態となって周囲の電界の影響を受け、安定した動作を行なわせることが困難となる。そこで、一般的には、チャネル領域と同じ導電型の不純物濃度のより高いボディコンタクト部をチャネル領域に隣接して設け、ボディコンタクト部を介して電気的に浮いた状態となっているチャネル領域をアースなどに接続し、電気的に浮いた状態を解消するようにしている。
【0012】
図14は、上述した従来技術において説明したトランジスタ52の製造方法を利用した場合に、チャネル領域を不純物の横方向への拡散によって形成したSOI構造nチャネルDMOSトランジスタの一例を示したものであり、サイドウォールは省略してある。
【0013】
DMOSトランジスタ130は、アクティブ領域82が十字状をなしていて、支持基板12の上に絶縁層14を介して設けられている。十字状アクティブ領域82は、1つの突出矩形部90aがn+ 拡散領域からなるソース領域106となっており、その反対側の突出矩形部90cがn+ 拡散領域からなるドレイン領域108となっている。そして、DMOSトランジスタ130は、ソース領域106に隣接してチャネル領域110が形成してある。このチャネル領域110は、比較的濃度の低いp型不純物を拡散したp− 拡散領域であって、H状ゲート電極88をマスクとしてソース領域106に注入したp型不純物を十字状アクティブ領域82の横方向に、すなわちソース領域からドレイン領域方向にゲート電極88の下方に拡散させて形成される。
【0014】
一方、十字状アクティブ領域82の他の2つの突出矩形部90b、90dは、p+ 拡散領域からなるボディコンタクト部114、116となっている。図14に示すように、H状をなすゲート電極88の下方にp型不純物を拡散させて形成したp− 拡散領域からなるチャネル領域110は、充分に拡散させることができないため、ボディコンタクト部114、116と電気的に接続することができない。
【0015】
このため、従来におけるチャネル領域とボディコンタクトの接続部の形成は、十字状アクティブ領域82を形成したのち、ゲート電極88を形成するまでに、マスクを用いて接続部用の不純物注入工程を行なう必要があった。ところが、このようにマスクを用いて不純物の注入を行なって接続部を形成する場合、マスクずれなどによって接続部の不純物濃度が低くなることがあり、接続部の抵抗値が大きくなって、充分なボディコンタクトをとることができない場合を生ずる。このため、ボディコンタクトを確実にとれる製造方法の開発が望まれていた。
【0016】
本発明は、上記の要請に鑑みてなされたもので、DMOSトランジスタにおけるボディコンタクトを確実にとれるようにすることを目的としている。
【0017】
【課題を解決するための手段】
上記の目的を達成するために、本発明に係る半導体装置の製造方法は、支持基板上に絶縁層を介して設けたシリコン層上の、十字状アクティブ領域を形成する位置と対応した位置に十字状マスクを形成する工程と、前記十字状マスクの予め定めた突出矩形部の基端部と、基端部に隣接した辺の下の前記シリコン層に第1導電型不純物を注入して接続部を形成する工程と、前記十字状マスクの周囲に分離領域を設けて前記シリコン層を十字状アクティブ領域に区画する工程と、前記十字状アクティブ領域に第2導電型不純物を注入する工程と、前記十字状アクティブ領域の各突出矩形部の基端部を覆ってゲート電極を形成する工程と、前記十字状アクティブ領域の、前記接続部を形成した第1突出矩形部に第1導電型不純物を注入し、この第1導電型不純物を前記ゲート電極の下方に拡散させてチャネル領域に相当する不純物拡散領域を形成するとともに、この不純物拡散領域を前記接続部に接続する工程と、前記十字状アクティブ領域の前記第1突出矩形部と、この第1突出矩形部と反対側の第2突出矩形部とに第2導電型不純物を注入してソース領域とドレイン領域とを形成する工程と、前記十字状アクティブ領域の前記接続部を形成した第3突出矩形部に第1導電型不純物を注入してコンタクト部を形成する工程と、を有することを特徴としている。
【0018】
このようになっている本発明は、十字状アクティブ領域を形成する前に、十字状アクティブ領域を形成するためのマスクを利用して接続部を形成する位置に、接続部形成用の第1導電型不純物を注入するようにしているため、不純物を十字状アクティブ領域の横方向に拡散させてチャネル領域を形成する際に、ボディとなるチャネル領域が自己整合的に接続部に確実に接続される。そして、十字状アクティブ領域の接続部を設けた突出矩形部にボディコンタクト部を形成することにより、ボディコンタクト部、接続部を介してチャネル領域を接地回路などに接続することができ、チャネル領域の電気的に浮いた状態を解消でき、DMOSトランジスタを安定して作動させることができる。
【0019】
【発明の実施の形態】
本発明に係る半導体装置の製造方法の好ましい実施の形態を、添付図面に従って詳細に説明する。図1ないし図6は、本発明の実施の形態に係る半導体装置の説明図である。なお、この実施形態においては、nチャネルDMOSの製造方法について説明するが、pチャネルDMOSについても同様にして製造することができる。
【0020】
まず、図1(1)に示したように、シリコンからなる支持基板12の上に、二酸化ケイ素(SiO2 )からなる絶縁層14を介して単結晶シリコン層16が設けてあるSOI基板10を用意する。そして、同図(2)に示したように、単結晶シリコン層16の上に、窒化ケイ素(Si3 N4 )膜60をCVDなどによって堆積する。さらに、窒化ケイ素膜60の上にフォトレジストを塗布し、これを露光、現像してパターニングし、シリコン単結晶層16のアクティブ領域にする部分と対応した位置に十字状のレジスト膜62を設ける。
【0021】
その後、レジスト膜62をマスクにして窒化ケイ素膜60をエッチングし、アクティブ領域と対応した位置に、窒化ケイ素膜60からなる十字状マスク64を形成する(図2(1)参照)。次に、図2(2)に示したように、単結晶シリコン層16の上部全体にフォトレジストを塗布し、これをパターニングしてレジストマスク66を形成する。このレジストマスク66は、十字状マスク64の予め定めた突出矩形部68の基端部に隣接した辺70、72の、基端部側を露出させる開口74を有している。露出させる辺70、72の長さは、後述するゲート電極に覆われない部分を有する長さにするのが望ましい。
【0022】
次に、同図に示してあるように、レジスト膜66をマスクにして十字状マスク64の辺70、72の下の単結晶シリコン層16に、ホウ素やガリウムなどの第1導電型(p導電型)半導体を形成する第1導電型不純物イオン76を注入し、単結晶シリコン層16内に第1導電型のp+ 領域からなる接続部78を形成する。すなわち、第1導電型不純物イオン76を図に対して垂直に打ち込まず、図に対して斜め(例えば、45度)に打ち込む。このとき、突出矩形部68を形成する辺71、73の基端部にも接続部78が形成される。
【0023】
その後、レジスト膜66を除去し、SOI基板10を酸化雰囲気において加熱し、単結晶シリコン層16を酸化したのち、十字状マスク64を除去する。これにより、十字状マスク64の周囲に二酸化ケイ素からなる分離領域80が形成される。また、十字状マスク64の下には、分離領域80によって区画された、単結晶シリコンからなる十字状のアクティブ領域82が形成される(図2(3)参照)。なお、pチャネルDMOSを形成する場合には、接続部78にリンやヒ素などのn型半導体を形成する不純物が注入される。
【0024】
次に、十字状アクティブ領域82の表面を熱酸化して酸化膜を形成したのち、SOI基板10の上面にフォトレジストを塗布し、これをパターニングして十字状アクティブ領域82を露出させた開口84を有するレジスト膜86を形成する。そして、レジスト膜86をマスクにして十字状アクティブ領域82に、酸化膜を介してリンやヒ素などのn型半導体を形成する第2導電型不純物イオン(図示せず)を注入し、接続部78を除いたアクティブ領域82を第2導電型のn− 領域にする。なお、pチャネルDMOSを形成する場合、アクティブ領域には、ホウ素などのp型不純物が注入される。
【0025】
次に、十字状アクティブ領域82の表面の酸化膜を除去し、再度熱酸化して薄い酸化膜(ゲート酸化膜)を形成したのち、酸化膜の上面に導電性の膜(例えば、ポリシリコン膜)をCVDなどによって堆積する。その後、導電性膜をエッチングし、図3(1)に示したように、アクティブ領域82の上にゲート酸化膜を介してゲート電極88を形成する。このゲート電極88は、実施形態の場合、十字状アクティブ領域82の各突出矩形部90a〜90dの基端側交差部を覆うようにH状に形成してある。
【0026】
次に、図3(2)に示したように、十字状アクティブ領域82の予め定めた突出矩形部、すなわち第1導電型不純物イオン76を注入して接続部78を形成した辺70、71、72、73の基端部、および辺71、73を有する突出矩形部90aを露出させたレジスト膜92を形成する。また、レジスト膜92は、突出矩形部90aを露出させた開口94の、突出矩形部90aの幅方向(図3(2)の上下方向)の広さが、ゲート電極88より広くなっていて、突出矩形部90b、90dの一部が露出している。なお、実施形態の場合、突出矩形90aは、後述するようにソース領域を形成する部分となる。
【0027】
次に、レジスト膜92とゲート電極88とをマスクにし、ホウ素などのp型半導体を形成する、第1導電型不純物イオン(図示せず)を十字状アクティブ領域82の露出している部分に注入する。そして、レジスト92を除去したのち、SOI基板10を熱処理(アニール)し、図3(3)の矢印96に示したように、アクティブ領域82に注入した第1導電型不純物(p型不純物)を横方向に、すなわちゲート電極88の下方に拡散させ、ゲート電極88の下にp− 拡散領域98を形成する。すなわち、突出矩形部90aに注入されたp型不純物は、図3(3)のC−C線に沿った断面図である図4に示したように、破線に示した位置から矢印96のように拡散し、ゲート電極88の下方にチャネル領域となるp− 拡散領域98を形成する。そして、このp− 拡散領域98は、接続部78に自己整合的に接続され、後述するようにチャネル領域を形成する。
【0028】
その後、図4に示したように、SOI基板10を覆ってシリコン酸化膜(二酸化ケイ素膜)100をCVDなどによって堆積する。そして、このシリコン酸化膜100を反応性イオンエッチングなどによって異方性エッチングを行ない、図5に示したように、ゲート電極88の側部にサイドウォール102を形成する。
【0029】
次に、図6(1)に示したように、十字状アクティブ領域82の突出矩形部90b、90dを覆ったレジスト膜104を形成する。そして、レジスト膜104をマスクとしてアクティブ領域82の突出矩形部90a、90cにリンイオンなどの第2導電型不純物イオンを注入したのち、レジスト膜104を除去する。これにより、同図(2)に示したように、突出矩形部90a、90cがn+ 拡散領域からなるソース領域106、ドレイン領域108になり、ソース領域106に隣接してp− 拡散領域からなるチャネル領域110がゲート電極88の下方に形成される。なお、図6(1)においては、サイドウォール102が省略してある。
【0030】
その後、図7に示したように、十字状アクティブ領域82の突出矩形部90b、90dを露出させたレジスト膜112を形成する。次に、レジスト膜112をマスクとして突出矩形部90b、90dにホウ素イオンなどの第1導電型イオンを注入したのち、レジスト膜112を除去する。これにより、図8に示したように、突出矩形部90b、90dがp+ 拡散領域からなるボディコンタクト部114、116となり、DMOSトランジスタ120が完成する。そして、ボディコンタクト部114、116は、図8の斜線部に示したように、接続部78を介してボディとなるチャネル領域110に接続される。すなわち、チャネル領域110は、DMOSトランジスタ120の製造過程において、自己整合的に接続部78に接続され、接続部78を介してボディコンタクト部114、116に接続される。
【0031】
このように、実施形態に係る製造方法によれば、十字状アクティブ領域82を形成する前に、十字状アクティブ領域82に形成する接続部78と対応した位置に、チャネル領域110を形成する導電型と同じ第1導電型を予め注入しておくことにより、不純物を十字状アクティブ領域82の横方向に拡散させてチャネル領域110を形成する際に、チャネル領域110が自己整合的に接続部78に接続される。このため、従来のようにマスクずれなどによって、接続部78の抵抗値が大きくなり、ボディとなるチャネル領域110の電位がとれないなどの不都合をなくすことができる。
【0032】
【発明の効果】
以上に説明したように、本発明によれば、十字状アクティブ領域を形成する前に、十字状アクティブ領域を形成するためのマスクを利用して接続部を形成する位置に、接続部形成用の第1導電型不純物を注入するようにしているため、不純物を十字状アクティブ領域の横方向に拡散させてチャネル領域を形成する際に、ボディとなるチャネル領域が自己整合的に接続部に確実に接続される。よって、十字状アクティブ領域の接続部を設けた突出矩形部にボディコンタクト部を形成することにより、ボディコンタクト部、接続部を介してチャネル領域を接地回路などに接続することができ、チャネル領域の電気的に浮いた状態を解消でき、DMOSトランジスタを安定して作動させることができる。
【図面の簡単な説明】
【図1】本発明の実施の形態に係る半導体装置の製造方法を説明する図であって、(1)はSOI基板の説明図であり、(2)は十字状マスクを形成する工程の説明図である。
【図2】実施形態に係る半導体装置の製造方法を説明する図であって、(1)は十字状マスクの平面図、(2)は接続部形成用の不純物注入工程の説明図、(3)は十字状アクティブ領域の説明図である。
【図3】実施の形態に係る半導体装置の製造方法を説明する図であって、(1)はゲート電極を形成する工程の説明図、(2)はチャネル用不純物を注入する工程の説明図、(3)は不純物を横方向に拡散させる工程の説明図である。
【図4】図3(3)のC−C線に沿った断面図である。
【図5】実施の形態に係る半導体装置の製造方法の説明図であって、サイドウォールの形成工程の説明図である。
【図6】実施の形態に係る半導体装置の製造方法の説明図であって、(1)ソース領域とドレイン領域とを形成する工程の平面図、(2)は(1)のD−D線に沿った断面図である。
【図7】実施の形態に係る半導体装置の製造方法のボディコンタクト部を形成する工程の説明図である。
【図8】実施の形態に係るDMOSトランジスタの説明図であって、(1)は平面図、(2)は(1)のB−B線に沿った断面図である。
【図9】従来のSOI構造を有する拡散接合トランジスタの製造方法の説明図である。
【図10】従来のSOI構造を有する拡散接合トランジスタの製造方法の説明図であって、窒化膜マスクと二酸化ケイ素からなるマスクとの形成状態を示す斜視図である。
【図11】従来のSOI構造を有する拡散接合トランジスタの製造方法の説明図であって、ベースを形成する工程の説明図である。
【図12】従来のSOI構造を有する拡散接合トランジスタの製造方法の説明図であって、ベース形成工程を説明する平面図である。
【図13】従来のSOI構造を有する拡散接合トランジスタの製造方法の説明図であって、(1)はエミッタとコレクタとを形成する工程を説明する斜視図であり、(2)は拡散接合トランジスタの断面図である。
【図14】従来のSOI構造を有する拡散接合トランジスタの製造方法を利用した場合のDMOSトランジスタの説明図である。
【符号の説明】
10………SOI基板
12………支持基板
14………絶縁層
16………単結晶シリコン層
64………十字状マスク
66、86、92、104、112………レジストマスク
68………突出矩形部
70、71、72、73………辺
76………第1導電型不純物イオン
78………接続部
80………分離領域
82………十字状アクティブ領域
88………ゲート電極
90a〜90d………突出矩形部
98………p− 拡散領域
106………ソース領域
102………サイドウォール
108………ドレイン領域
110………チャネル領域
114、116………ボディコンタクト部
120、130………DMOSトランジスタ
Claims (1)
- 支持基板上に絶縁層を介して設けたシリコン層上の、十字状アクティブ領域を形成する位置と対応した位置に十字状マスクを形成する工程と、
前記十字状マスクの予め定めた突出矩形部の基端部と、基端部に隣接した辺の下の前記シリコン層に第1導電型不純物を注入して接続部を形成する工程と、
前記十字状マスクの周囲に分離領域を設けて前記シリコン層を十字状アクティブ領域に区画する工程と、
前記十字状アクティブ領域に第2導電型不純物を注入する工程と、
前記十字状アクティブ領域の各突出矩形部の基端部を覆ってゲート電極を形成する工程と、
前記十字状アクティブ領域の、前記接続部を形成した第1突出矩形部に第1導電型不純物を注入し、この第1導電型不純物を前記ゲート電極の下方に拡散させてチャネル領域に相当する不純物拡散領域を形成するとともに、この不純物拡散領域を前記接続部に接続する工程と、
前記十字状アクティブ領域の前記第1突出矩形部と、この第1突出矩形部と反対側の第2突出矩形部とに第2導電型不純物を注入してソース領域とドレイン領域とを形成する工程と、
前記十字状アクティブ領域の前記接続部を形成した第3突出矩形部に第1導電型不純物を注入してコンタクト部を形成する工程と、
を有することを特徴とする半導体装置に製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000263666A JP3584866B2 (ja) | 2000-08-31 | 2000-08-31 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000263666A JP3584866B2 (ja) | 2000-08-31 | 2000-08-31 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002076354A JP2002076354A (ja) | 2002-03-15 |
JP3584866B2 true JP3584866B2 (ja) | 2004-11-04 |
Family
ID=18751178
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000263666A Expired - Fee Related JP3584866B2 (ja) | 2000-08-31 | 2000-08-31 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3584866B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7583533B2 (en) | 2006-09-04 | 2009-09-01 | Kabushiki Kaisha Toshiba | Semiconductor device with high-breakdown-voltage transistors |
-
2000
- 2000-08-31 JP JP2000263666A patent/JP3584866B2/ja not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7583533B2 (en) | 2006-09-04 | 2009-09-01 | Kabushiki Kaisha Toshiba | Semiconductor device with high-breakdown-voltage transistors |
Also Published As
Publication number | Publication date |
---|---|
JP2002076354A (ja) | 2002-03-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4108861B2 (ja) | バイポーラトランジスターの製造方法及びその構造 | |
JP3258123B2 (ja) | 半導体装置 | |
JPH10223771A (ja) | 半導体装置とその製造方法 | |
JP2619340B2 (ja) | 半導体素子の高電圧トランジスタ構造及びその製造方法 | |
JPH04226033A (ja) | バイポーラ・トランジスタを作成する方法 | |
JP2002016080A (ja) | トレンチゲート型mosfetの製造方法 | |
JP2002533924A (ja) | 半導体部材とその製造方法 | |
JP2587444B2 (ja) | Cmos技術を用いたバイポーラ・トランジスタとその製造方法 | |
JPH0557741B2 (ja) | ||
JPH098321A (ja) | 半導体素子のトランジスター構造及びその製造方法 | |
JPS60202965A (ja) | 改良した酸化物画定型トランジスタの製造方法及びその結果得られる構成体 | |
US5574306A (en) | Lateral bipolar transistor and FET | |
JP3584866B2 (ja) | 半導体装置の製造方法 | |
JP2782781B2 (ja) | 半導体装置の製造方法 | |
JPH09172062A (ja) | 半導体装置及びその製造方法 | |
KR0172509B1 (ko) | 수평 구조의 바이폴라 트랜지스터 제조 방법 | |
JP2907323B2 (ja) | 半導体装置およびその製造方法 | |
JP3225368B2 (ja) | 半導体装置 | |
JPH0794721A (ja) | 半導体装置及びその製造方法 | |
JP3688756B2 (ja) | 半導体装置およびその製造方法 | |
JPS5866358A (ja) | 半導体装置の製法 | |
JP3148227B2 (ja) | 半導体装置の製造方法 | |
JPH1174513A (ja) | 絶縁ゲート型半導体装置およびその製造方法 | |
JPH06151842A (ja) | 半導体装置及びその製造方法 | |
JP3300474B2 (ja) | 半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040113 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040625 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040713 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040726 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070813 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080813 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080813 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090813 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090813 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100813 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110813 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120813 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130813 Year of fee payment: 9 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |