JPS59195741A - シフタ回路 - Google Patents
シフタ回路Info
- Publication number
- JPS59195741A JPS59195741A JP7112983A JP7112983A JPS59195741A JP S59195741 A JPS59195741 A JP S59195741A JP 7112983 A JP7112983 A JP 7112983A JP 7112983 A JP7112983 A JP 7112983A JP S59195741 A JPS59195741 A JP S59195741A
- Authority
- JP
- Japan
- Prior art keywords
- data
- bit
- shift
- given
- shifted
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F5/00—Methods or arrangements for data conversion without changing the order or content of the data handled
- G06F5/01—Methods or arrangements for data conversion without changing the order or content of the data handled for shifting, e.g. justifying, scaling, normalising
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は左右両方向にシフト可能々、符号拡張機能を有
するシフタ回路に関する。
するシフタ回路に関する。
（従来技術の説明）
従来、左右両方向シック回路は左シックと右シフタとを
１個づつ設け、被シフトデータをそれぞれのシフタによ
りそれぞれの方向に対して、与えられたシフト量だけシ
フトし、左右シフト指示信号によりいずれか一方の出力
を選択する方式が採用されていた。
１個づつ設け、被シフトデータをそれぞれのシフタによ
りそれぞれの方向に対して、与えられたシフト量だけシ
フトし、左右シフト指示信号によりいずれか一方の出力
を選択する方式が採用されていた。
したがって、この方式ではハードウェア量が多く、コス
トの上昇を招くとともに回路が複雑になり、動作速度が
低下すると云う欠点があった。
トの上昇を招くとともに回路が複雑になり、動作速度が
低下すると云う欠点があった。
（発明の目的）
本発明の目的は、選択されたデータを左右シフト指示信
号とシフト量指示信号とにょシ決定されたシフト曾だけ
左にシフトして、左右両方向シフト動作を実現すること
によって上記欠点を解決し、高速で７・−ドウエア量の
少ない左右両方向シフトが可能なシフタ回路を提供する
ことにある。
号とシフト量指示信号とにょシ決定されたシフト曾だけ
左にシフトして、左右両方向シフト動作を実現すること
によって上記欠点を解決し、高速で７・−ドウエア量の
少ない左右両方向シフトが可能なシフタ回路を提供する
ことにある。
（発明の構成）
本発明はセレクタと、デコーダと、シックとを具備して
構成したシフト回路である。
構成したシフト回路である。
セレクタは与えられた被シフトデータか、あるいは１ビ
ツト目からｎビット目までの全ビットに被シフトデータ
の１ビツト目のデータを配列し、さらに続く（ｎ＋１
）ビット目から（２ｎ−１）ビット目までに被シフトデ
ータの２ビツト目からｎビット目までのデータを自己タ
リして形成したデータのいずれか一方を左右シフト指示
信号により選択するものである。
ツト目からｎビット目までの全ビットに被シフトデータ
の１ビツト目のデータを配列し、さらに続く（ｎ＋１
）ビット目から（２ｎ−１）ビット目までに被シフトデ
ータの２ビツト目からｎビット目までのデータを自己タ
リして形成したデータのいずれか一方を左右シフト指示
信号により選択するものである。
デコーダはシフト量指示信号と左右シフト指示信号とに
よ弘与えられたシフト量か・あるいは最大シフト量と与
えられたシフト量との差のいずれか一方のシフト量を発
生させるだめのものである。
よ弘与えられたシフト量か・あるいは最大シフト量と与
えられたシフト量との差のいずれか一方のシフト量を発
生させるだめのものである。
シフタはセレクタによυ選択されたデータを左シフトさ
せるだめのものである。
せるだめのものである。
本発明によるシフト回路においては符号拡張機能を有し
、セレクタによって選択されたデータを、デコーダによ
り発生したシフト量だけ、シフタによって左シフトさせ
ることにより、左右両方向にシフト動作させることが可
能である。
、セレクタによって選択されたデータを、デコーダによ
り発生したシフト量だけ、シフタによって左シフトさせ
ることにより、左右両方向にシフト動作させることが可
能である。
（実施例）
次に、本発明について図面を参照して詳細に説明する。
ツ・１図は、本発明によるシフタ回路のシフト動作の一
例を示す概念図である。
例を示す概念図である。
第１図において、１．２はそれぞれデータのビット列を
示す。
示す。
壕だ、３はセレクタ、６〜９は信号線である。
第１図において、左右シフト指示信号が左シフトを指示
する場合には、（ａ）によって示される与えられた被シ
フトデータがそのまま選択され、右シフトを指示する場
合には１．（ｂ）によって示されるように、１ビツト目
からｎビット０壕での全ビットに対して、被シフトデー
タの１ビツト目のデータを配列して符号拡張を実行し、
続く（ｎ＋１ ）ビット目から（２ｎ−１）ビット目ま
でに被シフトデータの２ビツト目からｎビット目までの
データを配列して形成したデータが選択される。
する場合には、（ａ）によって示される与えられた被シ
フトデータがそのまま選択され、右シフトを指示する場
合には１．（ｂ）によって示されるように、１ビツト目
からｎビット０壕での全ビットに対して、被シフトデー
タの１ビツト目のデータを配列して符号拡張を実行し、
続く（ｎ＋１ ）ビット目から（２ｎ−１）ビット目ま
でに被シフトデータの２ビツト目からｎビット目までの
データを配列して形成したデータが選択される。
第２図はデコーダの一実施例を示す概念図である。
牙２図において、４はデコーダ、１０〜１２は信号線で
ある。 デコーダ４はシフト量指示信号と左右シフト指
示信号とを入力し、左右シフト指示信号が左シフトの場
合には与えられたシフト量を発生し、右シフトの場合に
は〔（最大シフト量）−（与えられたシフト量）〕に相
当する差のシフ）ｔを発生させる、 デコーダ４の動作における入出力関係をまとめて示した
ものが牙３図である。
ある。 デコーダ４はシフト量指示信号と左右シフト指
示信号とを入力し、左右シフト指示信号が左シフトの場
合には与えられたシフト量を発生し、右シフトの場合に
は〔（最大シフト量）−（与えられたシフト量）〕に相
当する差のシフ）ｔを発生させる、 デコーダ４の動作における入出力関係をまとめて示した
ものが牙３図である。
第４図は、本発明によるシック回路の一実施例を示す図
であり、１．２はそれぞれデータのビット列、３はセレ
クタ、４はデコーダ、５はシフタ、６〜１３は信号線で
ある。
であり、１．２はそれぞれデータのビット列、３はセレ
クタ、４はデコーダ、５はシフタ、６〜１３は信号線で
ある。
）１４図に示すシフタ回路は、（２ｎ−１）ビットの入
力に対してｎビットの出力が得られる最大シフト量が（
ｎ−１）ピットの左シックと、第１図に示した回路概念
と、第２図に示した回路概念とを組合せたものであり、
８１図により選択されたデータを第２図によ如発生させ
たシフト量だけ左シフトするような構成になっている。
力に対してｎビットの出力が得られる最大シフト量が（
ｎ−１）ピットの左シックと、第１図に示した回路概念
と、第２図に示した回路概念とを組合せたものであり、
８１図により選択されたデータを第２図によ如発生させ
たシフト量だけ左シフトするような構成になっている。
この構成により、与えられた被シフトデータを与えら
れたシフト量だけ右にシフトした結果と一致する出力が
、左右シフト指示信号を右にシフトすることにより得ら
れる。
れたシフト量だけ右にシフトした結果と一致する出力が
、左右シフト指示信号を右にシフトすることにより得ら
れる。
また、左右シフト指示信号を左にすると与えられた被シ
フトデータを与えられたシフト量だけ左にシフトした出
力が得られる。
フトデータを与えられたシフト量だけ左にシフトした出
力が得られる。
第５図は第４図に示したシフタ回路の動作原理を簡単に
図解したものであり、第５図（ａ）は与えられた被シフ
トデータ、第５図（ｂ）は左シフトにおける被シフトデ
ータの動き、牙５図（Ｃ）は右シフトにおける被シフト
データの動きを示す図である。 牙５図から本発明によ
るシフタ回路の動作が容易に理解される。
図解したものであり、第５図（ａ）は与えられた被シフ
トデータ、第５図（ｂ）は左シフトにおける被シフトデ
ータの動き、牙５図（Ｃ）は右シフトにおける被シフト
データの動きを示す図である。 牙５図から本発明によ
るシフタ回路の動作が容易に理解される。
（発明の効果）
本発明は以上説明したように、左右シフト指示信号とシ
フトを指示信号とによってシフト量を選択して被シフト
データを左シフトすることにより、高速でハードウェア
針の少ない左右両方向シフトの可能なシフタ回路を実現
できると云う効果がある。
フトを指示信号とによってシフト量を選択して被シフト
データを左シフトすることにより、高速でハードウェア
針の少ない左右両方向シフトの可能なシフタ回路を実現
できると云う効果がある。
第１図は、本発明によるシック回路のシフト動作の一例
を示す概念図である。 劃・２図は、デコーダの一実施例を示す概念図である。 第３図は、第２図に示すデコーダの動作における入出力
関係をまとめて示した図である〇第４図は、本発明によ
るシフタ回路の一実施例を示すブロック図である。 第５図は、第４図に示すシフタ回路の動作を示す概念図
である。 １．２・・・データ ３・・・セレクタ ４・・・デコーダ ５・・・シフタ ６〜１３・・・信号線 特許出願人 日本電気株式会社 代理人 弁理士 井 ノ ロ 壽２８９ （Ｃ） （７５ンフ１ご島台） ２９０− ７ご一７Ｌ石ン７Ｌ ｚ−１ご゛：、１一方シフＬ
を示す概念図である。 劃・２図は、デコーダの一実施例を示す概念図である。 第３図は、第２図に示すデコーダの動作における入出力
関係をまとめて示した図である〇第４図は、本発明によ
るシフタ回路の一実施例を示すブロック図である。 第５図は、第４図に示すシフタ回路の動作を示す概念図
である。 １．２・・・データ ３・・・セレクタ ４・・・デコーダ ５・・・シフタ ６〜１３・・・信号線 特許出願人 日本電気株式会社 代理人 弁理士 井 ノ ロ 壽２８９ （Ｃ） （７５ンフ１ご島台） ２９０− ７ご一７Ｌ石ン７Ｌ ｚ−１ご゛：、１一方シフＬ
Claims (1)
- 与えられた被シフトデータか、あるいは１ビツト目から
ｎビット目までの全ビットに被シフトデータの１ビツト
目のデータを配列し、さらに続（（ｎ＋１ ）ビット目
から（２ｎ−１）ビット目までに被シフトデータの２ビ
ツト目からｎビット目までのデータを配列して形成した
データのいずれか一方を左右シフト指示信号により選択
するためのセレクタと、シフト量指示信号と左右シフト
指示信号とにより、与えられたシフト量か、あるいは最
大シフト量と与えられたシフト量との差のいずれか一方
のシフト量を発生させるためのデコーダと、前記セレク
タにより選択されたデータを左シフトさせるためのシフ
トとを具備し、前記セレクタによシ選択された前記デー
タを前記デコーダにより発生したシフト量だけ前記シフ
タによって左にシフトさせることによシ、左右両方向に
シフト動作を可能ならしめ、符号拡張機能を有すること
を特徴としたシック回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7112983A JPS59195741A (ja) | 1983-04-22 | 1983-04-22 | シフタ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7112983A JPS59195741A (ja) | 1983-04-22 | 1983-04-22 | シフタ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59195741A true JPS59195741A (ja) | 1984-11-06 |
| JPH0142413B2 JPH0142413B2 (ja) | 1989-09-12 |
Family
ID=13451650
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7112983A Granted JPS59195741A (ja) | 1983-04-22 | 1983-04-22 | シフタ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59195741A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61234428A (ja) * | 1985-04-10 | 1986-10-18 | Matsushita Electric Ind Co Ltd | デ−タシフト回路 |
| JPS63121922A (ja) * | 1986-11-12 | 1988-05-26 | Hitachi Ltd | バレルシフト回路 |
| JP2015207203A (ja) * | 2014-04-22 | 2015-11-19 | 富士通株式会社 | シフト回路及び演算装置 |
-
1983
- 1983-04-22 JP JP7112983A patent/JPS59195741A/ja active Granted
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61234428A (ja) * | 1985-04-10 | 1986-10-18 | Matsushita Electric Ind Co Ltd | デ−タシフト回路 |
| JPS63121922A (ja) * | 1986-11-12 | 1988-05-26 | Hitachi Ltd | バレルシフト回路 |
| JP2015207203A (ja) * | 2014-04-22 | 2015-11-19 | 富士通株式会社 | シフト回路及び演算装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0142413B2 (ja) | 1989-09-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0047440B1 (en) | Shift circuit | |
| CA1270534C (en) | SHIFT DEVICE | |
| US4180861A (en) | Selectively operable mask generator | |
| JPH06111022A (ja) | ラスタオペレーション装置 | |
| JPS59195741A (ja) | シフタ回路 | |
| KR102182299B1 (ko) | 시프트 연산 장치 및 그의 동작 방법 | |
| JPH04100429A (ja) | 時分割多重化装置 | |
| JPH04361325A (ja) | バレルシフタ装置 | |
| JPS62123821A (ja) | タイミング信号発生器 | |
| JP3311624B2 (ja) | バレルシフタ制御方法及び集積回路 | |
| JP2541697B2 (ja) | パイプライン演算装置 | |
| KR20030032180A (ko) | 카운팅 스피드를 개선시킨 카운터 | |
| JP2536490B2 (ja) | ランレングス符号化装置 | |
| JPH05334042A (ja) | バレルシフタ回路 | |
| SU586460A1 (ru) | Устройство дл воспроизведени функций с крутизной,не превышающей 2к | |
| SU843269A1 (ru) | Устройство дл формировани кода | |
| JPS62143130A (ja) | 中央処理装置 | |
| JPH02185131A (ja) | カウンタ装置 | |
| JPH05259922A (ja) | 可変長符号化器 | |
| JPS61139163A (ja) | 画像拡大縮小タイミング発生回路 | |
| KR940023099A (ko) | 데이타의 직/병렬변환방법 및 장치 | |
| KR970072720A (ko) | 양방향 배럴 시프터 | |
| JPH04157831A (ja) | 重畳信号挿入回路 | |
| JPS63163527A (ja) | デ−タ詰め込み回路 | |
| JPH01311321A (ja) | 加算器 |