JPS59191349A - バイポ−ラ型半導体装置およびその製造方法 - Google Patents
バイポ−ラ型半導体装置およびその製造方法Info
- Publication number
- JPS59191349A JPS59191349A JP6543683A JP6543683A JPS59191349A JP S59191349 A JPS59191349 A JP S59191349A JP 6543683 A JP6543683 A JP 6543683A JP 6543683 A JP6543683 A JP 6543683A JP S59191349 A JPS59191349 A JP S59191349A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- film
- single crystal
- bipolar
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Local Oxidation Of Silicon (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［、技術分野］
この発明は絶縁物アイソレーション層を有するＩＣ，Ｌ
ＳＩに係り、特にアイソレーション用絶縁物層の端が垂
直で高集積化を容易ならしめるバイポーラ型半導体装置
およびその製造方法に関する。
ＳＩに係り、特にアイソレーション用絶縁物層の端が垂
直で高集積化を容易ならしめるバイポーラ型半導体装置
およびその製造方法に関する。
近年、絶縁物アイソレーションを利用しているバイポー
ラ型ＩＣ，ＬＳＩは、第１図に示すようなアイソプレー
ナ型構造を有するものが多く製造されている。すなわち
、低不純物濃度のＰ−８ｉ基板１上に高不純物濃度のＮ
４″型埋込み層２およびＮ型エピタキシャル層３を形成
した後１選択エツチングを行なった位置を選択酸化し、
この酸化膜４をアイソレーション層として利用し、エピ
タキシャル層内に素子を形成している。
ラ型ＩＣ，ＬＳＩは、第１図に示すようなアイソプレー
ナ型構造を有するものが多く製造されている。すなわち
、低不純物濃度のＰ−８ｉ基板１上に高不純物濃度のＮ
４″型埋込み層２およびＮ型エピタキシャル層３を形成
した後１選択エツチングを行なった位置を選択酸化し、
この酸化膜４をアイソレーション層として利用し、エピ
タキシャル層内に素子を形成している。
このアイソプレーナ型構造は酸化膜の端にバードヘッド
５およびバードビーク６と呼ばれる部分ができ、表面が
平坦でなくなるため素子形成の時、特に多層配線を行な
う場合に配線の断線の原因となる。またＬＳＩを高集積
化する場合にバードビーク６が障害となり、かつアイソ
レーション領域４を狭くした時に選択酸化膜に挾まれた
シリコン（Ｓｉ）の島３の端に応力が集中し、結晶欠陥
、特に転位が発生し易くなる欠点を有している。
５およびバードビーク６と呼ばれる部分ができ、表面が
平坦でなくなるため素子形成の時、特に多層配線を行な
う場合に配線の断線の原因となる。またＬＳＩを高集積
化する場合にバードビーク６が障害となり、かつアイソ
レーション領域４を狭くした時に選択酸化膜に挾まれた
シリコン（Ｓｉ）の島３の端に応力が集中し、結晶欠陥
、特に転位が発生し易くなる欠点を有している。
また従来、あらかじめ基板表面に酸化膜層を形成した後
、所定の位置に単結晶を形成するいわゆる選択エピタキ
シャル成長技術が知られている。
、所定の位置に単結晶を形成するいわゆる選択エピタキ
シャル成長技術が知られている。
すなわち、第２図に示すように、Ｓｉ基板１の表面を・
酸化した後、酸化膜層４を部分的にエッチして窓をあけ
ておき、露出した基板表面部分に選択エピタキシャル層
３を形成し、この選択エピタキシャル層内に素子を形成
する方法である。
酸化した後、酸化膜層４を部分的にエッチして窓をあけ
ておき、露出した基板表面部分に選択エピタキシャル層
３を形成し、この選択エピタキシャル層内に素子を形成
する方法である。
しかし、この従来の方法では酸化膜」ユにも多結晶が成
長し易く、酸化膜上に多結晶を付着させないため、エピ
タキシャル成長用の反応ガス中に少量のＨＣＱガス（エ
ツチング用ガス）を含ませると、エピタキシャル層の抵
抗率の制御が困難になる。またエツチングにより形成し
た酸化膜の窓の端は第２図に示すように傾斜しており、
選択エピタキシャル成長時に、この傾斜した酸化膜上に
多結晶層７が形成され、エピタキシャル層の端が異常成
長してしまう。
長し易く、酸化膜上に多結晶を付着させないため、エピ
タキシャル成長用の反応ガス中に少量のＨＣＱガス（エ
ツチング用ガス）を含ませると、エピタキシャル層の抵
抗率の制御が困難になる。またエツチングにより形成し
た酸化膜の窓の端は第２図に示すように傾斜しており、
選択エピタキシャル成長時に、この傾斜した酸化膜上に
多結晶層７が形成され、エピタキシャル層の端が異常成
長してしまう。
この欠点を防止するために、第３図および第４図に示す
ように、基板１上に形成した酸化膜層４に窓をあけた後
、窓内に単結晶３（選択エピタキシャル層）を、酸化膜
４上に多結晶７を同時に形成する。次に表面からエッチ
し、多結晶の方が単結晶よりも早くエッチされる現象を
利用して多結晶をエツチング除去しく第４図）、残留単
結晶層３と酸化膜層４との厚さを同じにしようとする方
法がある。
ように、基板１上に形成した酸化膜層４に窓をあけた後
、窓内に単結晶３（選択エピタキシャル層）を、酸化膜
４上に多結晶７を同時に形成する。次に表面からエッチ
し、多結晶の方が単結晶よりも早くエッチされる現象を
利用して多結晶をエツチング除去しく第４図）、残留単
結晶層３と酸化膜層４との厚さを同じにしようとする方
法がある。
しかし、この方法では、選択エッチした酸化膜Ｍ４の端
が傾斜しているため、この傾斜面上にも多結晶層が成長
し、第３図に示すように同時に成長させた単結晶層３と
多結晶層７とはつながって形成されてしまう。このため
単結晶と多結晶とを同時にエッチし、酸化膜層４が表わ
れた時にエツチングを停止しても、傾斜面上の多結晶は
先にエッチされてしまい、第４図に示すように表面は平
坦にはならない。特にウェーハ全面にわたって、単結晶
と多結晶とのエツチング速度の割合を制御するのは極め
て困難で、ある部分は平坦に近くなっても他の部分では
酸化膜層端の斜面上の多結晶が深くエッチされてしまう
。さらにウェーハ全面にわたって単結晶と多結晶との成
長厚さの割合も制御しなければならず、このためエツチ
ング後の全表面を平坦にすることは益々困難である。
が傾斜しているため、この傾斜面上にも多結晶層が成長
し、第３図に示すように同時に成長させた単結晶層３と
多結晶層７とはつながって形成されてしまう。このため
単結晶と多結晶とを同時にエッチし、酸化膜層４が表わ
れた時にエツチングを停止しても、傾斜面上の多結晶は
先にエッチされてしまい、第４図に示すように表面は平
坦にはならない。特にウェーハ全面にわたって、単結晶
と多結晶とのエツチング速度の割合を制御するのは極め
て困難で、ある部分は平坦に近くなっても他の部分では
酸化膜層端の斜面上の多結晶が深くエッチされてしまう
。さらにウェーハ全面にわたって単結晶と多結晶との成
長厚さの割合も制御しなければならず、このためエツチ
ング後の全表面を平坦にすることは益々困難である。
上記のように、従来にあっては、工程の初期にエピタキ
シャル層を形成した後、選択酸化する方法と、工程の初
期に酸化膜を形成した後１選択エピタキシャル成長する
方法とが知られているが、両者とも（傾斜は逆方向では
あるが）酸化膜層の端が傾斜しているために欠点が生じ
てくる。特に最近の高集積化されたＩＣ，ＬＳＩで酸化
物アイソレーション領域を極端に狭くし、しかも素子形
成領域も狭くする場合、また多層配線を必要とする場合
には、前者のようにバードビークが生じたり、後者のよ
うに素子形成前の表面が平坦でなく厚さの制御性が悪い
ことは重大な障害となる。
シャル層を形成した後、選択酸化する方法と、工程の初
期に酸化膜を形成した後１選択エピタキシャル成長する
方法とが知られているが、両者とも（傾斜は逆方向では
あるが）酸化膜層の端が傾斜しているために欠点が生じ
てくる。特に最近の高集積化されたＩＣ，ＬＳＩで酸化
物アイソレーション領域を極端に狭くし、しかも素子形
成領域も狭くする場合、また多層配線を必要とする場合
には、前者のようにバードビークが生じたり、後者のよ
うに素子形成前の表面が平坦でなく厚さの制御性が悪い
ことは重大な障害となる。
［発明の目的］
この発明の一目的はＬＳＩの高集積化に適した端の垂直
なアイソレーション用絶縁物層を有するバイポーラ型Ｉ
Ｃ，ＬＳＩを提供することにある。
なアイソレーション用絶縁物層を有するバイポーラ型Ｉ
Ｃ，ＬＳＩを提供することにある。
また他の目的は同一基板上にＮＰＮおよびＰＮＰトラン
ジスタを含む、高集積化の可能な複合ＩＣ１複合ＬＳＩ
を提供することにある。
ジスタを含む、高集積化の可能な複合ＩＣ１複合ＬＳＩ
を提供することにある。
この発明のそれらならびにさらに他の目的と新規な特徴
は、この明細書の記述および添付図面から明らかになる
であろう。
は、この明細書の記述および添付図面から明らかになる
であろう。
［発明の概要コ
この出願において開示される発明のうち代表的なものの
概要を簡単に説明すれば、下記のとおりである。
概要を簡単に説明すれば、下記のとおりである。
すなわち、この発明では、半導体基板上に形成したアイ
ソレーション絶縁物層をその端が垂直になるように選択
的に除去し、露出した基板表面に高不純物濃度層を設け
、この高不純物濃度層および絶縁物層上にそれぞれ単結
晶半導体層および多結晶半導体層を形成した後、単結晶
半導体層上に保護膜を設け、多結晶を除去して得られる
単結晶半導体層内にバイポーラ型半導体素子を設けるよ
うにしている。
ソレーション絶縁物層をその端が垂直になるように選択
的に除去し、露出した基板表面に高不純物濃度層を設け
、この高不純物濃度層および絶縁物層上にそれぞれ単結
晶半導体層および多結晶半導体層を形成した後、単結晶
半導体層上に保護膜を設け、多結晶を除去して得られる
単結晶半導体層内にバイポーラ型半導体素子を設けるよ
うにしている。
［実施例コ
以下に種々な実施例によりこの発明の内容を明らかにす
る。
る。
（第１実施例）
第５図〜第１−１図までにこの発明の基本的な第１の実
施例を示す。第５図に示すように高抵抗率（約°３０Ω
ｃｍ）のＰ−型シリコン基Ｆｉ１１の表面にＰ型のチャ
ネルス１−ツバ１２を形成する。このチャネルストッパ
はボロン（Ｂ）のイオン打込み法または拡散法により、
必要な部分だけに形成しているが、ボロン（Ｂ ）の濃
度をさほど高くする必要のない場合には全面に形成して
も良シ、）。次に比較的厚い（約１〜３ ／Ａ ｍ ）
絶縁膜１３を形成し、その上にさらにシリコンナイトラ
イド膜（Ｓ ｉ３Ｎ４ ）１４を付着する。
施例を示す。第５図に示すように高抵抗率（約°３０Ω
ｃｍ）のＰ−型シリコン基Ｆｉ１１の表面にＰ型のチャ
ネルス１−ツバ１２を形成する。このチャネルストッパ
はボロン（Ｂ）のイオン打込み法または拡散法により、
必要な部分だけに形成しているが、ボロン（Ｂ ）の濃
度をさほど高くする必要のない場合には全面に形成して
も良シ、）。次に比較的厚い（約１〜３ ／Ａ ｍ ）
絶縁膜１３を形成し、その上にさらにシリコンナイトラ
イド膜（Ｓ ｉ３Ｎ４ ）１４を付着する。
次に第６図に示すように反応性イオンエツチング法によ
り絶縁膜１３および５４３Ｎ４膜１４を部分的に除去し
、窓１５をあける。この時反応性イオンが基板表面に垂
直に当たるような条件で行ない、窓１５の端をほぼ垂直
形状に形成する。その後、ヒ素（Ａｓ）またはリン（Ｐ
）等のＮ型不純物のイオン打込み法またはアンチモン（
ｓｂ）等のＮ型不純物の拡散法により、高不純物濃度の
Ｎ４″埋込み層１６を形成する。
り絶縁膜１３および５４３Ｎ４膜１４を部分的に除去し
、窓１５をあける。この時反応性イオンが基板表面に垂
直に当たるような条件で行ない、窓１５の端をほぼ垂直
形状に形成する。その後、ヒ素（Ａｓ）またはリン（Ｐ
）等のＮ型不純物のイオン打込み法またはアンチモン（
ｓｂ）等のＮ型不純物の拡散法により、高不純物濃度の
Ｎ４″埋込み層１６を形成する。
次に第７図に示すようにＮ＋埋込み層１６上およびＳｉ
３Ｎ４膜１４上にエピタキシャル法によりそれぞれＮ型
単結晶半導体層１７および多結晶半導体層１８を同時に
形成する。この時、Ｓｉ３Ｎ４膜上の多結晶層１８の膜
厚を赤外線干渉法によりインプロセスでモニターするこ
とにより、単結晶層１７の厚さは高精度に制御できる。
３Ｎ４膜１４上にエピタキシャル法によりそれぞれＮ型
単結晶半導体層１７および多結晶半導体層１８を同時に
形成する。この時、Ｓｉ３Ｎ４膜上の多結晶層１８の膜
厚を赤外線干渉法によりインプロセスでモニターするこ
とにより、単結晶層１７の厚さは高精度に制御できる。
したがって、単結晶層１７の表面を酸化した時に（第８
図）シリコン酸化膜（ＳｉＯ２）１９の高さがＳｉ３Ｎ
４膜１４の高さと一致するように、単結晶層１７の厚さ
を決めることができる。また絶縁膜１３およびＳｉ３Ｎ
４膜１４の窓端はほぼ垂直に形成されているので、単結
晶層１７と多結晶層１８とは分離して形成することがで
きる。
図）シリコン酸化膜（ＳｉＯ２）１９の高さがＳｉ３Ｎ
４膜１４の高さと一致するように、単結晶層１７の厚さ
を決めることができる。また絶縁膜１３およびＳｉ３Ｎ
４膜１４の窓端はほぼ垂直に形成されているので、単結
晶層１７と多結晶層１８とは分離して形成することがで
きる。
次に単結晶層１７および多結晶層１８の表面を酸化しく
第８図）、５ｉ０２膜１９および２０を形成し、フォト
エツチング法により単結晶層］７上（７）Ｓｉ０２膜１
９を残し、多結晶層１８−ヒｃ７）ＳｉＯ２膜２０全２
０する（第９図）。この時ＳｉＯ２膜］９および２０の
段差を利用することにより、フォトエツチングのマスク
合わせは精度よく行なうことができる。
第８図）、５ｉ０２膜１９および２０を形成し、フォト
エツチング法により単結晶層］７上（７）Ｓｉ０２膜１
９を残し、多結晶層１８−ヒｃ７）ＳｉＯ２膜２０全２
０する（第９図）。この時ＳｉＯ２膜］９および２０の
段差を利用することにより、フォトエツチングのマスク
合わせは精度よく行なうことができる。
ぞの後ＳｉＯ２膜１９を保護膜として多結晶層１−８を
反応性イオンエッチンク法により除去することにより、
第１０図の表面平坦な構造ができ上る。
反応性イオンエッチンク法により除去することにより、
第１０図の表面平坦な構造ができ上る。
次に第１１図に示すように、フォトエツチング法、イオ
ン打込み法および拡散法によりＮ型単結晶層１７内にＮ
＋コレクタ２３．Ｐ＋ベース２４を形成し、ベース２４
内にＮ＋エミッタ２５を形成した後、コンタクトを取る
ためにコレクタ電極２６、ベース電極２７およびエミッ
タ電極２８を形成することにより、比較的厚い絶縁物層
１１３゜１４によりアイソレーションされたバイポーラ
型ＮＰＮＩ−ランリスタが完成する。なお、絶縁物層に
接して成長する単結晶の端には結晶欠陥ができるが、そ
の幅は１μｍ程度なので、第１１図のようにベース接合
を絶縁物層からたとえば２μｍ以上離して形成すれば問
題は生じない。
ン打込み法および拡散法によりＮ型単結晶層１７内にＮ
＋コレクタ２３．Ｐ＋ベース２４を形成し、ベース２４
内にＮ＋エミッタ２５を形成した後、コンタクトを取る
ためにコレクタ電極２６、ベース電極２７およびエミッ
タ電極２８を形成することにより、比較的厚い絶縁物層
１１３゜１４によりアイソレーションされたバイポーラ
型ＮＰＮＩ−ランリスタが完成する。なお、絶縁物層に
接して成長する単結晶の端には結晶欠陥ができるが、そ
の幅は１μｍ程度なので、第１１図のようにベース接合
を絶縁物層からたとえば２μｍ以上離して形成すれば問
題は生じない。
（第２実施例）
第８図〜第１１図に示す工程を別の方法で行なうことも
できる。その第２の実施例を第１２図〜第１５図に示す
。
できる。その第２の実施例を第１２図〜第１５図に示す
。
第１２図に示すようにＮ型単結晶半導体層１７および多
結晶半導体層１８の表面を酸化し、Ｓｉ○２膜１９膜上
９２０を形成した後、さらにその上にＳｉ３Ｎ４膜２１
および２２を付着する。次にフォトエツチング法により
、単結晶層１７上のＳｉ○２膜１９膜上９Ｓ ｉ ３
Ｎ４膜２１を残し、多結晶層１８上のＳｔ○２膜２０膜
上０Ｓｉ３Ｎ４膜２２を除去する（第１３図）。
結晶半導体層１８の表面を酸化し、Ｓｉ○２膜１９膜上
９２０を形成した後、さらにその上にＳｉ３Ｎ４膜２１
および２２を付着する。次にフォトエツチング法により
、単結晶層１７上のＳｉ○２膜１９膜上９Ｓ ｉ ３
Ｎ４膜２１を残し、多結晶層１８上のＳｔ○２膜２０膜
上０Ｓｉ３Ｎ４膜２２を除去する（第１３図）。
その後Ｓｉ３Ｎ４膜２１を保護膜として多結晶層１８を
除去することにより、第１４図の表面平坦な構造ができ
上る。この時Ｓｉ３Ｎ４膜１４および２１をエツチング
ストッパとして多結晶層１８は簡単に化学エッチするこ
とができる。
除去することにより、第１４図の表面平坦な構造ができ
上る。この時Ｓｉ３Ｎ４膜１４および２１をエツチング
ストッパとして多結晶層１８は簡単に化学エッチするこ
とができる。
次に第１′１図と同様にＮ＋コレクタ２３、Ｐ＋ベース
２４およびＮ＋エミッタ２５を形成し、それぞれの電極
２６．２７および２８を形成することにより、第１５図
に示す５４３Ｎ４膜をパッシベーション膜としたＮＰＮ
トランジスタが完成する。
２４およびＮ＋エミッタ２５を形成し、それぞれの電極
２６．２７および２８を形成することにより、第１５図
に示す５４３Ｎ４膜をパッシベーション膜としたＮＰＮ
トランジスタが完成する。
（第゛１および第２実施例の利点）
以上、第１および第２の実施例に関する製造方法の利点
は、 （１）工程初期に形成した比較的厚い絶縁物層を反応性
ネオンエツチング法により部分的に除去するため、あけ
た窓の端は垂直に切り立っており、エピタキシャル法に
より単結晶半導体層１７および多結晶半導体層１８を同
時に形成する際にこの両者を分離して形成できること、 （２）比較的厚い絶縁物層上の多結晶半導体層１８は赤
外線干渉法によりインプロセスモニターできるため、こ
の多結晶層１８の膜厚と良い相関関係のある単結晶層１
７の厚さを必要な値に、かつ高精度で決定できること、 （３）第２の実施例の場合には上記に加えて、Ｓｉ３Ｎ
４膜１４および２１をエツチングストッパとして、フッ
酸および硝酸の混合液で多結晶層１８を容易にエツチン
グできること、等である。
は、 （１）工程初期に形成した比較的厚い絶縁物層を反応性
ネオンエツチング法により部分的に除去するため、あけ
た窓の端は垂直に切り立っており、エピタキシャル法に
より単結晶半導体層１７および多結晶半導体層１８を同
時に形成する際にこの両者を分離して形成できること、 （２）比較的厚い絶縁物層上の多結晶半導体層１８は赤
外線干渉法によりインプロセスモニターできるため、こ
の多結晶層１８の膜厚と良い相関関係のある単結晶層１
７の厚さを必要な値に、かつ高精度で決定できること、 （３）第２の実施例の場合には上記に加えて、Ｓｉ３Ｎ
４膜１４および２１をエツチングストッパとして、フッ
酸および硝酸の混合液で多結晶層１８を容易にエツチン
グできること、等である。
（第３実施例）
第１６図および第１７図に第３の実施例を示す。
Ｐ−型シリコン基板１１の表面に比較的厚い酸化膜を形
成する場合、通常の熱酸化法または化学的気相成長法（
ＣＶＤ法、Ｃｈｅｍｉｃａｌ Ｖ ａｐｏｕｒ Ｄ ｅ
−ｐｏｓｉｔｉｏｎ）で行なうと５ｉ０２膜に亀裂が入
り易い。これをさけるため、およびチャネルストッパを
作るために、第１６図に示すように熱酸化膜１３′、ボ
ロンシリケートガラス（Ｂ Ｓ Ｇ）膜１３“、Ｓｉ３
Ｎ、膜１４を順次重ねて多層の絶縁物層を形成する。こ
の際ＢＳＧ膜を先につけ、その後基板表面を酸化した方
が良い。
成する場合、通常の熱酸化法または化学的気相成長法（
ＣＶＤ法、Ｃｈｅｍｉｃａｌ Ｖ ａｐｏｕｒ Ｄ ｅ
−ｐｏｓｉｔｉｏｎ）で行なうと５ｉ０２膜に亀裂が入
り易い。これをさけるため、およびチャネルストッパを
作るために、第１６図に示すように熱酸化膜１３′、ボ
ロンシリケートガラス（Ｂ Ｓ Ｇ）膜１３“、Ｓｉ３
Ｎ、膜１４を順次重ねて多層の絶縁物層を形成する。こ
の際ＢＳＧ膜を先につけ、その後基板表面を酸化した方
が良い。
次に第１７図に示すように反応性イオンエツチング法に
よりＳｉ○２膜１．３’、ＢＳＧ膜１３″および５ｉ３
Ｎ４１４を部分的に除去し、端が垂直な窓１５をあける
。その後、全表面に第２のＳｉ３Ｎ４膜を付着させ、ふ
たたび反応性イオンエツチング法により第２のＳ、４３
Ｎ４膜をエツチングすることにより、窓端の熱酸化膜１
３’、ＢＳＧ膜１３″の切り口」二にＳｉ３Ｎ４膜１４
′を残すことができる。このようにすれば絶縁物層（こ
の実施例の場合には１３’ 、１３″および１−４・の
多層膜）がエピタキシャル成長中にはがれることを防止
できる。
よりＳｉ○２膜１．３’、ＢＳＧ膜１３″および５ｉ３
Ｎ４１４を部分的に除去し、端が垂直な窓１５をあける
。その後、全表面に第２のＳｉ３Ｎ４膜を付着させ、ふ
たたび反応性イオンエツチング法により第２のＳ、４３
Ｎ４膜をエツチングすることにより、窓端の熱酸化膜１
３’、ＢＳＧ膜１３″の切り口」二にＳｉ３Ｎ４膜１４
′を残すことができる。このようにすれば絶縁物層（こ
の実施例の場合には１３’ 、１３″および１−４・の
多層膜）がエピタキシャル成長中にはがれることを防止
できる。
次に窓内の露出した基板表面にＮ”埋込み層１６を形成
すれば、この際の高温熱処理中またはその後の工程の熱
処理中にＢ Ｓ Ｇ内のポロンが基板１１の表面から拡
散し、チャネルス１−ツバ１２のＰ型層が形成される。
すれば、この際の高温熱処理中またはその後の工程の熱
処理中にＢ Ｓ Ｇ内のポロンが基板１１の表面から拡
散し、チャネルス１−ツバ１２のＰ型層が形成される。
（第３の実施例の利点）
（１）コニ程の最初にチャネルス１ヘツパのＰ＋層１２
を形成しなくても、それを工程途中の熱処理により形成
できるので工程が単純化されること、（２）１〜３μｍ
の比較的厚い絶縁物層を容易に形成できること、 （３）その後のエピタキシャル成長中に絶縁物層がはが
れるのを防止できること、等である。
を形成しなくても、それを工程途中の熱処理により形成
できるので工程が単純化されること、（２）１〜３μｍ
の比較的厚い絶縁物層を容易に形成できること、 （３）その後のエピタキシャル成長中に絶縁物層がはが
れるのを防止できること、等である。
なお、熱酸化膜の応力と、ＣＶＤ法によるＢＳＧ膜、５
ｉ０２膜およびＳｉ３Ｎ、膜の応力とは逆方向なので、
これらを組合わせた多層膜にすれば亀裂は入りにくくな
り、また絶縁物層のアイソレーション領域が狭い場合で
も工程途中ではがれにくくすることができる。
ｉ０２膜およびＳｉ３Ｎ、膜の応力とは逆方向なので、
これらを組合わせた多層膜にすれば亀裂は入りにくくな
り、また絶縁物層のアイソレーション領域が狭い場合で
も工程途中ではがれにくくすることができる。
（第４実施例）
第４の実施例を第１８図に示す。第１８図はＮＰＮＩ−
ランリスタのコレクタ２３とベース２４との間に絶縁物
層２９を設けた場合である。このような構造にすればベ
ース２４とコレクタ２３との間隔を狭くすることができ
、バイポーラ型ＩＣ１ＬＳＩの高集積化に有効である。
ランリスタのコレクタ２３とベース２４との間に絶縁物
層２９を設けた場合である。このような構造にすればベ
ース２４とコレクタ２３との間隔を狭くすることができ
、バイポーラ型ＩＣ１ＬＳＩの高集積化に有効である。
（第５実施例）
第５の実施例を第１９図に示す。この実施例は上記のＮ
ＰＮ）−ランリスタと同一基板上にＰＮＰトランジスタ
を形成したものである。製造方法はたとえば第６図にお
いて、絶縁物層１３．１４の窓１５内に露出しているＰ
−基板表面からＮ型不純物を拡散しＮ型層３０（第１９
図）を形成した後、さらにその１４４： Ｐ＋埋込み層
１６′を形成する。
ＰＮ）−ランリスタと同一基板上にＰＮＰトランジスタ
を形成したものである。製造方法はたとえば第６図にお
いて、絶縁物層１３．１４の窓１５内に露出しているＰ
−基板表面からＮ型不純物を拡散しＮ型層３０（第１９
図）を形成した後、さらにその１４４： Ｐ＋埋込み層
１６′を形成する。
その後節１の実施例と同様にし、たとえば第１０図のよ
うにＮ型単結晶層１７を絶縁物層で囲んだ構造を形成し
た後、第１９図のようにＰ＋コレクタ２３’ 、Ｎ＋ベ
ース２４’ 、Ｐ＋エミッタ２５′を形成しそれぞれに
電極を形成する。
うにＮ型単結晶層１７を絶縁物層で囲んだ構造を形成し
た後、第１９図のようにＰ＋コレクタ２３’ 、Ｎ＋ベ
ース２４’ 、Ｐ＋エミッタ２５′を形成しそれぞれに
電極を形成する。
この実施例の構造はＮ型単結晶層１７をベースとするＰ
ＮＰＩ−ランリスタであり、前記のＮＰＮｌ−ランリス
タの作り方と共通性の多いものである。
ＮＰＩ−ランリスタであり、前記のＮＰＮｌ−ランリス
タの作り方と共通性の多いものである。
この他ＰＮＰトランジスタのベース、ニーミッタを二重
拡散型にすることも可能ではあるが、工程がより複雑に
なるので、この実施例ではより簡単な工程のＰＮＰＩ−
ランリスタを示しである。
拡散型にすることも可能ではあるが、工程がより複雑に
なるので、この実施例ではより簡単な工程のＰＮＰＩ−
ランリスタを示しである。
このようにすれば同一基板上にＮＰＮおよびＰＮＰの両
１−ランジスタを含む複合ＩＣ，複合ＬＳＩが形成でき
、従来のＮＰＮトランジスタを主体とするバイポーラ型
ＩＣ，ＬＳＩの中に縦構造の・ＰＮＰトランジスタを比
較的容易に作り込むことができる。
１−ランジスタを含む複合ＩＣ，複合ＬＳＩが形成でき
、従来のＮＰＮトランジスタを主体とするバイポーラ型
ＩＣ，ＬＳＩの中に縦構造の・ＰＮＰトランジスタを比
較的容易に作り込むことができる。
（第６実施例）
第６の実施例を第２０図に示す。この実施例は前記のＮ
Ｐ Ｎ ト、ランリスタと同一基板上にクロスアンダ
−配線を作り込み、多層配線を実現したものである。製
造方法はたとえば第６図において、絶縁物層１３．１４
を部分的に除去する際に第２０図に示すクロスアンダ−
配線４０を作り込む部分の絶縁物層も同時に除去し、第
７図と同様にＮ＋埋込み層１６および単結晶層１７を形
成する時に第２０図のＮ＋埋込み層４１および単結晶層
４０をそれぞれ同時に形成する。その後コレクタ部２３
と同時にクロスアンダ一部４０にもＮ型不純物を拡散す
る。
Ｐ Ｎ ト、ランリスタと同一基板上にクロスアンダ
−配線を作り込み、多層配線を実現したものである。製
造方法はたとえば第６図において、絶縁物層１３．１４
を部分的に除去する際に第２０図に示すクロスアンダ−
配線４０を作り込む部分の絶縁物層も同時に除去し、第
７図と同様にＮ＋埋込み層１６および単結晶層１７を形
成する時に第２０図のＮ＋埋込み層４１および単結晶層
４０をそれぞれ同時に形成する。その後コレクタ部２３
と同時にクロスアンダ一部４０にもＮ型不純物を拡散す
る。
ＮＰＮＩ〜ランジスタ形リス、コレクタ、エミッタおよ
びベースの各電極と第１層配線４２とを形成し、その上
に絶縁膜４３および第２層配線４４を順次形成する。こ
のような構造にすればクロスアンダ−配線４０の表面は
平坦であるため、これを含めて３層配線が容易に実現で
きる。
びベースの各電極と第１層配線４２とを形成し、その上
に絶縁膜４３および第２層配線４４を順次形成する。こ
のような構造にすればクロスアンダ−配線４０の表面は
平坦であるため、これを含めて３層配線が容易に実現で
きる。
（第７実施例）
第７の実施例を第２１図に示す。この実施例は同一基板
上に前記のＰＮＰ）−ランリスタと高抵抗体とを作り込
んだものである。この場合には第６の実施例とは異なり
、埋込み層３０および１６′を形成する時に高抵抗体５
０を作り込む部分の露出した基板表面を酸化膜等で被っ
ておき、この部分には埋込み層を形成しない。その後Ｎ
型単結晶層１７を形成する時に同時に高抵抗体に用いる
１１結晶層５０を形成し、−コレクタ部２３′へＰ＋不
純物を拡散する場合にも高抵抗体部５０の表面を酸化物
等で被っておき、Ｎ型の高抵抗を維持したものである。
上に前記のＰＮＰ）−ランリスタと高抵抗体とを作り込
んだものである。この場合には第６の実施例とは異なり
、埋込み層３０および１６′を形成する時に高抵抗体５
０を作り込む部分の露出した基板表面を酸化膜等で被っ
ておき、この部分には埋込み層を形成しない。その後Ｎ
型単結晶層１７を形成する時に同時に高抵抗体に用いる
１１結晶層５０を形成し、−コレクタ部２３′へＰ＋不
純物を拡散する場合にも高抵抗体部５０の表面を酸化物
等で被っておき、Ｎ型の高抵抗を維持したものである。
ｐ Ｎｐ ＋−ランリスタ形成後、コレクタ、エミッタ
およびベースの各電極と第１層配線４２とを形成する時
に同時に高抵抗体５０上にも電極５２を形成し、その上
に絶縁物４３および第２層配線４４を順次形成する。こ
のような構造にすれば、従来の基板表面への拡散法によ
って形成した抵抗体よりもはるかに高い抵抗値を有する
抵抗体が容易に得られる。
およびベースの各電極と第１層配線４２とを形成する時
に同時に高抵抗体５０上にも電極５２を形成し、その上
に絶縁物４３および第２層配線４４を順次形成する。こ
のような構造にすれば、従来の基板表面への拡散法によ
って形成した抵抗体よりもはるかに高い抵抗値を有する
抵抗体が容易に得られる。
（発明の効果）
この発明の実施例１〜７までにそれぞれの製造方法の特
徴および利点について記述した。ここで、さらにこの発
明のバイポーラ型半導体装置の構造としての特徴および
効果についてまとめて説明する。
徴および利点について記述した。ここで、さらにこの発
明のバイポーラ型半導体装置の構造としての特徴および
効果についてまとめて説明する。
この発明によれば、
（１）素子を構成している単結晶半導体層を取り囲み、
その単結晶半導体層に接している絶縁物層の端がほとん
ど垂直であるため、この絶縁物層をアイソレーション領
域とするこの半導体装置は極めて集積度の高いバイポー
ラ型ＩＣ，ＬＳＩを構成できること、 （２）またアイソレーション領域が絶縁物のみで構成さ
れているため、アイソレーション容量が小さく、アイソ
レーション耐圧が大きいこと、（３）素子を構成してい
る領域およびアイソレーション領域の表面がほとんど平
坦であるため、その」−に形成しである配線には断線が
生じないこと、（４）また配線が比較的厚い絶縁物層の
上に形成されているため、配線容量が小さく、かつ絶縁
耐圧が大きいこと、 （５）同一半導体基板上にＮＰＮおよびＰＮＰトランジ
スタを比較的容易に形成できるため、従来のＮＰＮＩ−
ランリスタを主体とするＩＣ，ＬＳＩに較べ、はるかに
良好な回路特性の半導体装置が得ら・れること、 （６）また同様に同一基板上クロスアンダ−配線が容易
に形成でき、かつクロスアンダ−領域とその周囲のアイ
ソレーション領域の表面がほとんどり 平坦であるため、多層配線が容易に得られ、したがって
多層配線を必要とするＩＣ，ＬＳＩにとって極めて有利
な構造であること、 （７）さらに同一基板上に高抵抗体を容易に構成できる
ため、ＩＣ，ＬＳ’ｌの回路構成上有利であること、等
の種々な効果がある。
その単結晶半導体層に接している絶縁物層の端がほとん
ど垂直であるため、この絶縁物層をアイソレーション領
域とするこの半導体装置は極めて集積度の高いバイポー
ラ型ＩＣ，ＬＳＩを構成できること、 （２）またアイソレーション領域が絶縁物のみで構成さ
れているため、アイソレーション容量が小さく、アイソ
レーション耐圧が大きいこと、（３）素子を構成してい
る領域およびアイソレーション領域の表面がほとんど平
坦であるため、その」−に形成しである配線には断線が
生じないこと、（４）また配線が比較的厚い絶縁物層の
上に形成されているため、配線容量が小さく、かつ絶縁
耐圧が大きいこと、 （５）同一半導体基板上にＮＰＮおよびＰＮＰトランジ
スタを比較的容易に形成できるため、従来のＮＰＮＩ−
ランリスタを主体とするＩＣ，ＬＳＩに較べ、はるかに
良好な回路特性の半導体装置が得ら・れること、 （６）また同様に同一基板上クロスアンダ−配線が容易
に形成でき、かつクロスアンダ−領域とその周囲のアイ
ソレーション領域の表面がほとんどり 平坦であるため、多層配線が容易に得られ、したがって
多層配線を必要とするＩＣ，ＬＳＩにとって極めて有利
な構造であること、 （７）さらに同一基板上に高抵抗体を容易に構成できる
ため、ＩＣ，ＬＳ’ｌの回路構成上有利であること、等
の種々な効果がある。
したがって、信頼性が高く、かつ歩留まりの良好なＩＣ
，ＬＳＩが得られ、この発明は半導体工業上極めて有効
である。
，ＬＳＩが得られ、この発明は半導体工業上極めて有効
である。
なお、この発明は、基板としてＳｉのみならず、Ｇｅあ
るいはＧ ａ Ａ ｓ等の化合物半導体に対しても同様
に実施できることは勿論である。
るいはＧ ａ Ａ ｓ等の化合物半導体に対しても同様
に実施できることは勿論である。
第１図は従来のアイソプレーナ型半導体装置の途中工程
の断面図、 第２図〜第４図は従来の選択エビタキシャル工程の断面
図、 第５図〜第１１図まではこの発明のバイポーラ型半導体
装置の断面図、 第１２図〜第１５図までは他の製造工程を示す断面図、 第１６図および第１７図はさらに他の製造工程を示す断
面図、 第１８図はこの発明の一つの実施態様を示す断面図、 第１９図、第２０図および第２１図はそれぞれ 。 さらに他の実施態様を示す断面図である。 １１・・・半導体基板、１３．１４・・・絶縁物アイツ
レ−ジョン層、１６．１６’・・・埋込み層、１−７・
・・ｌＦ結晶半導体層、１８・・・多結晶半導体層、１
９．２０・・・酸化膜、２１．２２・・・Ｓｉ３Ｎ４膜
、２３．２３’・・・コレクタ、２４．２４’・・・ベ
ース、２５ 、２５’・・・エミッタ、２６．２７．２
８・・・電極、２９・・・コレクタ分離絶縁物層、３０
・・・分離埋込み層、４０・・・クロスアンダ−配線、
４２．４４・・・多層配線、５０・・・高抵抗層。 第 １ 図 第 ２ 図 第 ３ 図 第 ５ 図 第 ６ 図 第 ８ 図 第１０図 第１１図 第１３図 第１．４図 第１５図 第１６図 第１７図 第１９図 Ｖン 第２０図 Ｙ
の断面図、 第２図〜第４図は従来の選択エビタキシャル工程の断面
図、 第５図〜第１１図まではこの発明のバイポーラ型半導体
装置の断面図、 第１２図〜第１５図までは他の製造工程を示す断面図、 第１６図および第１７図はさらに他の製造工程を示す断
面図、 第１８図はこの発明の一つの実施態様を示す断面図、 第１９図、第２０図および第２１図はそれぞれ 。 さらに他の実施態様を示す断面図である。 １１・・・半導体基板、１３．１４・・・絶縁物アイツ
レ−ジョン層、１６．１６’・・・埋込み層、１−７・
・・ｌＦ結晶半導体層、１８・・・多結晶半導体層、１
９．２０・・・酸化膜、２１．２２・・・Ｓｉ３Ｎ４膜
、２３．２３’・・・コレクタ、２４．２４’・・・ベ
ース、２５ 、２５’・・・エミッタ、２６．２７．２
８・・・電極、２９・・・コレクタ分離絶縁物層、３０
・・・分離埋込み層、４０・・・クロスアンダ−配線、
４２．４４・・・多層配線、５０・・・高抵抗層。 第 １ 図 第 ２ 図 第 ３ 図 第 ５ 図 第 ６ 図 第 ８ 図 第１０図 第１１図 第１３図 第１．４図 第１５図 第１６図 第１７図 第１９図 Ｖン 第２０図 Ｙ
Claims (1)
- 【特許請求の範囲】 １、絶縁物アイソレーション層を有するバイポーラ型半
導体装置において、平坦面を有する半導体基板と、前記
平坦面上に比較的厚く形成した絶縁物層と、この絶縁物
層によって囲まれた単結晶半導体層と、この単結晶半導
体層の下部に設けた高不純物濃度層と、前記単結晶半導
体層内に形成したバイポーラ型半一導体素子とからなり
、しかも。 前記単結晶半導体層と前記絶縁物層とは、互いに接する
側面部分が前記平坦面に対し垂直であり、かつその表面
が前記平坦面に対し平行で平坦に連続していることを特
徴とするバイポーラ型半導体装置。 ２、前記半導体基板はシリコン基板であり、前記絶縁物
アイソレーション層が、シリコン基板上に形成した熱酸
化膜と、次の（ａ）〜（Ｃ）の少なくとも１層とを組合
わせた多層膜からなる特許請求の範囲第１項に記載のバ
イポーラ型半導体装置。 （、）ボロンシリケートガラス膜 （ｂ）シリコン酸化膜 （ｃ）シリコンナイトライド膜 ３、少なくとも下記工程よりなることを特徴とするバイ
ポーラ型半導体装置の製造方法。 （Ａ）半導体基板の平坦面上に比較的厚い絶縁物層を形
成する工程、 （Ｂ）前記絶縁物層をその端が垂直になるように選択的
に除去し、半導体基板表面を露出する工程、（Ｃ）前記
露出した半導体基板表面に高不純物濃度層を形成する工
程、 （Ｄ）前記高不純物濃度層上および前記絶縁物層上にそ
れぞれ単結晶半導体層および多結晶半導体層を同時に形
成する工程、 （Ｅ）前記単結晶半導体層上に保護膜を形成する工程、 （Ｆ）′前記多結晶半導体層を除去し、単結晶半導体層
を残す工程。 （Ｇ）前記残された単結晶半導体層内にパイポーラ型半
導体素子を形成する工程。 ４．前記（Ｂ）工程において、前記絶縁物層を除去する
手段は反応性イオンエツチング法である特許請求の範囲
第３項に記載のバイポーラ型半導体装置に製造方法。 ５、前記半導体基板はシリコン基板であり、前記絶縁物
アイソレーション層が、シリコン基板上に高温酸化法に
より形成した熱酸化膜と、化学的気相成長法によって形
成した次の（ａ′）〜（ａ′）の少なくとも１層とを組
合わせた多層膜からなる特許請求の範囲第３項あるいは
第４項に記載のバイポーラ型半導体装置の製造方法。 （ａ′）ボロンシリケートガラス膜 （ｂ′）シリコン酸化膜 （ａ′）シリコンナイトライド膜 ６、前記（Ｄ）工程における単結晶半導体層は、前記絶
縁物層よりも前記（Ｅ）工程における保護膜の分だけ薄
い特許請求の範囲第３項に記載のバイポーラ型半導体装
置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6543683A JPS59191349A (ja) | 1983-04-15 | 1983-04-15 | バイポ−ラ型半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6543683A JPS59191349A (ja) | 1983-04-15 | 1983-04-15 | バイポ−ラ型半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59191349A true JPS59191349A (ja) | 1984-10-30 |
Family
ID=13287059
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6543683A Pending JPS59191349A (ja) | 1983-04-15 | 1983-04-15 | バイポ−ラ型半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59191349A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6367745A (ja) * | 1986-09-09 | 1988-03-26 | Nec Corp | 半導体装置の製造方法 |
-
1983
- 1983-04-15 JP JP6543683A patent/JPS59191349A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6367745A (ja) * | 1986-09-09 | 1988-03-26 | Nec Corp | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04106932A (ja) | バイポーラトランジスタの製造方法 | |
| US3471922A (en) | Monolithic integrated circuitry with dielectric isolated functional regions | |
| GB2148593A (en) | Process for manufacturing the isolating regions of a semiconductor integrated circuit device | |
| JPS59191349A (ja) | バイポ−ラ型半導体装置およびその製造方法 | |
| JPH05304202A (ja) | 半導体装置の製造方法 | |
| JPS6359538B2 (ja) | ||
| JPS6095969A (ja) | 半導体集積回路の製造方法 | |
| JPS60136327A (ja) | 半導体装置の製造方法 | |
| JPS6252949B2 (ja) | ||
| WO1991005365A1 (en) | A semiconductor device fabrication process | |
| JPS59191381A (ja) | Ｍｉｓ型半導体装置およびその製造方法 | |
| JPS62219916A (ja) | 半導体装置の製造方法 | |
| JPS60176240A (ja) | 半導体装置の製造方法 | |
| JPS59186366A (ja) | 半導体装置およびその製造方法 | |
| JPS59124711A (ja) | 半導体装置の製造方法 | |
| JPS5911642A (ja) | 半導体集積回路装置とその製造法 | |
| JPS58199538A (ja) | 半導体装置の製造方法 | |
| JPS58130555A (ja) | 半導体装置 | |
| JPH01196169A (ja) | 半導体装置の製造方法 | |
| JPS5947458B2 (ja) | 抵抗体の形成方法 | |
| JPS6154256B2 (ja) | ||
| JPS5833702B2 (ja) | 半導体基体の製法 | |
| JPS6074640A (ja) | 半導体装置の製造方法 | |
| JPS5951545A (ja) | 半導体装置 | |
| JPS60242636A (ja) | 半導体装置 |