JPS5951545A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS5951545A JPS5951545A JP16251082A JP16251082A JPS5951545A JP S5951545 A JPS5951545 A JP S5951545A JP 16251082 A JP16251082 A JP 16251082A JP 16251082 A JP16251082 A JP 16251082A JP S5951545 A JPS5951545 A JP S5951545A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- island region
- junction
- semiconductor
- isolation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Bipolar Transistors (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は絶縁膜により素子間分離された半導体装置に関
するもので、特に結晶欠陥による接合リーク電流の増加
を防ぎ、トランジスタの歩留りを向上した半導体装置に
関するものである。
するもので、特に結晶欠陥による接合リーク電流の増加
を防ぎ、トランジスタの歩留りを向上した半導体装置に
関するものである。
従来例の構成とその問題点
絶縁膜による素子間分離は、半導体集積回路装置の高密
度化に非常に有効な方法として広く利用されている。第
１図は従来の選択酸化法により絶縁膜分離構造を形成す
る工程断面図である。第１図（、）はシリコン基板１の
表面に酸化膜２及び窒化膜３を形ＩＪνした後、半導体
素子形成用の島領域とすべき部分の表面酸化膜２及び窒
化膜３を残してエツチングを行なったものである。第１
図（ｂ）は窒化膜３をマスクとして選択酸化を行なって
分離酸化膜４を形成したもので、第１図（ｃ）は、然る
後、表面酸化膜２及び窒化膜３を除去したものである。
度化に非常に有効な方法として広く利用されている。第
１図は従来の選択酸化法により絶縁膜分離構造を形成す
る工程断面図である。第１図（、）はシリコン基板１の
表面に酸化膜２及び窒化膜３を形ＩＪνした後、半導体
素子形成用の島領域とすべき部分の表面酸化膜２及び窒
化膜３を残してエツチングを行なったものである。第１
図（ｂ）は窒化膜３をマスクとして選択酸化を行なって
分離酸化膜４を形成したもので、第１図（ｃ）は、然る
後、表面酸化膜２及び窒化膜３を除去したものである。
以後分離酸化膜４で囲まれた島領域５にトランジスタが
形成される。
形成される。
」二記方法により形成された分離酸化膜４は横方向ノ酸
化（バーズ・ビーフ）による分離領域の広がりが生じる
という欠点があり、高密度化の防げになる。
化（バーズ・ビーフ）による分離領域の広がりが生じる
という欠点があり、高密度化の防げになる。
第２図ｔ」１、上記したバーズ・ビーフの発生を抑制し
た他の実施例の工程を説明する断面図である。
た他の実施例の工程を説明する断面図である。
第２図（ａ）は、前記第１の従来例の第１図（ａ）に示
した構造からさらに分離領域となるシリコン基板６を反
応性スパッタエッチにより垂直にエッチングした後、露
出した島領域側面に酸化膜７及び窒化膜８を形成したも
のである。第２図（ｂ）は然る後選択酸化により分離酸
化膜９を形成し、表面酸化膜及び窒化膜を除去したもの
である。以後、島領域１０にトランジスタが形成される
。
した構造からさらに分離領域となるシリコン基板６を反
応性スパッタエッチにより垂直にエッチングした後、露
出した島領域側面に酸化膜７及び窒化膜８を形成したも
のである。第２図（ｂ）は然る後選択酸化により分離酸
化膜９を形成し、表面酸化膜及び窒化膜を除去したもの
である。以後、島領域１０にトランジスタが形成される
。
上記方法により形成された分離酸化膜９はバーズビーフ
の発生が抑制されるという長所を有するが、シリコン窒
化膜８のストレスによって選択酸化時に多数の結晶欠陥
が誘発されるという問題があり、以後島領域１０に形成
される半導体素子の電気的特性に悪影響を与えることが
知られている。
の発生が抑制されるという長所を有するが、シリコン窒
化膜８のストレスによって選択酸化時に多数の結晶欠陥
が誘発されるという問題があり、以後島領域１０に形成
される半導体素子の電気的特性に悪影響を与えることが
知られている。
このような結晶欠陥は、下地酸化膜／窒化膜の膜厚比を
適当な値にし、プロセス熱処理条件を工夫することによ
り低減させることができるが、選択酸化前のシリコン開
口部の構造が第２図（ｄ）のように垂直な角度をもつ形
状であると、選択酸化時におけるシリコン開口部の体積
膨張により、シリコン基板に余分なストレスが加わるた
め、どうしても結晶欠陥の発生を皆無にすることはでき
ない。
適当な値にし、プロセス熱処理条件を工夫することによ
り低減させることができるが、選択酸化前のシリコン開
口部の構造が第２図（ｄ）のように垂直な角度をもつ形
状であると、選択酸化時におけるシリコン開口部の体積
膨張により、シリコン基板に余分なストレスが加わるた
め、どうしても結晶欠陥の発生を皆無にすることはでき
ない。
第３図は、窒化膜による選択酸化時のストレスをなくし
だ分前酸化膜の形成方法を説明する他の従来例を示すも
のである。第３図（ａ）はシリコン基板１１を島領域１
メを残して分離領域１３を反応性スパンタエノチにより
垂直にエツチングしたものである。第３図（ｂ）はシリ
コン基板１１０表面にＣＶＤ法により酸化膜１３を堆積
させたものである。シリコン基板のシリコン開口部１３
における断差は酸化膜１３を堆積することによシ解消さ
ね、酸化ＪＩＧ！人面１．［・１乙坦化される。第３図
（Ｃ）は酸化膜１３をその膜厚外だけエツチング除去し
、分離領域１３に酸化膜１４を残したものである０以後
、島領域１２にトランジスタを形成する０上記方法によ
り形成された分離酸化膜１４は、島領域１２を垂直に分
離するため高密度化に適し、かつ選択酸化法によらなく
窒化膜のストレスがシリコン基板に加わらないだめ結晶
欠陥の発生が少ないという長所を有するものの、分離領
域１３に埋込まれた分離酸化膜１４と７リコン基板１１
との膜質の相違により半導体素子形成丑での種々、の熱
処理工程の途中で新たな結晶欠陥の発生は避けられず、
半導体素子の電気的特性の劣化をもたらす０ 以上説明したように素子間を絶縁膜によって分離する場
合、特に高密度化に向けて垂直に素子間分離する場合に
おいては、その形成過程で誘発する結晶欠陥が不可避な
問題となり、島領域に形成される半導体素子の電気的特
性に著しい悪影響を与える。
だ分前酸化膜の形成方法を説明する他の従来例を示すも
のである。第３図（ａ）はシリコン基板１１を島領域１
メを残して分離領域１３を反応性スパンタエノチにより
垂直にエツチングしたものである。第３図（ｂ）はシリ
コン基板１１０表面にＣＶＤ法により酸化膜１３を堆積
させたものである。シリコン基板のシリコン開口部１３
における断差は酸化膜１３を堆積することによシ解消さ
ね、酸化ＪＩＧ！人面１．［・１乙坦化される。第３図
（Ｃ）は酸化膜１３をその膜厚外だけエツチング除去し
、分離領域１３に酸化膜１４を残したものである０以後
、島領域１２にトランジスタを形成する０上記方法によ
り形成された分離酸化膜１４は、島領域１２を垂直に分
離するため高密度化に適し、かつ選択酸化法によらなく
窒化膜のストレスがシリコン基板に加わらないだめ結晶
欠陥の発生が少ないという長所を有するものの、分離領
域１３に埋込まれた分離酸化膜１４と７リコン基板１１
との膜質の相違により半導体素子形成丑での種々、の熱
処理工程の途中で新たな結晶欠陥の発生は避けられず、
半導体素子の電気的特性の劣化をもたらす０ 以上説明したように素子間を絶縁膜によって分離する場
合、特に高密度化に向けて垂直に素子間分離する場合に
おいては、その形成過程で誘発する結晶欠陥が不可避な
問題となり、島領域に形成される半導体素子の電気的特
性に著しい悪影響を与える。
発明の目的
本発明は、上記した素子間分離絶縁膜を形成する際に誘
起する結晶欠陥が、分離酸化膜の側面によって囲まれた
半導体島領域を横断すること防止し、半導体島領域に形
成される半導体素子の接合リーフ電流の増加を防ぎ、半
導体素子の歩留りを向上した半導体装置を提供するもの
である、発明の構成 本発明は、半導体素子が形成されるべきシリコン半導体
基板の面指数を（１１０）面にして、素子間分離酸化膜
の形成時に誘起する結晶欠陥が島領域内を横断しないよ
うにしだものである。
起する結晶欠陥が、分離酸化膜の側面によって囲まれた
半導体島領域を横断すること防止し、半導体島領域に形
成される半導体素子の接合リーフ電流の増加を防ぎ、半
導体素子の歩留りを向上した半導体装置を提供するもの
である、発明の構成 本発明は、半導体素子が形成されるべきシリコン半導体
基板の面指数を（１１０）面にして、素子間分離酸化膜
の形成時に誘起する結晶欠陥が島領域内を横断しないよ
うにしだものである。
実施例の説明
半導体素子が形成されるべきシリコン半導体基板の面指
数は、バイポーラトランジスタにおいては（１１１）、
ＭＯＳ）ランジスタにおいては（１００）が使われてき
ている。これは、前者においてはエピタキシャル成長に
おける結晶性の良さ、後者においては、シリコンとシリ
コン酸化膜との界面電荷の楯９によってそれぞれ選ばれ
ている。
数は、バイポーラトランジスタにおいては（１１１）、
ＭＯＳ）ランジスタにおいては（１００）が使われてき
ている。これは、前者においてはエピタキシャル成長に
おける結晶性の良さ、後者においては、シリコンとシリ
コン酸化膜との界面電荷の楯９によってそれぞれ選ばれ
ている。
−力、シリコン単結晶の結晶構造はダイヤモンド構造を
とり、結晶にせん断応力が加わった時、〔１１１〕面を
すべり面とし、（１１０）方向をすべり方向とする転位
が誘起される。第４図（ａ）。
とり、結晶にせん断応力が加わった時、〔１１１〕面を
すべり面とし、（１１０）方向をすべり方向とする転位
が誘起される。第４図（ａ）。
（ｂ）は従来のシリコン基板を使って垂直の絶縁膜外、
離構造を形成したときの結晶欠陥（転位）の発生する様
子を示している。転位の観察は化学的エツチングによる
エッチビットとして容易に行なえる。
離構造を形成したときの結晶欠陥（転位）の発生する様
子を示している。転位の観察は化学的エツチングによる
エッチビットとして容易に行なえる。
第４図（ａ）は表面の面指数が（１１１）のシリコン基
板１５内に分離酸化膜１６を形成したときに誘起した転
位のエッチピット１７の様子を示している。（１１０）
面の断面内に表われるエッチビツトは（１１１）面の表
面に平行で（１１０）方向に連なっている。応力は分離
酸化膜１６のエツジ付近に集中するだめ転位は分離酸化
膜１６のエツジ付近から発生し、島領域１８内を横断し
て走っている。それ故、島領域１８内に半導体素子を形
成する場合、転位にそって不純物原子が異常拡散を起こ
し、接合のリーフ電流の増加の原因となる。
板１５内に分離酸化膜１６を形成したときに誘起した転
位のエッチピット１７の様子を示している。（１１０）
面の断面内に表われるエッチビツトは（１１１）面の表
面に平行で（１１０）方向に連なっている。応力は分離
酸化膜１６のエツジ付近に集中するだめ転位は分離酸化
膜１６のエツジ付近から発生し、島領域１８内を横断し
て走っている。それ故、島領域１８内に半導体素子を形
成する場合、転位にそって不純物原子が異常拡散を起こ
し、接合のリーフ電流の増加の原因となる。
第４図（ｂ）は、表面の面指数が（１００）のシリコン
基板１８に分離酸化膜１９を形成したときに誘発した転
位のエッチピット２０の様子を示している。（１１１）
面の断面内に表われるエッチピットは分離酸化膜１９の
エッヂ伺近から表面に対し約６０°の角度で下方の（１
１０）方向へ走っている。転位は島領域２１を斜めに横
断しており、島領域に形成される半導体素子の接合リー
フ電流の増加の原因となる、 本発明は上記点にかんがみてなされたもので、以下本発
明の構成を図面とともに説明する。
基板１８に分離酸化膜１９を形成したときに誘発した転
位のエッチピット２０の様子を示している。（１１１）
面の断面内に表われるエッチピットは分離酸化膜１９の
エッヂ伺近から表面に対し約６０°の角度で下方の（１
１０）方向へ走っている。転位は島領域２１を斜めに横
断しており、島領域に形成される半導体素子の接合リー
フ電流の増加の原因となる、 本発明は上記点にかんがみてなされたもので、以下本発
明の構成を図面とともに説明する。
第５図は、本発明の一実施例を示す断面図である。（１
１０）面指数をもつＰ形シリコン基板１０１に従来より
知られた方法により分離酸化膜１０２を形成した後、分
離酸化膜の側面により囲まれた島領域内にｎｐｎ ）ラ
ンジスタを形成したものである。素子間分離が垂直にさ
れていると分離酸化膜１０２のエツジから発生した転位
は、表面に対し垂直力向に走り、分離酸化膜の側面より
四重れた島領域は横断しない。それ故、接合付近の不純
物原子の異常拡散による接合リーフ電流の増加は生じな
い。尚、第６図において、１０３はＰ形チャンネルスト
ッパー、１ｏ４はｎ＋埋込層、１０５はｎ形コレクタ層
、１Ｑ６はｎ＋コレクタコンタクト、１０７はＰ形ベー
ス層、１０８はｎ＋エミッタ層、１ｏ９，１１Ｑはそれ
ぞれ電極分離酸化膜、１１１〜１１３はそれぞれコレク
タ、エミッタ、ベース電極である。
１０）面指数をもつＰ形シリコン基板１０１に従来より
知られた方法により分離酸化膜１０２を形成した後、分
離酸化膜の側面により囲まれた島領域内にｎｐｎ ）ラ
ンジスタを形成したものである。素子間分離が垂直にさ
れていると分離酸化膜１０２のエツジから発生した転位
は、表面に対し垂直力向に走り、分離酸化膜の側面より
四重れた島領域は横断しない。それ故、接合付近の不純
物原子の異常拡散による接合リーフ電流の増加は生じな
い。尚、第６図において、１０３はＰ形チャンネルスト
ッパー、１ｏ４はｎ＋埋込層、１０５はｎ形コレクタ層
、１Ｑ６はｎ＋コレクタコンタクト、１０７はＰ形ベー
ス層、１０８はｎ＋エミッタ層、１ｏ９，１１Ｑはそれ
ぞれ電極分離酸化膜、１１１〜１１３はそれぞれコレク
タ、エミッタ、ベース電極である。
以上の説明から明らかな様に、本発明は従来の選択酸化
υ、により形成されたバーズ・ビーフを有する素子間分
肉１１構造においても接合リーフ電流の減少の効果を１
．１つが、特に垂直に分何１された素子量分＃Ｎｉ造に
おいて前記効果は著しい。
υ、により形成されたバーズ・ビーフを有する素子間分
肉１１構造においても接合リーフ電流の減少の効果を１
．１つが、特に垂直に分何１された素子量分＃Ｎｉ造に
おいて前記効果は著しい。
発明の詳細
な説明したように、本発明によれば半導体素子が形成さ
れるべきシリコン半導体基板の面指数を（１１０）にす
ることにより、素子間分離絶縁膜特に垂直に分離された
素子間分離絶縁膜の形成時に誘起する結晶欠陥が、分離
酸化膜の側面により囲まれた半導体島領域内を横断する
ことを防ぎ、半導体島領域内に形成される半導体素子の
接合リーフ電流の増加をなくシ、半導体素子の歩留りを
向上した半導体装置を提供することができる。
れるべきシリコン半導体基板の面指数を（１１０）にす
ることにより、素子間分離絶縁膜特に垂直に分離された
素子間分離絶縁膜の形成時に誘起する結晶欠陥が、分離
酸化膜の側面により囲まれた半導体島領域内を横断する
ことを防ぎ、半導体島領域内に形成される半導体素子の
接合リーフ電流の増加をなくシ、半導体素子の歩留りを
向上した半導体装置を提供することができる。
第１図（、）〜（Ｃ）は従来の選択酸化法による分離酸
化膜の製造方法を示す工程断面図、第２図（、）〜（ｂ
）は、垂直な分離酸化膜の製造方法を示す他の従来例の
工程断面図、第３図（ａ）〜（Ｃ）は従来の埋込み法に
よる分離酸化膜の製造方法を示す工程断面図、第４図（
ａ）、Φ）は、分離酸化膜形成時に誘起する転位の分布
を説明する断面図、第５図は本発明の一実施例にかかる
半導体装置を示す断面図であるっ１０１ ・・・・・シ
リコン半導体基板、１０２・・・・・分離酸化１１１．
’３ 、．１０３・・・・・・転位のエッチピット。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 ３ 第２図 第 ３ 図 １２ １４ 第４図
化膜の製造方法を示す工程断面図、第２図（、）〜（ｂ
）は、垂直な分離酸化膜の製造方法を示す他の従来例の
工程断面図、第３図（ａ）〜（Ｃ）は従来の埋込み法に
よる分離酸化膜の製造方法を示す工程断面図、第４図（
ａ）、Φ）は、分離酸化膜形成時に誘起する転位の分布
を説明する断面図、第５図は本発明の一実施例にかかる
半導体装置を示す断面図であるっ１０１ ・・・・・シ
リコン半導体基板、１０２・・・・・分離酸化１１１．
’３ 、．１０３・・・・・・転位のエッチピット。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 ３ 第２図 第 ３ 図 １２ １４ 第４図
Claims (2)
- （１） （１１０）面指数を有するシリコン半導体基板
と、前記シリコン半導体基板内に形成された分離絶縁膜
によシ素子間分離された分離領域とを備え、前記分離領
域中に機能素子が形成されていることを特徴とする半導
体装置。 - （２）分ｊ堺１絶縁膜のイ１１す面が７リコン゛］′、
、す１体基板表面と垂直になっていることを特徴とする
’Ｉ’ｆ ￥ｒｉｊｆｊ求の範囲第１項記載の半導体装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16251082A JPS5951545A (ja) | 1982-09-17 | 1982-09-17 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16251082A JPS5951545A (ja) | 1982-09-17 | 1982-09-17 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5951545A true JPS5951545A (ja) | 1984-03-26 |
Family
ID=15755989
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16251082A Pending JPS5951545A (ja) | 1982-09-17 | 1982-09-17 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5951545A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010036013A (ja) * | 2008-08-07 | 2010-02-18 | Masae Okadochi | 鍋の取手用保護具 |
| JP2011245286A (ja) * | 2010-04-30 | 2011-12-08 | Mitsuko Sato | 調理用把持具 |
-
1982
- 1982-09-17 JP JP16251082A patent/JPS5951545A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010036013A (ja) * | 2008-08-07 | 2010-02-18 | Masae Okadochi | 鍋の取手用保護具 |
| JP2011245286A (ja) * | 2010-04-30 | 2011-12-08 | Mitsuko Sato | 調理用把持具 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3675313A (en) | Process for producing self aligned gate field effect transistor | |
| US4092661A (en) | Mosfet transistor | |
| US4619033A (en) | Fabricating of a CMOS FET with reduced latchup susceptibility | |
| JPH0355984B2 (ja) | ||
| US3930300A (en) | Junction field effect transistor | |
| US3717514A (en) | Single crystal silicon contact for integrated circuits and method for making same | |
| US3975752A (en) | Junction field effect transistor | |
| JPS6252963A (ja) | バイポ−ラトランジスタの製造方法 | |
| US3911559A (en) | Method of dielectric isolation to provide backside collector contact and scribing yield | |
| JPS5951545A (ja) | 半導体装置 | |
| US3986904A (en) | Process for fabricating planar scr structure | |
| JPS5984435A (ja) | 半導体集積回路及びその製造方法 | |
| JPS62229880A (ja) | 半導体装置及びその製造方法 | |
| JPH0567546A (ja) | 半導体基板及びその製造方法 | |
| JPS5828731B2 (ja) | ゼツエンキバンジヨウヘノ シリコンソウサクセイホウホウ | |
| JPS5893252A (ja) | 半導体装置及びその製造方法 | |
| JP3109121B2 (ja) | 半導体基板の製造方法 | |
| JPH06132292A (ja) | 半導体装置及びその製造方法 | |
| JPS58159348A (ja) | 半導体装置の分離方法 | |
| JPS5840337B2 (ja) | 半導体集積回路の製造方法 | |
| JPS61207076A (ja) | 半導体装置の製造方法 | |
| JP2765867B2 (ja) | 誘電体分離基板及びその製造方法 | |
| JPS6010748A (ja) | 半導体装置の製造方法 | |
| JPS5984543A (ja) | バイポ−ラ集積回路装置およびその製造方法 | |
| JPH1050820A (ja) | 半導体装置およびその製造方法 |