JPS59181726A - 周波数合成器 - Google Patents

周波数合成器

Info

Publication number
JPS59181726A
JPS59181726A JP58056503A JP5650383A JPS59181726A JP S59181726 A JPS59181726 A JP S59181726A JP 58056503 A JP58056503 A JP 58056503A JP 5650383 A JP5650383 A JP 5650383A JP S59181726 A JPS59181726 A JP S59181726A
Authority
JP
Japan
Prior art keywords
frequency
output
variable frequency
phase
phase comparator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58056503A
Other languages
English (en)
Inventor
Takenori Kurihara
栗原 武則
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advantest Corp
Original Assignee
Advantest Corp
Takeda Riken Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corp, Takeda Riken Industries Co Ltd filed Critical Advantest Corp
Priority to JP58056503A priority Critical patent/JPS59181726A/ja
Publication of JPS59181726A publication Critical patent/JPS59181726A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/183Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は例えばスペクトルアナライザの受信(’A号
局周波数決定するために用いられる局部信号発生器、各
種伝送機器の周波数特性測定用に用いられる信号発生器
などとして用いられ、設定した周波数の信号を発生する
周波数合成器に関する。
〈従来技術〉 可変周波数範囲が広く、かつ傭、音成分が少ない周波数
合成器として、特願昭56−205962号「周波数合
成器」を提案した。しかしこの周波数合成器は構成が比
較的複雑で高価になる欠点があった。この発明はこの提
案した周波数合成°器と同様の性能をもち、しかも構成
が簡単なものを得るものである。
まず特願昭56−205’962号に示す周波数合成器
を第1図を参照して簡単に説明する。第1図において、
可変周波数発振器(以下■COと記す)11の発振出力
は周波数変換器12へ供給され、周波数イを号発生器1
3からの周波数信号と周波数混合される。周波数変換器
12の出力は位相比較器14で周波数信号発生器15か
らの周波数信号と位相比較され、その位相比較出力はア
ナログ加算器16を通じてVCOllに制御信号として
供給される。一方、vCOllの出力は分周器17によ
りP分の1に分周され、その分周出力は位相比較器18
へ供給される。また周波数信号発生器13の出力は周波
数変換器19へ供給され、可変周波数発振器21の出力
と周波数混合される。その周波数変換器19の出力は分
周器22によりP分の1に分周されて位相比較器18へ
供給され、分周器17の出力と位相比較される。位相比
較器18の出力は加算器16を通じて制御信号とじてV
COIIへ供給される。
VCOII−周波数変換器12−位相比較器14−加算
器16.−”VCOIIは第1位相同期ループ(以下m
lPLLと記す)23を構成しており、VCO]1−分
周器17−位相比較器18−加算器16−VCOIIは
第2位相同期ループ(以下W、2PLLと記す)24を
構成している。位相比較器14として平衡混合器形位相
倹波器、アナログ位相検出器などが用いられ、位相比較
器18としてデジタル位相周波数比較器が用いられる。
第1PLL23は第2PLL24よりもループ利得が犬
で引込み範囲は狭くされである。また位相比較器14の
出力によりVCO21が制御される。
周波数信号発生器13.15はそれぞれ設定器25.2
6により設定した周波数の信号を出力する。
加算器16にはいわゆるループフィルタが内蔵されてい
る。
この周波数合成器が定常状態になり、ある周波数の信号
をVC,011から出力している状態において、設定器
25の設定周波数を大きく変化すると、その周波数に対
し第1PLL23はその引込み範囲から外れ、位相比較
器14の出力がゼロになる。このだめ引込み範囲が広い
第2PLL24によって同期引込み制御がVCOIIに
対し行なわれる。この同期制御により第2PLL24が
同期状態に近ずくと、位相比較器14からも出力が発生
し、第1PLL23による同期制御が行われ、これと共
に位相比較器14の出力によりVC021に対する周波
数及び位相も制御され、この結果、位相比較器14,1
8の各出力がゼロになるように動作し、同期状態が確立
される。
このようにして発生できる信号の周波数変化範囲が広く
、しかも同期状態では第1 P L L 23のループ
利得が高いだめ雑音が小さく、周波数純度の高い信号が
得られる。しかしこの周波数合成器においては周波数変
換器19として発生周波数の変化に対し所望の周波数を
選出する可変選択ろ波器を内蔵し、その選択周波数を設
定周波数に応じて変化する形式のものにするか、いわゆ
るSSBミキサを用いる必要があり、これらは比較的高
価なものであり、またVCOIIの光振周坂数が高くな
ると、分周器17.22も高価なものとなる。
〈実施例〉 第2図はこの発明の実施例を示し、第1図と対応す底部
分に同°−符号を付けである。即らvCOll−周波数
変換器12−位相比較器14−加算器16−VCOll
により第1PLL23が構成される。周波数信号発生器
13から設定器25により設定された周波数f1の周波
数48号が周波数変換器12へ供給され、また設定器2
6により設定された周波数f2の周波数信号が周波数信
号発生器15から位相比較器14へ供給される。周波数
信号発生器1’3 、15はそれぞ九水晶発振器のよう
な周波数安定度の高い信号を基準とした基準信号を出力
する。
この発明においてはVCOllの出力は可変分周器27
により周波数がN分の1に分周され、その分周出力は位
相比較器18にて粗同調用VCO28の出力と位相比較
される31位相比較器18の出力は加算器16を通じて
vCollに制御信号として供給される。位相比較器1
8の出力によりVC028の発振周波数が制御される。
可変分周器27の分周比Nは設定器29によシ設定する
ことができる。VCOII−可変分周器27−位相比較
器18−加算器16−VCOIIにょシ第2PLL31
が構成される。第1PLL23は第2PLL31よシも
ループ利得が高く、引込み範囲が狭い。
VCOII4)発振周波数をfo、VC028の発振周
波数をfSとする時、第2PLL31の作用によりfo
−N−fsになるようにVCOIIが制御される。この
時、第1PLL23が閉ループを構成し、第1 P L
 L 23の作用によりfO−fl+f2になるように
VC’011が制御される。第1 PLL23、第2P
LL31が完全に同期状態で安定子るまではfo=N−
fB\fl+f2であシ、第1 PLL23のループ利
得が第2PL−I、31のそれよシも太きいため、fo
=f1+f2になるように位相比較器14から誤差電圧
が発生し、これによシ、vCOll及びVCO28が共
に制御されてf o=f 1 +f2−N−fsになる
。従って第2pLL31によりN−fsと、第1 P 
L L 23 Kよるf1+f’zとの初期誤差は第1
PLL23の引込み41n囲内に入るようにされる。つ
まりN−fs±(f1+f2)はwx I PLL23
の引込み範囲より小とされる6、一般に周波数信号発生
器13の周波数f1は比較的大きなステップで変化され
、周波数信号発生器15の周波数f2はflの最小ステ
ップ周波数間隔を補間することを可能とする小さいステ
ップ周波数で変化される。
いま、fl、f2及びNの設定が変更され、その変更さ
れたfl、f2に対し第11) L L 23が引込み
範囲内であれば、この第1PLL23によりVCOIL
、28が制御されて周波数誤差が補正される。しかし、
この新たな設定周波数が第1 PLL23の引込み範囲
を外れる場合は、第1 P L L23のループは断と
なり、第2PLL31が作用し、fo−N−fsとなり
、第1PLL23が動作するようになり、VCOII’
、’28が制御されて、fO二N@fs=f1+f2と
なる。VCOIIの出力は出力端子32より外部に出力
される。
第2図ではVCOIIの出力を外部に取出したが、VC
OIIと、周波数逓倍器、周波数変換器、分周器などと
組合せだ可変周波数発振手段にもこの発明は適用できる
。第3図にその例を示し、第2図と対応する部分に同一
符号を付けである。即ちVCOIIと周波数変換器12
との間にM倍の周波数逓倍器33が挿入される。まだV
CO28の制御信号入力側にリミッタ34が直列に挿入
され、vC028の周波数変化範囲が制限される。
VCO28の出力は分周器35により周波数がP分の1
に分周された周波数fs’として位相比堅器18へ供給
される。
例えばf 1=1980〜3980MHz、 f z=
20Milz。
f 0=500〜100100O,M=4 、 f S
 ’=25KH7,±ΔF、 N=20000〜400
00とされ、第1’PLL23の引込み範囲が±10M
Hzであれば、fs’の許せる誤差は±10  =Nm
ax(4000)=±25Hzとなる。
このfl、f2の構成でfoをI H7,ステップで変
化可能にするには、fs’の可変範囲は、第2 P L
 L31によるステソゲが25 K Hzであるから、
この25K Hzを補間するために25 X 10 =
Nmin(2000)”” 1.25 i(zの可変範
囲をもてばよく、これ(は答易に実現できる。この実施
例ではVCOIIの出力を取出せば(f1+f2’)を
M分周した周波数の出力となる。
b]変分周器29としてプリスケーラを含んだり、小数
分周方式を含んだものでもよい。小数分周方式の場合は
、平均周波数で位相同期ず゛るため、位相不連続誤差が
発生し、その結果、VCOIIの発振出力は位相変調を
受け、サイドバンドスプリアスが発生するが、纂lPL
L23のループ利得が高いため、第2PLL31の位相
不連続にもとすく位相変調は改善される。祝3図におい
てはデジタル刑位相比較器36を設けると共に位相比較
器18の出力側と加算器16との間に標本化保持回路3
7を挿入して、位相比敢器16の出力が所定値以下とな
ると第1PLL23が同期状享具になったと判定して、
その時の位相比¥i、器18の出力を標本化保持回路3
7に保持して、第2 P L L 31のループを切断
し、位相比較器36の出力が所定値以上で、位相比較器
18の出力を標本化保持回路37を通過させて加算器1
6へ供給するようにした。なおスイッチ38をFM又は
PM変調信号発生器39側に切換えた場合は、回路41
から標本化保持回路37に標本化保持を指令し、第1P
LL23のみを動作状態とする。このようにして出力端
子32にF、 M又はP M出力を得る。
なおこの発明において最も簡単な構成は第4図に示すよ
うに周波数信号発生器13の出力と■C011の出力と
を位相比較器14で位相比較するものである。
〈効 果〉 以上述べたようにこの発明によれば、フィルタを含む周
波数変換器やサイドバントミキザを必要とせず、分周比
の太きい、分周器を用いないため安価に構成することが
できる。
【図面の簡単な説明】 第1図は改良前の周波数合成器を示すブロック図、第2
図はこの発明による周波数合成器の一例を示すブロック
図、第3図及び第4図はそれぞれこの発明の他の例を示
すブロック図でめる。 11.28 :VCO112:周波数変換器、13.1
5:周仮数姑号発生H:9.14.18:位相比較器、
23:第1 PLL、25 、26 。 29=設定器、27 ニー0]変分周器、31:第2P
LL。 %訂出願人  タケタ理萌工朶:禾式会社代理人 草野
 jjノ

Claims (1)

    【特許請求の範囲】
  1. (1)制御信号により発振周波数が制御される第1可変
    周波数発振手段と、 設定手段により設定された周波数をもつ基準信号を出力
    する基準信号発生手段と、 その基準信号と上記第1可変周波数発振手段の発振出力
    との位相を比較し、その比較出力を上記第1可変周波数
    発振手段へ上記制御信号として供給する第1位相比較器
    と、 設定手段によシ設定された分周比で上記第1可変周波数
    発振手段の発振出力を分周する可変分周器と、 上記第1位相比較器の出力により発振周波数が制御され
    る第2可変周波数発振手段と、その第2可変周波数発振
    手段の発振出力と上記可変分周器の出力との位相を比較
    し、その比較出力を上記第1可変周波数発振手段へ上記
    制御信号として供給する第2位相比較器とを具備し、上
    記第10丁亥周波数発振手段−上記第1位相比較器−上
    記第101変周波数発振手段よりなる第1位相同期ルー
    プは、上記第1可変周波数rこ振子段−上記可変分I8
    器−上記第2位相比奴益−上記第1可変周波数発振手段
    よりなる第2位相同期ル−プよりもループ利得が犬で、
    引込み範囲が狭く選定されている周波数合成器。
JP58056503A 1983-03-30 1983-03-30 周波数合成器 Pending JPS59181726A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58056503A JPS59181726A (ja) 1983-03-30 1983-03-30 周波数合成器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58056503A JPS59181726A (ja) 1983-03-30 1983-03-30 周波数合成器

Publications (1)

Publication Number Publication Date
JPS59181726A true JPS59181726A (ja) 1984-10-16

Family

ID=13028914

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58056503A Pending JPS59181726A (ja) 1983-03-30 1983-03-30 周波数合成器

Country Status (1)

Country Link
JP (1) JPS59181726A (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5056858A (ja) * 1973-09-14 1975-05-17

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5056858A (ja) * 1973-09-14 1975-05-17

Similar Documents

Publication Publication Date Title
US5534822A (en) Parallel phase-locked loop oscillator circuits with average frequency calculation of input stage loop
CA2125443C (en) Digitally controlled fractional frequency synthesizer
US4720688A (en) Frequency synthesizer
US5831481A (en) Phase lock loop circuit having a broad loop band and small step frequency
US4459560A (en) Plural phase locked loop frequency synthesizer
US20080258833A1 (en) Signal Generator With Directly-Extractable Dds Signal Source
JPS59181726A (ja) 周波数合成器
JPH06338793A (ja) Pll周波数シンセサイザ回路
JP3248453B2 (ja) 発振装置
JP3400758B2 (ja) 外部基準入力周波数自動切換回路
JP3260567B2 (ja) クロック生成回路
JPS5846586Y2 (ja) 位相同期ル−プを有する回路
JPH07283730A (ja) 位相同期発振器
JPH04139917A (ja) Pll回路
JP3019434B2 (ja) 周波数シンセサイザ
JPH06326603A (ja) Pll周波数シンセサイザ回路
JPH0998084A (ja) 位相同期発振回路
JPS5811140B2 (ja) 原子発振器
JPH08265147A (ja) マイクロ波位相同期発振回路
JPS6363139B2 (ja)
JP2002152037A (ja) 位相同期発振回路
JPH08148998A (ja) Pll回路
JPS6135601A (ja) 変調器
JPH04268820A (ja) フェイズロックループ
JPH0345937B2 (ja)