JPH0998084A - 位相同期発振回路 - Google Patents
位相同期発振回路Info
- Publication number
- JPH0998084A JPH0998084A JP7253374A JP25337495A JPH0998084A JP H0998084 A JPH0998084 A JP H0998084A JP 7253374 A JP7253374 A JP 7253374A JP 25337495 A JP25337495 A JP 25337495A JP H0998084 A JPH0998084 A JP H0998084A
- Authority
- JP
- Japan
- Prior art keywords
- phase
- frequency
- multiplier
- output
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】
【課題】 ループゲインKの設定自由度を高める。
【解決手段】 基準信号をN分周器2で1/Nに分周
し、その出力をP逓倍器7でP逓倍し(P/N:正の実
数)、電圧制御発振器5の出力をM分周器6で1/Mに
分周し、その出力をL逓倍器8でL逓倍する(L/M:
正の実数)。逓倍器7,8の両出力を位相検波器3で位
相比較し、その出力をループフィルタ4を通じて電圧制
御発振器5へ制御信号として供給する。
し、その出力をP逓倍器7でP逓倍し(P/N:正の実
数)、電圧制御発振器5の出力をM分周器6で1/Mに
分周し、その出力をL逓倍器8でL逓倍する(L/M:
正の実数)。逓倍器7,8の両出力を位相検波器3で位
相比較し、その出力をループフィルタ4を通じて電圧制
御発振器5へ制御信号として供給する。
Description
【0001】
【発明の属する技術分野】この発明は基準信号を分周し
たものと、電圧制御発振器の出力を分周したものとを位
相比較し、その比較出力で電圧制御発振器を制御して、
基準信号に位相同期した発振出力を得る位相同期発振回
路に関する。
たものと、電圧制御発振器の出力を分周したものとを位
相比較し、その比較出力で電圧制御発振器を制御して、
基準信号に位相同期した発振出力を得る位相同期発振回
路に関する。
【0002】
【従来の技術】図2に従来の位相同期発振回路の構成を
示す。基準信号入力端子1より入力された信号は、N分
周器2により1/N(N=1,2,3,…)に分周さ
れ、位相検波器3において、電圧制御発振器5の出力信
号をM分周器6で1/M(M=1,2,3,…)に分周
した信号と位相比較され、これら二信号間の位相誤差が
出力される。この位相誤差信号は、ループフィルタ4に
より平滑され、電圧制御発振器5に制御信号として入力
される。位相検波器3−ループフィルタ4−電圧制御発
振器5−M分周器6−位相検波器3は位相同期ループを
構成し、基準信号に位相同期し、かつ所望周波数の信号
が電圧制御発振器5より出力される。
示す。基準信号入力端子1より入力された信号は、N分
周器2により1/N(N=1,2,3,…)に分周さ
れ、位相検波器3において、電圧制御発振器5の出力信
号をM分周器6で1/M(M=1,2,3,…)に分周
した信号と位相比較され、これら二信号間の位相誤差が
出力される。この位相誤差信号は、ループフィルタ4に
より平滑され、電圧制御発振器5に制御信号として入力
される。位相検波器3−ループフィルタ4−電圧制御発
振器5−M分周器6−位相検波器3は位相同期ループを
構成し、基準信号に位相同期し、かつ所望周波数の信号
が電圧制御発振器5より出力される。
【0003】
【発明が解決しようとする課題】一般に、位相同期発振
回路での設計要求条件は、 (1)入力信号の周波数変動と動作環境条件の変化に起
因する電圧制御発振器の周波数変動をカバーする広いブ
ルインレンジ(引き込む範囲)を実現する。 (2)定常位相誤差を小さくする。
回路での設計要求条件は、 (1)入力信号の周波数変動と動作環境条件の変化に起
因する電圧制御発振器の周波数変動をカバーする広いブ
ルインレンジ(引き込む範囲)を実現する。 (2)定常位相誤差を小さくする。
【0004】(3)速い応答特性を得る。 (4)雑音帯域を小さくして入力信号ジッタや入力雑音
の影響を小さくする。などの条件が重要となる。これら
の条件を左右するファクタの一つとして、ループゲイン
Kがある。以下にループゲインKの関係式を示す。 K=Ka・Kv/M (1) Ka:位相検波器3の伝達関数 Kv:電圧制御発振器5の伝達関数 M :M分周器6の分周数(M=1,2,3,…) 上記の設計要求条件において、条件(1)〜(3)を満
たすための方法の一つとして、上記のループゲインKを
大きく設計する。
の影響を小さくする。などの条件が重要となる。これら
の条件を左右するファクタの一つとして、ループゲイン
Kがある。以下にループゲインKの関係式を示す。 K=Ka・Kv/M (1) Ka:位相検波器3の伝達関数 Kv:電圧制御発振器5の伝達関数 M :M分周器6の分周数(M=1,2,3,…) 上記の設計要求条件において、条件(1)〜(3)を満
たすための方法の一つとして、上記のループゲインKを
大きく設計する。
【0005】一方、(4)の条件を満たすための一方法
は、上記とは逆にできるだけループゲインKを小さく選
定する必要がある。ここで、ループゲインKを小さく
し、また(4)の条件を満たすための設計、調整パラメ
ータとして、M分周器6の分周数M(M=1,2,3,
…)を大きくする。例えば、分周数をH倍(H=2,
3,4,…)して分周数をM×Hとする。また、これに
比例して基準信号を1/N(N=1,2,3,…)に分
周するN分周器2の分周数もH倍とし、分周数をN×H
とする。または、ループフィルタ4の帯域幅を狭くする
(時定数等の見直し)等が考えられ、比較的簡易な方法
によって実現可能である。
は、上記とは逆にできるだけループゲインKを小さく選
定する必要がある。ここで、ループゲインKを小さく
し、また(4)の条件を満たすための設計、調整パラメ
ータとして、M分周器6の分周数M(M=1,2,3,
…)を大きくする。例えば、分周数をH倍(H=2,
3,4,…)して分周数をM×Hとする。また、これに
比例して基準信号を1/N(N=1,2,3,…)に分
周するN分周器2の分周数もH倍とし、分周数をN×H
とする。または、ループフィルタ4の帯域幅を狭くする
(時定数等の見直し)等が考えられ、比較的簡易な方法
によって実現可能である。
【0006】一方、ループゲインを大きくするために
は、位相検波器3および電圧制御発振器5の伝達関数の
見直し、またはM分周器6の分周数M(M=1,2,
3,…)を小さくする等が考えられる。しかし、位相検
波器3および電圧制御発振器5の各々の伝達関数の見直
しは、困難な場合があり、またM分周器6の分周数M
(M=1,2,3,…)を小さくする場合、分周数Mを
素数S(S=2,3,5,7,11,…)で割り、分周
数(M/S)を自然数とし、同様に基準信号の周波数の
N分周器2の分周数Nに関しても素数Sで割り、分周数
を小さくした場合、新たなる基準信号に対する分周数
(N/S)を自然数とすることは、困難な場合が多い。
従って、基準信号の周波数の変更が必要となる。このた
め、大幅な設計変更が必要となり、さらにシステムのコ
ストアップの原因にもつながる。
は、位相検波器3および電圧制御発振器5の伝達関数の
見直し、またはM分周器6の分周数M(M=1,2,
3,…)を小さくする等が考えられる。しかし、位相検
波器3および電圧制御発振器5の各々の伝達関数の見直
しは、困難な場合があり、またM分周器6の分周数M
(M=1,2,3,…)を小さくする場合、分周数Mを
素数S(S=2,3,5,7,11,…)で割り、分周
数(M/S)を自然数とし、同様に基準信号の周波数の
N分周器2の分周数Nに関しても素数Sで割り、分周数
を小さくした場合、新たなる基準信号に対する分周数
(N/S)を自然数とすることは、困難な場合が多い。
従って、基準信号の周波数の変更が必要となる。このた
め、大幅な設計変更が必要となり、さらにシステムのコ
ストアップの原因にもつながる。
【0007】この発明は、上記の様な課題を解決するた
めになされたもので、簡易にループゲインKの変更を可
能とし、他の設計、調整パラメータの範囲の拡大を図る
ことができる位相同期発振回路を得ることを目的とす
る。
めになされたもので、簡易にループゲインKの変更を可
能とし、他の設計、調整パラメータの範囲の拡大を図る
ことができる位相同期発振回路を得ることを目的とす
る。
【0008】
【課題を解決するための手段】この発明によれば、基準
信号を1/N(N=1,2,3,…)に分周するN分周
器と縦続に入力信号をP倍(P=1,2,3,…)する
P逓倍器と、電圧制御発振器の出力信号を1/M(M=
1,2,3,…)に分周するM分周器と縦続に入力信号
をL倍(L=1,2,3,…)するL逓倍器とが設けら
れる。
信号を1/N(N=1,2,3,…)に分周するN分周
器と縦続に入力信号をP倍(P=1,2,3,…)する
P逓倍器と、電圧制御発振器の出力信号を1/M(M=
1,2,3,…)に分周するM分周器と縦続に入力信号
をL倍(L=1,2,3,…)するL逓倍器とが設けら
れる。
【0009】この構成によれば、位相検波器の供給され
る基準信号の分周比はP/N(正の実数)となり、また
位相検波器へ供給される電圧制御発振器の出力信号の分
周比はL/M(正の実数)となり、この位相同期発振回
路のループゲインKは、 K=L・Ka・Kv/M (2) となり、ループゲインKの設定自由度が従来より高くな
る。
る基準信号の分周比はP/N(正の実数)となり、また
位相検波器へ供給される電圧制御発振器の出力信号の分
周比はL/M(正の実数)となり、この位相同期発振回
路のループゲインKは、 K=L・Ka・Kv/M (2) となり、ループゲインKの設定自由度が従来より高くな
る。
【0010】
【発明の実施の形態】図1にこの発明による位相同期発
振回路の一実施例を図2と対応する部分に同一符号を付
けて示す。この実施例ではN分周器2と位相検波器3と
の間にP逓倍器7が挿入され、またM分周器6と位相検
波器3との間にL逓倍器8が挿入される。
振回路の一実施例を図2と対応する部分に同一符号を付
けて示す。この実施例ではN分周器2と位相検波器3と
の間にP逓倍器7が挿入され、またM分周器6と位相検
波器3との間にL逓倍器8が挿入される。
【0011】従って、基準信号入力端子1より入力され
た信号は、N分周器2により1/N(N=1,2,3,
…)に分周され、N分周器2の出力は、P逓倍器7によ
りP倍(P=1,2,3,…)の周波数となる。電圧制
御発振器5の出力信号をM分周器6で1/M(M=1,
2,3,…)に分周し、その出力はL逓倍器8によりL
倍(L=1,2,3,…)され、この出力信号とP逓倍
器7の出力信号とが位相検波器3で位相比較され、これ
ら二信号間の位相誤差が出力される。この位相誤差信号
は、ループフィルタ4により平滑され電圧制御発振器5
に入力され、基準信号に位相同期し、かつ所望周波数の
出力となる。
た信号は、N分周器2により1/N(N=1,2,3,
…)に分周され、N分周器2の出力は、P逓倍器7によ
りP倍(P=1,2,3,…)の周波数となる。電圧制
御発振器5の出力信号をM分周器6で1/M(M=1,
2,3,…)に分周し、その出力はL逓倍器8によりL
倍(L=1,2,3,…)され、この出力信号とP逓倍
器7の出力信号とが位相検波器3で位相比較され、これ
ら二信号間の位相誤差が出力される。この位相誤差信号
は、ループフィルタ4により平滑され電圧制御発振器5
に入力され、基準信号に位相同期し、かつ所望周波数の
出力となる。
【0012】
【発明の効果】以上述べたように、この発明の位相同期
発振回路の構成では、L逓倍器8およびP逓倍器7を用
いることにより、位相同期ループのループゲインKの設
定を容易にし、かつ分周比設定の自由度を高めている。
これにより前述の設計条件(1)〜(4)の設計、調整
ファクタの範囲を広げ、設計、調整を容易にする。さら
に、比較周波数を従来に比べ高くすることが可能である
ため、位相検出感度も向上する。
発振回路の構成では、L逓倍器8およびP逓倍器7を用
いることにより、位相同期ループのループゲインKの設
定を容易にし、かつ分周比設定の自由度を高めている。
これにより前述の設計条件(1)〜(4)の設計、調整
ファクタの範囲を広げ、設計、調整を容易にする。さら
に、比較周波数を従来に比べ高くすることが可能である
ため、位相検出感度も向上する。
【図1】この発明による位相同期発振回路の一実施例を
示すブロック図。
示すブロック図。
【図2】従来の位相同期発振回路を示すブロック図。
Claims (1)
- 【請求項1】 入力端子よりの位相同期用基準信号をN
分周器(Nは1以上の整数)で1/Nに分周し、 電圧制御発振器の発振出力をM分周器(Mは1以上の整
数)でM分周し、 上記N分周器の出力信号と上記1/M分周器の出力信号
とを位相検波器で位相比較し、 上記位相検波器の出力信号をループフィルタで平滑して
上記電圧制御発振器へ制御信号として供給する位相同期
発振回路において、 上記N分周器と縦続に接続され、その入力信号をP逓倍
(Pは1以上の整数)するP逓倍器と、 上記M分周器と縦続に接続され、その入力信号をL逓倍
(Lは1以上の整数)するL逓倍器と、 を具備することを特徴とする位相同期発振回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7253374A JPH0998084A (ja) | 1995-09-29 | 1995-09-29 | 位相同期発振回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7253374A JPH0998084A (ja) | 1995-09-29 | 1995-09-29 | 位相同期発振回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0998084A true JPH0998084A (ja) | 1997-04-08 |
Family
ID=17250476
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP7253374A Withdrawn JPH0998084A (ja) | 1995-09-29 | 1995-09-29 | 位相同期発振回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0998084A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2001067613A1 (fr) * | 2000-03-10 | 2001-09-13 | Sanyo Electric Co., Ltd. | Circuit pll |
-
1995
- 1995-09-29 JP JP7253374A patent/JPH0998084A/ja not_active Withdrawn
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2001067613A1 (fr) * | 2000-03-10 | 2001-09-13 | Sanyo Electric Co., Ltd. | Circuit pll |
US6486741B2 (en) | 2000-03-10 | 2002-11-26 | Sanyo Electric Co., Ltd. | Precise phase comparison even with fractional frequency division ratio |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5259007A (en) | Phase locked loop frequency synthesizer | |
US5140284A (en) | Broad band frequency synthesizer for quick frequency retuning | |
US4271531A (en) | Frequency synthesizer | |
US5831481A (en) | Phase lock loop circuit having a broad loop band and small step frequency | |
JP2000031820A (ja) | 周波数合成器 | |
JPH03284083A (ja) | サンプリングクロック発生回路 | |
JPH0998084A (ja) | 位相同期発振回路 | |
JP2704324B2 (ja) | シンセサイズド信号発生装置 | |
JPS6059822A (ja) | 周波数変換回路 | |
JPH05122068A (ja) | 周波数シンセサイザ | |
JPH0459808B2 (ja) | ||
JPS62146020A (ja) | Pll周波数シンセサイザ | |
JPS5846586Y2 (ja) | 位相同期ル−プを有する回路 | |
JP3161137B2 (ja) | Pll回路 | |
JPH08307259A (ja) | 周波数シンセサイザ | |
JPH0529933A (ja) | 位相同期発振装置 | |
JPH1079666A (ja) | 位相同期発振回路 | |
JP3248453B2 (ja) | 発振装置 | |
US5459431A (en) | Frequency/phase analog detector and its use in a phase-locked loop | |
JP2001527313A (ja) | 位相同期ループ周波数発生源におけるロードプルを減少させる方法と装置 | |
JPH04344713A (ja) | 位相同期回路 | |
KR960027347A (ko) | 이득 제어 기능을 갖는 광대역 위상동기루프(pll) 주파수 합성기 | |
JPH07260923A (ja) | レーダ装置用送信源 | |
JPH05122066A (ja) | 周波数シンセサイザ | |
JPH09200046A (ja) | 位相差制御pll回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20021203 |