JPH0998084A - 位相同期発振回路 - Google Patents
位相同期発振回路Info
- Publication number
- JPH0998084A JPH0998084A JP7253374A JP25337495A JPH0998084A JP H0998084 A JPH0998084 A JP H0998084A JP 7253374 A JP7253374 A JP 7253374A JP 25337495 A JP25337495 A JP 25337495A JP H0998084 A JPH0998084 A JP H0998084A
- Authority
- JP
- Japan
- Prior art keywords
- phase
- frequency
- multiplier
- output
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】
【課題】 ループゲインＫの設定自由度を高める。
【解決手段】 基準信号をＮ分周器２で１／Ｎに分周
し、その出力をＰ逓倍器７でＰ逓倍し（Ｐ／Ｎ：正の実
数）、電圧制御発振器５の出力をＭ分周器６で１／Ｍに
分周し、その出力をＬ逓倍器８でＬ逓倍する（Ｌ／Ｍ：
正の実数）。逓倍器７，８の両出力を位相検波器３で位
相比較し、その出力をループフィルタ４を通じて電圧制
御発振器５へ制御信号として供給する。
し、その出力をＰ逓倍器７でＰ逓倍し（Ｐ／Ｎ：正の実
数）、電圧制御発振器５の出力をＭ分周器６で１／Ｍに
分周し、その出力をＬ逓倍器８でＬ逓倍する（Ｌ／Ｍ：
正の実数）。逓倍器７，８の両出力を位相検波器３で位
相比較し、その出力をループフィルタ４を通じて電圧制
御発振器５へ制御信号として供給する。
Description
【０００１】
【発明の属する技術分野】この発明は基準信号を分周し
たものと、電圧制御発振器の出力を分周したものとを位
相比較し、その比較出力で電圧制御発振器を制御して、
基準信号に位相同期した発振出力を得る位相同期発振回
路に関する。
たものと、電圧制御発振器の出力を分周したものとを位
相比較し、その比較出力で電圧制御発振器を制御して、
基準信号に位相同期した発振出力を得る位相同期発振回
路に関する。
【０００２】
【従来の技術】図２に従来の位相同期発振回路の構成を
示す。基準信号入力端子１より入力された信号は、Ｎ分
周器２により１／Ｎ（Ｎ＝１，２，３，…）に分周さ
れ、位相検波器３において、電圧制御発振器５の出力信
号をＭ分周器６で１／Ｍ（Ｍ＝１，２，３，…）に分周
した信号と位相比較され、これら二信号間の位相誤差が
出力される。この位相誤差信号は、ループフィルタ４に
より平滑され、電圧制御発振器５に制御信号として入力
される。位相検波器３−ループフィルタ４−電圧制御発
振器５−Ｍ分周器６−位相検波器３は位相同期ループを
構成し、基準信号に位相同期し、かつ所望周波数の信号
が電圧制御発振器５より出力される。
示す。基準信号入力端子１より入力された信号は、Ｎ分
周器２により１／Ｎ（Ｎ＝１，２，３，…）に分周さ
れ、位相検波器３において、電圧制御発振器５の出力信
号をＭ分周器６で１／Ｍ（Ｍ＝１，２，３，…）に分周
した信号と位相比較され、これら二信号間の位相誤差が
出力される。この位相誤差信号は、ループフィルタ４に
より平滑され、電圧制御発振器５に制御信号として入力
される。位相検波器３−ループフィルタ４−電圧制御発
振器５−Ｍ分周器６−位相検波器３は位相同期ループを
構成し、基準信号に位相同期し、かつ所望周波数の信号
が電圧制御発振器５より出力される。
【０００３】
【発明が解決しようとする課題】一般に、位相同期発振
回路での設計要求条件は、 （１）入力信号の周波数変動と動作環境条件の変化に起
因する電圧制御発振器の周波数変動をカバーする広いブ
ルインレンジ（引き込む範囲）を実現する。 （２）定常位相誤差を小さくする。
回路での設計要求条件は、 （１）入力信号の周波数変動と動作環境条件の変化に起
因する電圧制御発振器の周波数変動をカバーする広いブ
ルインレンジ（引き込む範囲）を実現する。 （２）定常位相誤差を小さくする。
【０００４】（３）速い応答特性を得る。 （４）雑音帯域を小さくして入力信号ジッタや入力雑音
の影響を小さくする。などの条件が重要となる。これら
の条件を左右するファクタの一つとして、ループゲイン
Ｋがある。以下にループゲインＫの関係式を示す。 Ｋ＝Ｋａ・Ｋｖ／Ｍ （１） Ｋａ：位相検波器３の伝達関数 Ｋｖ：電圧制御発振器５の伝達関数 Ｍ ：Ｍ分周器６の分周数（Ｍ＝１，２，３，…） 上記の設計要求条件において、条件（１）〜（３）を満
たすための方法の一つとして、上記のループゲインＫを
大きく設計する。
の影響を小さくする。などの条件が重要となる。これら
の条件を左右するファクタの一つとして、ループゲイン
Ｋがある。以下にループゲインＫの関係式を示す。 Ｋ＝Ｋａ・Ｋｖ／Ｍ （１） Ｋａ：位相検波器３の伝達関数 Ｋｖ：電圧制御発振器５の伝達関数 Ｍ ：Ｍ分周器６の分周数（Ｍ＝１，２，３，…） 上記の設計要求条件において、条件（１）〜（３）を満
たすための方法の一つとして、上記のループゲインＫを
大きく設計する。
【０００５】一方、（４）の条件を満たすための一方法
は、上記とは逆にできるだけループゲインＫを小さく選
定する必要がある。ここで、ループゲインＫを小さく
し、また（４）の条件を満たすための設計、調整パラメ
ータとして、Ｍ分周器６の分周数Ｍ（Ｍ＝１，２，３，
…）を大きくする。例えば、分周数をＨ倍（Ｈ＝２，
３，４，…）して分周数をＭ×Ｈとする。また、これに
比例して基準信号を１／Ｎ（Ｎ＝１，２，３，…）に分
周するＮ分周器２の分周数もＨ倍とし、分周数をＮ×Ｈ
とする。または、ループフィルタ４の帯域幅を狭くする
（時定数等の見直し）等が考えられ、比較的簡易な方法
によって実現可能である。
は、上記とは逆にできるだけループゲインＫを小さく選
定する必要がある。ここで、ループゲインＫを小さく
し、また（４）の条件を満たすための設計、調整パラメ
ータとして、Ｍ分周器６の分周数Ｍ（Ｍ＝１，２，３，
…）を大きくする。例えば、分周数をＨ倍（Ｈ＝２，
３，４，…）して分周数をＭ×Ｈとする。また、これに
比例して基準信号を１／Ｎ（Ｎ＝１，２，３，…）に分
周するＮ分周器２の分周数もＨ倍とし、分周数をＮ×Ｈ
とする。または、ループフィルタ４の帯域幅を狭くする
（時定数等の見直し）等が考えられ、比較的簡易な方法
によって実現可能である。
【０００６】一方、ループゲインを大きくするために
は、位相検波器３および電圧制御発振器５の伝達関数の
見直し、またはＭ分周器６の分周数Ｍ（Ｍ＝１，２，
３，…）を小さくする等が考えられる。しかし、位相検
波器３および電圧制御発振器５の各々の伝達関数の見直
しは、困難な場合があり、またＭ分周器６の分周数Ｍ
（Ｍ＝１，２，３，…）を小さくする場合、分周数Ｍを
素数Ｓ（Ｓ＝２，３，５，７，１１，…）で割り、分周
数（Ｍ／Ｓ）を自然数とし、同様に基準信号の周波数の
Ｎ分周器２の分周数Ｎに関しても素数Ｓで割り、分周数
を小さくした場合、新たなる基準信号に対する分周数
（Ｎ／Ｓ）を自然数とすることは、困難な場合が多い。
従って、基準信号の周波数の変更が必要となる。このた
め、大幅な設計変更が必要となり、さらにシステムのコ
ストアップの原因にもつながる。
は、位相検波器３および電圧制御発振器５の伝達関数の
見直し、またはＭ分周器６の分周数Ｍ（Ｍ＝１，２，
３，…）を小さくする等が考えられる。しかし、位相検
波器３および電圧制御発振器５の各々の伝達関数の見直
しは、困難な場合があり、またＭ分周器６の分周数Ｍ
（Ｍ＝１，２，３，…）を小さくする場合、分周数Ｍを
素数Ｓ（Ｓ＝２，３，５，７，１１，…）で割り、分周
数（Ｍ／Ｓ）を自然数とし、同様に基準信号の周波数の
Ｎ分周器２の分周数Ｎに関しても素数Ｓで割り、分周数
を小さくした場合、新たなる基準信号に対する分周数
（Ｎ／Ｓ）を自然数とすることは、困難な場合が多い。
従って、基準信号の周波数の変更が必要となる。このた
め、大幅な設計変更が必要となり、さらにシステムのコ
ストアップの原因にもつながる。
【０００７】この発明は、上記の様な課題を解決するた
めになされたもので、簡易にループゲインＫの変更を可
能とし、他の設計、調整パラメータの範囲の拡大を図る
ことができる位相同期発振回路を得ることを目的とす
る。
めになされたもので、簡易にループゲインＫの変更を可
能とし、他の設計、調整パラメータの範囲の拡大を図る
ことができる位相同期発振回路を得ることを目的とす
る。
【０００８】
【課題を解決するための手段】この発明によれば、基準
信号を１／Ｎ（Ｎ＝１，２，３，…）に分周するＮ分周
器と縦続に入力信号をＰ倍（Ｐ＝１，２，３，…）する
Ｐ逓倍器と、電圧制御発振器の出力信号を１／Ｍ（Ｍ＝
１，２，３，…）に分周するＭ分周器と縦続に入力信号
をＬ倍（Ｌ＝１，２，３，…）するＬ逓倍器とが設けら
れる。
信号を１／Ｎ（Ｎ＝１，２，３，…）に分周するＮ分周
器と縦続に入力信号をＰ倍（Ｐ＝１，２，３，…）する
Ｐ逓倍器と、電圧制御発振器の出力信号を１／Ｍ（Ｍ＝
１，２，３，…）に分周するＭ分周器と縦続に入力信号
をＬ倍（Ｌ＝１，２，３，…）するＬ逓倍器とが設けら
れる。
【０００９】この構成によれば、位相検波器の供給され
る基準信号の分周比はＰ／Ｎ（正の実数）となり、また
位相検波器へ供給される電圧制御発振器の出力信号の分
周比はＬ／Ｍ（正の実数）となり、この位相同期発振回
路のループゲインＫは、 Ｋ＝Ｌ・Ｋａ・Ｋｖ／Ｍ （２） となり、ループゲインＫの設定自由度が従来より高くな
る。
る基準信号の分周比はＰ／Ｎ（正の実数）となり、また
位相検波器へ供給される電圧制御発振器の出力信号の分
周比はＬ／Ｍ（正の実数）となり、この位相同期発振回
路のループゲインＫは、 Ｋ＝Ｌ・Ｋａ・Ｋｖ／Ｍ （２） となり、ループゲインＫの設定自由度が従来より高くな
る。
【００１０】
【発明の実施の形態】図１にこの発明による位相同期発
振回路の一実施例を図２と対応する部分に同一符号を付
けて示す。この実施例ではＮ分周器２と位相検波器３と
の間にＰ逓倍器７が挿入され、またＭ分周器６と位相検
波器３との間にＬ逓倍器８が挿入される。
振回路の一実施例を図２と対応する部分に同一符号を付
けて示す。この実施例ではＮ分周器２と位相検波器３と
の間にＰ逓倍器７が挿入され、またＭ分周器６と位相検
波器３との間にＬ逓倍器８が挿入される。
【００１１】従って、基準信号入力端子１より入力され
た信号は、Ｎ分周器２により１／Ｎ（Ｎ＝１，２，３，
…）に分周され、Ｎ分周器２の出力は、Ｐ逓倍器７によ
りＰ倍（Ｐ＝１，２，３，…）の周波数となる。電圧制
御発振器５の出力信号をＭ分周器６で１／Ｍ（Ｍ＝１，
２，３，…）に分周し、その出力はＬ逓倍器８によりＬ
倍（Ｌ＝１，２，３，…）され、この出力信号とＰ逓倍
器７の出力信号とが位相検波器３で位相比較され、これ
ら二信号間の位相誤差が出力される。この位相誤差信号
は、ループフィルタ４により平滑され電圧制御発振器５
に入力され、基準信号に位相同期し、かつ所望周波数の
出力となる。
た信号は、Ｎ分周器２により１／Ｎ（Ｎ＝１，２，３，
…）に分周され、Ｎ分周器２の出力は、Ｐ逓倍器７によ
りＰ倍（Ｐ＝１，２，３，…）の周波数となる。電圧制
御発振器５の出力信号をＭ分周器６で１／Ｍ（Ｍ＝１，
２，３，…）に分周し、その出力はＬ逓倍器８によりＬ
倍（Ｌ＝１，２，３，…）され、この出力信号とＰ逓倍
器７の出力信号とが位相検波器３で位相比較され、これ
ら二信号間の位相誤差が出力される。この位相誤差信号
は、ループフィルタ４により平滑され電圧制御発振器５
に入力され、基準信号に位相同期し、かつ所望周波数の
出力となる。
【００１２】
【発明の効果】以上述べたように、この発明の位相同期
発振回路の構成では、Ｌ逓倍器８およびＰ逓倍器７を用
いることにより、位相同期ループのループゲインＫの設
定を容易にし、かつ分周比設定の自由度を高めている。
これにより前述の設計条件（１）〜（４）の設計、調整
ファクタの範囲を広げ、設計、調整を容易にする。さら
に、比較周波数を従来に比べ高くすることが可能である
ため、位相検出感度も向上する。
発振回路の構成では、Ｌ逓倍器８およびＰ逓倍器７を用
いることにより、位相同期ループのループゲインＫの設
定を容易にし、かつ分周比設定の自由度を高めている。
これにより前述の設計条件（１）〜（４）の設計、調整
ファクタの範囲を広げ、設計、調整を容易にする。さら
に、比較周波数を従来に比べ高くすることが可能である
ため、位相検出感度も向上する。
【図１】この発明による位相同期発振回路の一実施例を
示すブロック図。
示すブロック図。
【図２】従来の位相同期発振回路を示すブロック図。
Claims (1)
- 【請求項１】 入力端子よりの位相同期用基準信号をＮ
分周器（Ｎは１以上の整数）で１／Ｎに分周し、 電圧制御発振器の発振出力をＭ分周器（Ｍは１以上の整
数）でＭ分周し、 上記Ｎ分周器の出力信号と上記１／Ｍ分周器の出力信号
とを位相検波器で位相比較し、 上記位相検波器の出力信号をループフィルタで平滑して
上記電圧制御発振器へ制御信号として供給する位相同期
発振回路において、 上記Ｎ分周器と縦続に接続され、その入力信号をＰ逓倍
（Ｐは１以上の整数）するＰ逓倍器と、 上記Ｍ分周器と縦続に接続され、その入力信号をＬ逓倍
（Ｌは１以上の整数）するＬ逓倍器と、 を具備することを特徴とする位相同期発振回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7253374A JPH0998084A (ja) | 1995-09-29 | 1995-09-29 | 位相同期発振回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7253374A JPH0998084A (ja) | 1995-09-29 | 1995-09-29 | 位相同期発振回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0998084A true JPH0998084A (ja) | 1997-04-08 |
Family
ID=17250476
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7253374A Withdrawn JPH0998084A (ja) | 1995-09-29 | 1995-09-29 | 位相同期発振回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0998084A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001067613A1 (fr) * | 2000-03-10 | 2001-09-13 | Sanyo Electric Co., Ltd. | Circuit pll |
-
1995
- 1995-09-29 JP JP7253374A patent/JPH0998084A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001067613A1 (fr) * | 2000-03-10 | 2001-09-13 | Sanyo Electric Co., Ltd. | Circuit pll |
| US6486741B2 (en) | 2000-03-10 | 2002-11-26 | Sanyo Electric Co., Ltd. | Precise phase comparison even with fractional frequency division ratio |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5259007A (en) | Phase locked loop frequency synthesizer | |
| US5140284A (en) | Broad band frequency synthesizer for quick frequency retuning | |
| US4271531A (en) | Frequency synthesizer | |
| US5831481A (en) | Phase lock loop circuit having a broad loop band and small step frequency | |
| JP2000031820A (ja) | 周波数合成器 | |
| JPH03284083A (ja) | サンプリングクロック発生回路 | |
| JPH0998084A (ja) | 位相同期発振回路 | |
| JP2704324B2 (ja) | シンセサイズド信号発生装置 | |
| JPS6059822A (ja) | 周波数変換回路 | |
| JPH05122068A (ja) | 周波数シンセサイザ | |
| JPH0459808B2 (ja) | ||
| JPS62146020A (ja) | Ｐｌｌ周波数シンセサイザ | |
| JPS5846586Y2 (ja) | 位相同期ル−プを有する回路 | |
| JP3161137B2 (ja) | Ｐｌｌ回路 | |
| JPH08307259A (ja) | 周波数シンセサイザ | |
| JPH0529933A (ja) | 位相同期発振装置 | |
| JPH1079666A (ja) | 位相同期発振回路 | |
| JP3248453B2 (ja) | 発振装置 | |
| US5459431A (en) | Frequency/phase analog detector and its use in a phase-locked loop | |
| JP2001527313A (ja) | 位相同期ループ周波数発生源におけるロードプルを減少させる方法と装置 | |
| JPH04344713A (ja) | 位相同期回路 | |
| KR960027347A (ko) | 이득 제어 기능을 갖는 광대역 위상동기루프(pll) 주파수 합성기 | |
| JPH07260923A (ja) | レーダ装置用送信源 | |
| JPH05122066A (ja) | 周波数シンセサイザ | |
| JPH09200046A (ja) | 位相差制御ｐｌｌ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20021203 |