JPS6022329A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS6022329A
JPS6022329A JP58131414A JP13141483A JPS6022329A JP S6022329 A JPS6022329 A JP S6022329A JP 58131414 A JP58131414 A JP 58131414A JP 13141483 A JP13141483 A JP 13141483A JP S6022329 A JPS6022329 A JP S6022329A
Authority
JP
Japan
Prior art keywords
electrode
bonding
circumference
insulation film
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58131414A
Other languages
English (en)
Inventor
Masanori Matsuo
松尾　政則
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Electric Co Ltd filed Critical NEC Corp
Priority to JP58131414A priority Critical patent/JPS6022329A/ja
Publication of JPS6022329A publication Critical patent/JPS6022329A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明はトランジスタ、集積回路などの半導体装置に関
し、特に絶縁被膜上に結線用電極部（ポンディングパッ
ドと略す）’ｔ−有する半導体装置に関するものである
。
一般に半導体回路素子は金属細線（ボンディング線と略
す）で結線することによって電気的接続を行なうが、こ
の種の半導体素子のボンディングバンドは例えば第１図
（ａｌ　ｔｂ）に示すような構造をとっていた。即ち基
板表面にはＰＮ接合１の保護及び表面絶縁分離のための
絶縁被膜２が形成され、そしてエミッタ電極３及びベー
ス電極４が形成される。
この場合、ボンディング線で接続される電極部（特にポ
ンディングパッド部）と絶縁被膜は平滑面で対抗してい
るため、電極部と絶縁被膜との接着強度は接着面積に依
存し強いとはいえながった。
特に、高周波帯の素子は寄生容量の減少を図るため、ボ
ンディング線で接続される電極部はできる限シ小さい面
積となっているため、次の様な欠点を有していた。
１、　ボンディング線で結線を行なう場合、高温状態で
圧着するが、そのストレスにより電極が絶縁被膜から剥
れる。
２　ボンディング線で結線し、樹脂封止全行なった場合
、樹脂の膨張歪によシミ極が絶縁被膜から剥れる。
これら剥れのモードは電極端部がめくられた状態から剥
れておシ、半導体素子の接続不良全誘発し信頼度の優れ
た半導体素子を供給することが出来なかった。
本発明の目的は上記の欠点を解決し、ボンディング部の
絶縁膜に対する接着力が強固で、安定した信頼度を有す
る半導体装置を提供することにある。
本発明によると半導体素子のポンディングパッド外周部
下の絶縁被膜表面に凹部を形成したことを特徴とする半
導体装置が得られる。
以下、本発明の一実施例を図面によって詳細に説明する
。第２図（ａ）（ｂ）は本発明の一実施例を示すトラン
ジスタの平面図及び断面図である。
この実施例ではポンディングパッド３．４の外周部に対
抗する絶縁被膜１５５２に凹部５を形成することによシ
ミ極性周部を′ｕｔ極灰面よシ低くし、ボンディング線
との接着を避け、電極剥れのモードである外周部のめく
れｔなくすことができる。
本発明はトランジスタに限らず金属細線で接続を行なう
集積回路などの半導体素子全般にも適用出来る。
本発明は以上説明したように、ボンディング部の絶縁膜
に対する接着力が強固で、簀定した信頼夏が得られる効
果がある。
【図面の簡単な説明】 の平面図と断面図である。 １・・・・・・ＰＮ接合、２・・・・・・絶縁被膜、３
・・・・・・エミッタ電極、４・・・・・・ベース電極
％５・・・・・・絶縁被膜に形成された凹部。

Claims (1)

    【特許請求の範囲】
  1. 半導体素子の結線用電極外周部下の絶縁被膜表面に凹部
    を形成したことを特徴とする半導体装置。
JP58131414A 1983-07-19 1983-07-19 半導体装置 Pending JPS6022329A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58131414A JPS6022329A (ja) 1983-07-19 1983-07-19 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58131414A JPS6022329A (ja) 1983-07-19 1983-07-19 半導体装置

Publications (1)

Publication Number Publication Date
JPS6022329A true JPS6022329A (ja) 1985-02-04

Family

ID=15057409

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58131414A Pending JPS6022329A (ja) 1983-07-19 1983-07-19 半導体装置

Country Status (1)

Country Link
JP (1) JPS6022329A (ja)

Similar Documents

Publication Publication Date Title
KR950704838A (ko) 영역 어레이 상호접속칩의 tab시험(tab testing of area array interconnected chips)
JP2923236B2 (ja) リード・オン・チップ半導体パッケージおよびその製造方法
JPH1056093A (ja) 半導体装置およびその半導体装置を組み込んだ電子装置
JPH02184054A (ja) ハイブリッド型樹脂封止半導体装置
JP2000269166A (ja) 集積回路チップの製造方法及び半導体装置
JPS58154254A (ja) 半導体装置
JPS6022329A (ja) 半導体装置
JPH03136334A (ja) 半導体集積回路上の外部電極構造
JPS59172756A (ja) 半導体装置
JPS6064442A (ja) 半導体装置
JP2001196505A (ja) 半導体チップ表面露出型の樹脂封止半導体パッケージ
JPH0778910A (ja) 半導体装置
JP2567870B2 (ja) 半導体記憶装置
JPS6046038A (ja) 集積回路装置
TW200305983A (en) Resin-sealed semiconductor device
JP2928611B2 (ja) 樹脂封止半導体装置
JPH07142631A (ja) 半導体装置およびその製造方法
JPS60182733A (ja) 無接点スイツチのハイブリツド集積回路
JPS58158934A (ja) 半導体装置
JPS60262434A (ja) 半導体装置
JPH04278548A (ja) 樹脂封止型半導体装置
JPS63283138A (ja) 半導体装置
JPH02306635A (ja) 半導体装置
JPH0629454A (ja) 半導体デバイス
JPS614265A (ja) 半導体集積回路装置