JPS5915587B2

JPS5915587B2 - デ−タ伝送システム

Info

Publication number: JPS5915587B2
Application number: JP54092178A
Authority: JP
Inventors: 康寿塩原
Original assignee: Tokyo Shibaura Electric Co Ltd
Current assignee: Toshiba Corp
Priority date: 1979-07-20
Filing date: 1979-07-20
Publication date: 1984-04-10
Also published as: JPS5616348A

Description

【発明の詳細な説明】本発明は複数のデータ伝送ステーションが伝送路により
環状接続される構成のデータ伝送システムにおいて、故
障点の検出と回復処理を自動的に■０行なうことがで
きるようにしたデータ伝送システムに関するものである
。

従来、この種のデータ伝送システムにおいては、第１図
に示す如く、単一の伝送路Ｌにより各データ伝送ステー
ションＳＴ、、ＳＴ２、・・・ＳＴｎ−、、フ５ＳＴ
ｎ間相互を順に接続して環状に接続していたが、情報が
単一の伝送路Ｌにより各伝送ステーションＳＴ、、ＳＴ
２、・・・を経由して伝達される為に、或る一つのデー
タ伝送ステーションＳＴｉに障害が生じた場合、情報伝
送に支障を来たし、システ７０ム全体に影響を及ぼす
ことになり、しかも障害発生のステーションを検出する
のが困難であつた。

従つて、障害発生時、各ステーション毎に動作チェック
し、故障ステーションを検出してそのステーションをシ
ステムから除去する必要があるが、９５従来は、この障
害発生ステーションの検出及びそのステーションをシス
テムから切離す作業をすべて人手に頼つており、非常な
困難と多大な復旧時間を要し、信頼性に欠ける欠点があ
つた。本発明は上記事情に鑑みて成されたもので、複数
のデータ伝送ステーシヨン各相互を主伝送路及び予備伝
送路の二本の伝送路により環状に接続すると共にそれぞ
れ主伝送路用及び予備伝送路用の送信回路及び受信回路
と利用するこれら送、受信回路の組み合わせを選択でき
る構成とし、また各ステーシヨンに受信出力毎にクリア
され、受信出力が途絶えるとカウントアツプし、各ステ
ーシヨン毎に異なる設定値を持つ受信タイマを設け、受
信タイマのカウントアツプ時、システム回復機能を持た
せたステーシヨンには故障検出と回復の処理を開始させ
、また、システム回復機能を持たないステーシヨンには
主伝送路及び予備伝送路につながる送受信回路を入れ換
え、予備伝送路からの受信入力を可能とする事でシステ
ム回復機能を有するステーシヨンに対して回復動作を可
能ならしめ、故障点の検出と故障点を切離し、システム
を縮小再構成が自動的且つ迅速に行なえるようにしたデ
ータ伝送システムを提供することを目的とする。

以下、本発明の一実施例について第２図〜第４図を参照
しながら説明する。

第２図はこの発明におけるシステム全体の構成例を示す
。

図において、１１はデータ伝送システムにつながる能動
モジユール、例えば電子計算機やプロセス入出力機器或
いは周辺機器であり、１２，，１２２，１２３，・・・
１２ｎはこれに接続されるステーシヨンである。これら
各ステーシヨン１２，，１２２，・・・１２ｎは２系統
の並行布設されたデータ伝送路Ｌｌ，Ｌ２により順に環
状接続される。この二系統のデータ伝送路Ｌｌ，Ｌ２は
各々データの伝送方向が逆方向になつており、データ伝
送路Ｌ２は障害発生時のみ情報の伝送路として機能すべ
く通常は予備の伝送路となつている。第３図は上記各ス
テーシヨン１２，，１２２，・・・１２ｎの構成を示す
もので、１０１は前記データ伝送路Ｌｌ，Ｌ２に接続さ
れて他のステーシヨンとの間でデータの授受及び制御を
行なうデータ送受信部、１０２はこのデータ送受信部１
０１中の受信制御部の受信出力によりクリアされ、受信
出力が途切れるとカウントを始める受信入力状態監視用
の受信タイマ、１０３はマイクロプロセツサ、１０４は
リードライトメモリ（ＲＡＭ）、１０５はリードオンメ
モリ（ＲＯＭ）であり、前記データ送受信部１０１から
の受信データまたはデーク送受信部１０１への送信デー
タは共通データバスＤＢを介してマイクロプロセツサ１
０３及びりードライトメモリ１０４、リードオンメモリ
１０５のマイクロプログラムにより論理判断制御される
。また、ステーシヨン１２，，１２ｎに接続される外部
機器とのインターフエースを制御する入出力コントロー
ラ１０６が前記共通バスＤＢに接続され、入出力コント
ローラ１０６を介して送信データ及び他のステーシヨン
からの受信データがステーシヨンと外部機器間でやりと
りされる。第４図は第３図における構成のデータ送受信
部１０１の構成を示した図でデータ伝送路Ｌｌ，Ｌ２に
接続された受信回路２０１，２０２及び送信回路２０１
，２０２及び送信回路２０３，２０４、受信制御部２０
５、送信制御部２０６により構成されており、第４図Ａ
，ｂ，ｃ，ｄに示されるように受信回路２０１，２０２
、送信回路２０３，２０４、受信制御部２０５、送信制
御部２０６の各々のデータ伝送路接続に４種類あり、前
記マイクロプロセッサ１０３の制御指令によつて各々４
種類の接続を任意にとることができる。

受信データは受信回路２０１，２０２、受信制御部２０
５を通して、ステーシヨン内部へ、または送信制御部２
０６、送信回路２０３，２０４を通してステーシヨン内
部から他のステーシヨンへ送信若しくは受信データのリ
ピート（再生中継）が成される。次に上記構成の本装置
の動作について説明する。第２図に示す如く、通常、各
ステーシヨン１２１，・・・１２ｎ間でデータの授受が
行なわれているとき、例えば図示のステーシヨン１２，
が故障した場合について説明する。通常状態において、
各ステーシヨン１２，，・・・１２ｎの各データ送受信
部１０１は第４図ａのノーマル状態になつている。

即ち、データ伝送路Ｌｌ，Ｉ，２のうち一方は主、他方
は予備として用いるものとし、今Ｌ１を主とするとノー
マル状態ではデータ伝送路Ｌ１に受信回路２０２の入力
側が接続され、受信回路２０２の出力側は受信制御部２
０５へ、また送信制御部２０６の出力側が送信回路２０
３へ、そして送信回路２０３の出力側がデータ伝送路Ｌ
１に接続され、また、予備のデータ伝送路Ｌ２に受信回
路２０１、送信回路２０４が接続されていて、データ送
受信部１０１は受信回路２０１，２０２、送信回路２０
３，２０４のうち２０２と２０３のみをデータの授受に
用いるような構成としてある。各ステーシヨン１２１・
・・１２ｎでは受信出力を受信タイマ１０２を用いるこ
とによつて監視しており、ステーシヨン１２５が故障し
た場合、情報伝送を行なうデータ伝送路Ｌ１上のデータ
がここで途切れることになる。

各ステーシヨン１２，，・・・１２ｎではそれぞれの受
信タイマ１０２のタイムアツプ時間に差を持たせてあり
、また、最も早くタイムアツプするステーシヨンのマイ
クロプログラムにシステムの故障検出及び回復を制御す
るプログラムが格納されている。故障検出、回復制御を
行なうステーシヨンはシステム中、バツクアツプを含め
て少なくとも２つ以上あるものとする。また、受信タイ
マ１０２のタイムアツプ時にステーシヨンが故障検出回
復制御を行なう機能（以後、ＳＶＣステーシヨンと呼ぶ
）を有していない場合はステーシヨンのマイクロプログ
ラムにより、データ送受信部１０１はデータ伝送路Ｌｌ
，Ｌ２に対して、データ伝送路Ｌ２を主伝送路とみなす
よう受信回路２０１，２０２、送信回路２０３，２０４
及び受信制御部２０５、送信制御部２０６の接続を第４
図ｂに示す如き構成のリバース状態へ自動的に切換えら
れる。即ち、受信回路２０１．送信回路２０３が直接接
続され、データ伝送路Ｌ１に挿入されて受信制御部２０
５、送信制御部２０６より切り離され、また、データ伝
送路Ｌ２よりデータを受信する受信回路２０１が受信制
御部２０５に、またデータ伝送路Ｌ２へデータを送り出
す送信回路２０４が送信制御部２０６にそれぞれ接続さ
れ、受信回路２０１，２０２、送信回路２０３，２０４
のうちデータ伝送路Ｌ２関係の系統である２０１，２０
４をデータ授受に用いるような構成となる。第２図にお
いて、ステーシヨン１２５が故障した場合、例えばステ
ーシヨン１２，がＳＶＣステーシヨンであつたとするな
らば、このステーシヨン１２，が最も早く受信タイマ１
０２のタイムアツプとなり、故障検出、回復処理に入る
。

ステーシヨン１２，はまず下流側のステーシヨンである
ステーシヨン１２２，１２３，・・・に対して第］の制
御情報を伝送する。

この第１の制御情報とは受信するステーシヨンに対して
そのステーシヨンのデータ送受信部１０１の制御部２０
５を第４図ｃに示す左折り返し状態、即ち、データ伝送
路Ｌ１を通して送られて来たデータを受信回路２０２を
介して受信制御部２０５へ送り、また送信制御部２０６
の出力をデータ伝送路Ｌ２の送信回路である送信回路２
０４を介してこのＬ２に送り出し他は切り離す構成に切
り換えられるよう指令する情報である。この制御回路の
伝送は各ステーシヨン個々に宛先を定めて行なつても良
いが、処理時間短縮のためには同報通信即ち、宛先アド
レスとして個々のステーシヨンを指定するのでは無く、
すべてのステーシヨンが受信出来るアドレスを指定して
送信しても良い。ＳＶＣステーシヨンは第４図ｄに示す
如き右折り返えし状態、即ちデータ伝送路Ｌ２の受信回
路である受信回路２０１を受信制御部２０５に接続し、
送信制御部２０６の出力をデータ伝送路Ｌ１への送信回
路である送信回路２０３へ送り、他は切り離す構成に切
り換えられ、次いで第２の制御情報を下流側のステーシ
ヨン一つずつに順に送信し各々のステーシヨンからの応
答をチエツクする。

この第２の制御情報は各ステーシヨンの機能状態チエツ
クのための適宜なる情復である。この第２の制御情報を
受信するステーシヨンは送信回路、受信回路の左または
右折り返えし状態をやめ、ＳＶＣステーシヨンへ応答を
する。

従つて、ＳＶＣステーシヨンはこの応答結果から下流側
のステーシヨンにおける異常ステーシヨンと健全ステー
シヨンとを区別、判断することができる。検出した異常
ステーシヨンの１つ土流のステーシヨンにデータ送受信
部１０１を前述の左折り返えし状態に切り換えるよう指
令する。次いで、ＳＶＣステーシヨンは上流側のステー
シヨン、即ち、第２図ではステーシヨン１２ｎ，１２ｎ
−，，・・・に相当するステーシヨンの異常検出を行な
う。上流側の検出処理では、まずＳＶＣステーシヨンの
データ送受信部１０１を前記ノーマル状態へ切り換え、
上流側のステーシヨンからのデータ受信に備える。ＳＶ
Ｃステーシヨン機能を持たないステーシヨンでは受信タ
イマ１０２のタイムアツプによりデータ送受信部１０１
は第４図ｂで示されるリバース状態へその送信回路、受
信回路が自動的に切り換えられる。故障点検出再構成が
行なわれたＳＶＣステーシヨン機能を持たない下流側の
ステーシヨンの受信タイマ１０２のタイムアツプ時間経
過を自身で確認した後、上流側ステーシヨンへ第３の制
御情報を同報通信する。この第３の制御情報は右折り返
し状態への切り換え制御情報であり、これを受信したス
テーシヨンはデータ送受信部１０１を第４図ｄに示す如
き右折り返えし状態へ切り換える。次いで、ＳＶＣステ
ーシヨンは前記第２の制御情報を上流側のステーシヨン
ヘ一つずつ順次送信して各々のステーシヨンからの応答
チエツクをする。従つて、ＳＶＣステーシヨンでは下流
側の故障点検出、再構成と同様に上流側のステーシヨン
に対しても故障点の検出を行なう事ができる。

即ち、応答チエツクの結果の無応答、異常応答のステー
シヨンを記憶すると共に一つ手前のステーシヨンに対し
て、データ送受信部１０１を右折り返えし状態に切り換
えるよう指令する。以上の動作により、故障ステーシヨ
ン上述の例ではステーシヨン１２５の一つ手前のステー
シヨン１２４及び１２６で各々データ伝送路Ｌｌ，Ｌ２
を用いて左折り返えし状態及び右折り返えし状態になつ
て、故障ステーシヨン１２５が切り離される。

また、ＳＶＣステーシヨン１２，では上述の動作により
、ステーシヨン１２５の異常を検出し、記憶することで
故障点を外部出力し、確認することができる。以上の説
明ではステーシヨン１２５の異常発生について説明した
が、同様にケーブルの断線によるデータ伝送システムの
異常検出回復も同様の方式で実現できる。

特にＳＶＣステーシヨン機能を有するステーシヨン間の
ケーブル断線の場合、本例ではステーシヨン１２１，１
２２間のケーブル断線の場合、先ずステーシヨン１２，
により下流側への回復が成されるが、ケーブル断線のた
め、データ送受信部１０１を第４図ｃに示す左折り返え
し状態に変え、ＳＶＣステーシヨン機能を持たないステ
ーシヨンの受信タイマ１０２のタイムアツプ時間分待機
する。一方、ステーシヨン１２２は下流側の回復処理を
行なうが、ステーシヨン１２，が左折り返えし状態とな
つているため、ステーシヨン１２４を含んだシステムの
再構成を完成させる。

次いで、上流側を処理する事でステーシヨン１２，とス
テーシヨン１２２との間のケーブル断線が発生している
事を検出する。この場合、バツクアツプ側ＳＶＣステー
シヨン１２２が実際のシステム再構成動作を行なうこと
になる。以上の動作から障害の発生したステーシヨンの
切り離し力粕動的にしかも迅速且つ確実に行なえ、従つ
て、伝送システムの効率的運用を著しく改善することが
できる。

このように、データの送受を行なう複数のデータ伝送ス
テーシヨン各相互を順に伝送路で環状に接続して成るデ
ータ伝送システムにおいて、前記伝送路を少なくとも主
及び予備の二系統とし、それぞれ伝送方向を逆とすると
共に各ステーシヨンにはデータの送信、受信を行なう各
別の回路を前記伝送路に対応してそれぞれ設け、前記送
信する回路及び受信する回路を前記予備側の伝送路対応
のものに、送信する回路を予備側の伝送路に対応するも
のに、また、受信する回路を予備側の伝送路に対応する
ものに切り換える機能及び主側の伝送路対応のものに復
帰させる機能を有する制御のための装置及び前記受信す
る回路の受信がある毎にクリアされ受信が無くなると動
作する各ステーシヨン毎に異なるタイムアツプ時間を設
定した受信タイマをそれぞれ設け、また、前記タイムア
ツプ時間の早い受信タイマを有するステーシヨンに前記
タイムアツプ時に故障検出回復処理を指令する機能を前
記制御のための装置に付加し、且つその故障検出回復処
理の際、受信は主側伝送路、送信は予備側伝送路に、ま
た送信は主側伝送路、受信は予備側伝送路に順次切り換
え制御させ、また、前記故障検出回復処理機能を持たな
い他のステーシヨンは該ステーシヨンの受信タイマのタ
イムアツプ時に送信及び受信を予備側伝送路に切り換え
られるよう該ステーシヨンの前記制御のための装置を作
動させると共に故障検出回復処理機能を持つ前記データ
伝送ステーシヨンのうち前記タイムアツプしたステーシ
ヨンは前記各ステーシヨンに順に故障検出のための信号
を送つてその応答を確認し、応答のあつたものに対して
はその送信及び受信を主側伝送路に戻すように制御する
ようにしたので、故障が発生すると主側及び予備側の伝
送路を用いて順次一つずつ故障検出を行ない故障のない
ステーシヨンは主側の伝送路に復帰させることにより故
障ステーシヨンの切り離しが自動的に成され、しかも迅
速且つ確実に行なえ、従つて伝送システムの効率的運用
と言う点で著しい改善が図れる他、故障ステーシヨンの
確認も容易に行なえる等、優れた特徴を有するデータ伝
送システムを提供することができる。

【図面の簡単な説明】

第１図は従来のデータ伝送システムの構成を説明するた
めの図、第２図は本発明によるデータ伝送システムの構
成を説明するための図、第３図はデータ伝送ステーシヨ
ンの構成を示すプロツク図、第４図Ａ，ｂ，ｃ，ｄはデ
ータ送受信部のデータ伝送路選択組み合わせの各形態を
それぞれ示す図である。１２，，１２２，・・・１２ｎ・・・・・・データ伝送
ステーシヨン、１０１・・・・・・データ送受信部、１
０２・・・・・・受信タイマ、１０３・・・・・・マイ
クロプロセツサ、１０４・・・・・・リードライトメモ
リ、１０５・・・・・・りードオンリメモリ、１０６・
・・・・・入出力コントローラ、２０１，２０２・・・
・・・受信回路、２０３，２０４・・・・・・送信回路
、２０５・・・・・・受信制御部、２０６・・・・・・
送信制御部、Ｌｌ，Ｌ２・・・・・・データ伝送路。

Claims

【特許請求の範囲】

１データの送受を行なう複数のデータ伝送ステーショ
ン各相互を順に伝送路で環状に接続し、これら隣接する
各データ伝送ステーションを介してデータの伝送を行よ
うデータ伝送システムにおいて、少なくとも前記伝送路
を主及び予備の二系統とし、それぞれ伝送方向を逆とす
ると共に前記各データ伝送ステーションにはデータの送
信、受信を行なう各別の回路を前記各伝送路に対応して
それぞれ設け、指令に応じ前記送信する回路及び受信す
る回路を前記予備側の伝送路対応のもの、送信する回路
を予備側の伝送路対応のもの、受信する回路を予備側の
伝送路対応のものに選択切り換える機能及び主側の伝送
路対応のものに復帰させる機能を有する制御のための装
置及び前記受信する回路の受信がある毎にクリアされ受
信が無くなると動作する各データ伝送ステーション毎に
異なるタイムアップ時間を設定した受信タイマをそれぞ
れ設け、更に前記複数のデータ伝送ステーションのうち
前記タイムアップ時間の早い受信タイマを有する少なく
とも１つ以上のデータ伝送ステーションには前記タイム
アップ時に故障検出回復処理を指令する機能を前記制御
のための装置に付加し、且つその故障検出回復処理の際
、他のデータ伝送ステーションに対しその位置に応じて
受信は主側の伝送路、送側は予備側の伝送路に、或いは
送信は主側の伝送路、受信は予備側の伝送路のいずれか
に切り換え制御させ、前記故障検出回復処理機能を持た
ない他のデータ伝送ステーションは該ステーションの受
信タイマのタイムアップ時に送信及び受信を予備側の伝
送路に切り換えられるよう該ステーションの前記制御の
ための装置を作動させる構成とすると共に前記故障検出
回復機能を有するデータ伝送ステーションの前記タイム
アップ時に該ステーションより前記故障検出回復処理の
指令を前記各データ伝送ステーションに送つてその応答
を確認し、応答のあつたものに対してはその送信及び受
信を主側伝送路に復帰させるようにすることを特徴とす
るデータ伝送システム。