JPS5914054A - 予備コンソ−ル切替制御方式 - Google Patents

予備コンソ−ル切替制御方式

Info

Publication number
JPS5914054A
JPS5914054A JP57122659A JP12265982A JPS5914054A JP S5914054 A JPS5914054 A JP S5914054A JP 57122659 A JP57122659 A JP 57122659A JP 12265982 A JP12265982 A JP 12265982A JP S5914054 A JPS5914054 A JP S5914054A
Authority
JP
Japan
Prior art keywords
service processing
processing device
spare
processor
backup
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP57122659A
Other languages
English (en)
Other versions
JPS6229822B2 (ja
Inventor
Akira Takase
高瀬 明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP57122659A priority Critical patent/JPS5914054A/ja
Publication of JPS5914054A publication Critical patent/JPS5914054A/ja
Publication of JPS6229822B2 publication Critical patent/JPS6229822B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16Error detection or correction of the data by redundancy in hardware
    • G06F11/20Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Hardware Redundancy (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (〜 発明の技術分野 本発明は現用と予備のサービス処理装置を有するデータ
処理システムに於いて、現用のサービス処理装置が故障
した際に、予備のサービス処理装置に切替える予備コン
ソール切替方式に関するものである。
CB)  発明の背景 サービス処理装置の故障はデータ処理システム全体のダ
ウンにつながるため、そのような場合、速やかに復旧す
る必要がある。このために予備のサービス処理装置(S
VP)を設けておき、現用サービス処理装置が故障した
場合ただちに予備のサービス処理装置に切替えるように
すればシステムダウンを防止できる。
(Q 従来技術と問題点 一般に、現用から予備のサービス処理装置に切替える為
には、サービス処理装置と本体装置を結なく、さらに本
体装置の状態を予備のサービス処理装−に反映させて、
論理的な整合をとることが不可欠である。
すなわち、サービス処理装置は本体装置とは独立したプ
ロセッサーであり、独自のシステム情報を内部に持って
、これに基すいて動作するものである。これらのシステ
ム情報は、システムパワーオン時ザービス処理装置が保
有している、一本体装置ns成に応じた初期値が、本体
装置にロードされ、さらにデータ処理システムの運用中
にこれらの値が変わる時には、サービス処理装置の値も
それに応じて変えられ常に両者は一致している。すなわ
ち、論理的に整合した状態にあるわけでおる。ところが
、予備のサービス処理装置では初期([は現用のサービ
ス処理装置tと同じ値を与える事ができても運用中に変
化された値tま更新できない◎従って現用、予備の切替
え時にこの更新を行なう必要がある@このために、本体
装f側でもこの値を記憶しておき、サービス処理装置が
読み出せるように構成する必要がおり、ま之、サービス
処理装置ではデータバスが物理的に接?Jrされたあと
、本体装置の前記のシステム情報、各種状態情報を読み
処理装置を有するデータ処理システムにおいて、現用の
サービス処理装置が故障した場合に、予備のサービス処
理装置にす速く切替えることのできる予備コンソール切
替制御方式を提供することにある。
(6)発明の構成 本発明は上記の目的を達成するために、少なくとも現用
と予備2台のサービス処理装置を有するデータ処理シス
テムであって、該サービスプロセッサーが本体装置との
論理的整合をとるために記憶する情報のうち、データ処
理システム運用中に変化し得る情報は前記本体装置にそ
の情報を記憶させておき、現用サービス処理装置により
常に更新しておき、本体装置と各サービス処理装置間の
3− データバスを現用サービス処理装置から予備サービス処
理装置に切替えるとともに、予備サービス処理111t
fオンラインモードとし、予備サービス処理装置Vi該
オンラインモード信号をトリガーとしてプログラムを起
動し、本体装置に現用のサービス処理装置が記憶させた
前記の情報を読み込むことによって、本体装置と予備サ
ービス処理装置を論理整合し、サービス処理装置を現用
から予備に切替えることを特徴としている。
以下図面に従って本発明の詳細な説明する。
(財)発明の実施例 図は本発明の一実施例を示す図であり、図中、5vpi
は現用サービス処理装置、5VP2は予備サービス処理
装置、1は現用サービス処理装置の切替機構、2は予備
サービス処理装置の切替機構、3は同期微分回路、4は
それぞれ現用、予備サービス処理装置と本体装置を結ぶ
データバス、5.5 けそれぞれ現用、予備サービス処
理装置とデータバスを結ぶドライバ、レシーバ回路であ
る〇 4− 図に示すように、現用サービス処理装置5VPIのオン
ライン/オフラインを切替える切替機構1はスイッチ又
はエラー信号等で制御される回路として構成される。現
用サービス処理装置SVP 1がオンラインモードにあ
る時、現用機のこの切替機構の出力がドライバ、レシー
バ回路に入力され、現用サービス処理装置5vpiのデ
ータバスは有効となり、又インヒビット信号IHが予備
サービス処理装置5VP2に加えられ予備機のオンライ
ン を化を抑止する。
予備ノサービス処理装置のオンライン/オフライン切替
機構2は切替機構1と同様スイッチ又はエラー信号等で
制御される回路で構成されるが、サービス処理装置5V
P2をオンラインに設定しても現用サービス処理装置5
VPIがオンラインであれば上述の通り抑止されるが、
現用サービス処理装置5VPIがオフラインに切替えら
れると予備機が自動的にオンラインになる様構成されて
いる。また、切替機構2がオンラインに設定されZ、L
 シ小山十ユ+l豐エ ノ 中  −−1−一一 −−
され、予備サービス処理装置5VP2のデータバス4が
有効になる。
予備サービス処理装置5VP2の同期微分回路3は切替
機構20オンライン信号の立上りをとらえて、割込み信
号INTを生成する。この割込み信号INTは図示せざ
るプログラム処理部に本体装置から状態情報を取込むプ
ログラムを起動する。
このプログラム処理により、予備のサービス処理装置と
本体装置を結ぶデータバス4を介して本体装置から状態
情報が取込まれて、本体装置と予備サービス処理装置S
VPの論理的な整合がとられることになる〇 (G)  発明の詳細 な説明したように本発明によれば、現用と予備のサービ
ス処理装置を有するデータ処理システムにおいて、現用
のサービス処理装置が故障した場合に予備のサービス処
理装置にす速く切替えることができるものであり、シス
テムの信頼性向上に極めて有効である。
【図面の簡単な説明】
図は本発明の一実施例を示す図であり、図中、5Vpi
は現用サービス処理装置、5VP2は予備サービス処理
装置、1は現用サービス処理装置の切替機構、2は予備
サービス処理装置の切替機構、3は同期微分回路、4は
それぞれ現用、予備サービス処理装置と本体装置を結ぶ
データバス、5.5 はそれぞれ現用、予備サービス処
理装置とデータバスを結ぶドライバ、レジ−・バ回路で
ある。

Claims (1)

    【特許請求の範囲】
  1. 少なくとも現用と予備2台のサービス処理装置を有する
    データ処理システムであって、該サービスプロセッサー
    が本体装置との論理的整合をとるために記憶する情報の
    うち、データ処理システム運用中に変化し得る情報は前
    記本体装置にその情報を記憶させておき、現用サービス
    処理装置により常に更新しておき、本体装置と各サービ
    ス処理装置間のデータバスを現用サービス処理装置から
    予備サービス処理装置に切替えるとともに、予備サービ
    ス処理装置をオンラインモードとし、予備サービス処理
    装置iH1オンラインモード信号をトリガーとしてプロ
    グラムを起動し、本体装置に現用のサービス処理装置が
    記憶させた前記の情報を読み込むことによって、本体装
    置と予備サービス処理装置を論理整合し、サービス処理
    装置を現用−ル切替制御方式。
JP57122659A 1982-07-14 1982-07-14 予備コンソ−ル切替制御方式 Granted JPS5914054A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57122659A JPS5914054A (ja) 1982-07-14 1982-07-14 予備コンソ−ル切替制御方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57122659A JPS5914054A (ja) 1982-07-14 1982-07-14 予備コンソ−ル切替制御方式

Publications (2)

Publication Number Publication Date
JPS5914054A true JPS5914054A (ja) 1984-01-24
JPS6229822B2 JPS6229822B2 (ja) 1987-06-29

Family

ID=14841448

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57122659A Granted JPS5914054A (ja) 1982-07-14 1982-07-14 予備コンソ−ル切替制御方式

Country Status (1)

Country Link
JP (1) JPS5914054A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6416394A (en) * 1987-07-07 1989-01-19 Shinko Electric Co Ltd Method of limiting operation of industrial robot
US5504880A (en) * 1989-04-07 1996-04-02 Hitachi, Ltd. Method and apparatus for monitoring communication between a computer and plural console devices including one main console device and plural sub-consoles
US8732500B2 (en) 2010-08-20 2014-05-20 Fujitsu Limited Information processing system, management apparatus, and management method of executing a processing sequence including a plurality of processing steps

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6416394A (en) * 1987-07-07 1989-01-19 Shinko Electric Co Ltd Method of limiting operation of industrial robot
US5504880A (en) * 1989-04-07 1996-04-02 Hitachi, Ltd. Method and apparatus for monitoring communication between a computer and plural console devices including one main console device and plural sub-consoles
US8732500B2 (en) 2010-08-20 2014-05-20 Fujitsu Limited Information processing system, management apparatus, and management method of executing a processing sequence including a plurality of processing steps

Also Published As

Publication number Publication date
JPS6229822B2 (ja) 1987-06-29

Similar Documents

Publication Publication Date Title
JPS59106056A (ja) フエイルセイフ式デ−タ処理システム
JPS5914054A (ja) 予備コンソ−ル切替制御方式
JPH09162782A (ja) ユニット切替装置
JPS5860359A (ja) 複合計算機システム
JPH0517743U (ja) 二重化計算機システム
JPH0318963Y2 (ja)
JPS6212537B2 (ja)
JPH0831050B2 (ja) 系切替方式
JPS628832B2 (ja)
KR100216354B1 (ko) 통신시스템의 셀프 이중화 구현방법 및 시스템
JPS6113627B2 (ja)
JPH0827761B2 (ja) 二重化メモリの両系同時書込方法
JPS5935242A (ja) 切替制御方式
JPH1139103A (ja) 磁気テープ処理装置およびその処理方法
JPH0298747A (ja) 多重制御装置
JPS61150041A (ja) 二重化情報処理システム
JPH0414374B2 (ja)
JPH04263333A (ja) メモリ二重化方式
JPH0222718A (ja) 電源システム
JPH0281203A (ja) ロボット制御システム
JPH1063385A (ja) バスエクステンダ
JPS61245262A (ja) 半導体記憶装置
JPS6349866A (ja) バス切替制御方式
JPH01259654A (ja) 回線自動交換機におけるn対1モジュールバックアップ方式
JPH03220935A (ja) 二重化切替制御方式