JPS59132663A - トランジスタ - Google Patents
トランジスタInfo
- Publication number
- JPS59132663A JPS59132663A JP828283A JP828283A JPS59132663A JP S59132663 A JPS59132663 A JP S59132663A JP 828283 A JP828283 A JP 828283A JP 828283 A JP828283 A JP 828283A JP S59132663 A JPS59132663 A JP S59132663A
- Authority
- JP
- Japan
- Prior art keywords
- contact
- base
- emitter
- transistor
- distance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 4
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 4
- 229910001020 Au alloy Inorganic materials 0.000 claims description 2
- 239000010703 silicon Substances 0.000 claims description 2
- 239000000463 material Substances 0.000 claims 2
- 229910000676 Si alloy Inorganic materials 0.000 claims 1
- 230000003247 decreasing effect Effects 0.000 abstract 1
- ZXEYZECDXFPJRJ-UHFFFAOYSA-N $l^{3}-silane;platinum Chemical compound [SiH3].[Pt] ZXEYZECDXFPJRJ-UHFFFAOYSA-N 0.000 description 5
- 229910021339 platinum silicide Inorganic materials 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000007123 defense Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 230000002265 prevention Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000004880 explosion Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
- Bipolar Transistors (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の概要〕
この発明は、バイポーラ・トランジスタ又は、バイポー
ラ巣拍回路中のトランジスタの屯（他取り出し用コンタ
クトの構造を改良することにより。
ラ巣拍回路中のトランジスタの屯（他取り出し用コンタ
クトの構造を改良することにより。
トランジスタの画、叱動作・性＃を向上せんとするもの
である。
である。
従来のバイポーラ集槓回路中のトランジスタの構造とし
て第１図に示す断面構造を有するものが通常便用されて
いる。図において、（１）は半導体基板、（２）は埋込
コレクタ、（３）はフィールド下の反転防止＄１． （
４）はエピタキシャル囮、（５）はフィールド醒化膜、
（６）はコレクターウオール、（７）はベース領域。
て第１図に示す断面構造を有するものが通常便用されて
いる。図において、（１）は半導体基板、（２）は埋込
コレクタ、（３）はフィールド下の反転防止＄１． （
４）はエピタキシャル囮、（５）はフィールド醒化膜、
（６）はコレクターウオール、（７）はベース領域。
（８）はエミッタ領域、（９）は白金シリサイド、（ｌ
は電＄ＪＡ配Ｈ’＝ テ、α３）はベース・コンタクト
、（Ｅ）はエミッタ・コンタクト、（Ｃ）はコレクタ・
コンタクトを示している。
は電＄ＪＡ配Ｈ’＝ テ、α３）はベース・コンタクト
、（Ｅ）はエミッタ・コンタクト、（Ｃ）はコレクタ・
コンタクトを示している。
第１図に示した従来のバイポーラ・トランジスタでは、
エミッタ直下の（１１）の領域が、活性トランジスタ領
域であり、ベース、エミッタ、コレクタの各電極数り出
し口までは、この活性トランジスタ領域から、付随的な
抵抗を通じて電流が流れる。
エミッタ直下の（１１）の領域が、活性トランジスタ領
域であり、ベース、エミッタ、コレクタの各電極数り出
し口までは、この活性トランジスタ領域から、付随的な
抵抗を通じて電流が流れる。
これらの抵抗のうち、エミッタ抵抗は、エミッタ領域（
８）の不純物？ｌｊ１度は十分品くまた、エミッタ・コ
ンタクト（Ｅ）がすぐ近くにあるため、プ…常数Ω〜１
０Ωのかなり小さな値である。またコレクタ抵抗は、高
＃度の埋込みコレクタ（２）、及びコレクタ・ウオール
（６）を通じて電流が流れるため、十分少さな値にする
ことが可能で、微細なトランジスタでも１０００以下、
また、大きなコレクタ重圧が流れる出力トランジスタで
は、通常１０Ωｌｕ ＩＶにしである。一方、ベース抵
抗ｒｂｂ’は、不純物濃度か低く、また沖いベース領域
（７）を流れるため、非常に大きなイ的となり、機料）
なトランジスタでは、数１００Ω〜数ｋＧ、また、複数
の電極取り出し口をもツ出力）−ランジスタでも数１０
〜数１００Ωの抵抗トなる。
８）の不純物？ｌｊ１度は十分品くまた、エミッタ・コ
ンタクト（Ｅ）がすぐ近くにあるため、プ…常数Ω〜１
０Ωのかなり小さな値である。またコレクタ抵抗は、高
＃度の埋込みコレクタ（２）、及びコレクタ・ウオール
（６）を通じて電流が流れるため、十分少さな値にする
ことが可能で、微細なトランジスタでも１０００以下、
また、大きなコレクタ重圧が流れる出力トランジスタで
は、通常１０Ωｌｕ ＩＶにしである。一方、ベース抵
抗ｒｂｂ’は、不純物濃度か低く、また沖いベース領域
（７）を流れるため、非常に大きなイ的となり、機料）
なトランジスタでは、数１００Ω〜数ｋＧ、また、複数
の電極取り出し口をもツ出力）−ランジスタでも数１０
〜数１００Ωの抵抗トなる。
コノベース抵抗ｒｂｂ’は、パターンｌＩ！ＩＩＩｆ？
ｊ的には、ベース・コンタクト（Ｂ）とエミッタ・コン
タクト（１”、）間の距Ｆ４＋ｆｆｉ Ｌに比例する。
ｊ的には、ベース・コンタクト（Ｂ）とエミッタ・コン
タクト（１”、）間の距Ｆ４＋ｆｆｉ Ｌに比例する。
第１図に７Ｔ’： ｌ／た従来のトランジスタでは、Ｌ
は、電極配線００の最小間隔Ｓとコンタクト・ホールと
電極のオーバーラツプｍの２倍の和で決疋さねるので、
現在の生産技術水準ではＬ中５μｍ程度が最小と考えら
ねる。ベース抵抗ｒｂ ｂ’は、等価回路的には、第２
１７１のように書くことができる。この抵抗値が大きい
と、 ４９１１えば第８図に示したように、 Ｆ、ＣＬ
（Ｅｍｉｔｔｅｒ ＣｏｕｐｌｅｄＬｏｇｉｃ ）ゲ
ート回路を構成したときの伝帳遅延時間ｔｐｄが、ゲー
ト電流ＩＧに比例して低下しなくなり、ある点で飽和し
てしまって、素子の尚速動作にとって、致命的な悪影響
を及ぼしていた。
は、電極配線００の最小間隔Ｓとコンタクト・ホールと
電極のオーバーラツプｍの２倍の和で決疋さねるので、
現在の生産技術水準ではＬ中５μｍ程度が最小と考えら
ねる。ベース抵抗ｒｂ ｂ’は、等価回路的には、第２
１７１のように書くことができる。この抵抗値が大きい
と、 ４９１１えば第８図に示したように、 Ｆ、ＣＬ
（Ｅｍｉｔｔｅｒ ＣｏｕｐｌｅｄＬｏｇｉｃ ）ゲ
ート回路を構成したときの伝帳遅延時間ｔｐｄが、ゲー
ト電流ＩＧに比例して低下しなくなり、ある点で飽和し
てしまって、素子の尚速動作にとって、致命的な悪影響
を及ぼしていた。
この発明は、上記のような従来のものの欠点を除去する
ためになされたもので、電極配線の最小間隔に左右され
ずに、ベース・コンタクトとエミッタコンタクト間の即
１１１［を小さくすることにより。
ためになされたもので、電極配線の最小間隔に左右され
ずに、ベース・コンタクトとエミッタコンタクト間の即
１１１［を小さくすることにより。
ベース抵抗ｒｂｂ’を小さくして、トランジスタの高速
ＩＩＩ＃作性能全性能せＡ７とするものである。
ＩＩＩ＃作性能全性能せＡ７とするものである。
以下、この発明の一実施例を図について説明する。
第４図において、第１図と同一の符号で示されたものは
、第１図に示した従来のものと同様である。まず、ベー
ス領域（７）の′に数工程が終了したあと、ベース・コ
ンタクト（Ｂ）、エミッタ・コンタク） （Ｅ） 、コ
レクタ・コンタクト（Ｃ）を同一マスクを用イテ、バタ
ーニングするが、その際ベース・コンタクトとエミッタ
・コンタクトの間隔りは写真製版技術で決まる恨小寸法
まで小さくしておく。つぎに、開口されたベースコンタ
クトを、ホト・レジストでカバーして、イオン注入によ
り、エミッタ領域（８）とコレクタ・コンタクト領域（
伯を形成する。各コンタクト・ホールには１例えば白金
シヂサイド等の金１ｍとシリコンの合金Ｉｌｌ （９）
を自己整合的に形成する。例えば、アルミニウムによる
電極配ａ ＯＱのパターンＩト成、に際しては、ベース
・コンタクト（Ｂ）では、エミッタと対向する部分０１
）は、電極配線で情れずにエミッタ・コンタクト（Ｅ）
から遠い部分（１カで白金シリサイド（Ｑ）とコンタク
トするように形成する。以上の、Ｌうにして、エミッタ
・コンタクト（［）とベース・コンダクトΦ）間の距１
１１ｆ Ｌは、電極ｅ妃稗の最小間隔Ｓに左右さねずに
写真製版技術で決まる最小寸法まで小さくすることかで
きる。
、第１図に示した従来のものと同様である。まず、ベー
ス領域（７）の′に数工程が終了したあと、ベース・コ
ンタクト（Ｂ）、エミッタ・コンタク） （Ｅ） 、コ
レクタ・コンタクト（Ｃ）を同一マスクを用イテ、バタ
ーニングするが、その際ベース・コンタクトとエミッタ
・コンタクトの間隔りは写真製版技術で決まる恨小寸法
まで小さくしておく。つぎに、開口されたベースコンタ
クトを、ホト・レジストでカバーして、イオン注入によ
り、エミッタ領域（８）とコレクタ・コンタクト領域（
伯を形成する。各コンタクト・ホールには１例えば白金
シヂサイド等の金１ｍとシリコンの合金Ｉｌｌ （９）
を自己整合的に形成する。例えば、アルミニウムによる
電極配ａ ＯＱのパターンＩト成、に際しては、ベース
・コンタクト（Ｂ）では、エミッタと対向する部分０１
）は、電極配線で情れずにエミッタ・コンタクト（Ｅ）
から遠い部分（１カで白金シリサイド（Ｑ）とコンタク
トするように形成する。以上の、Ｌうにして、エミッタ
・コンタクト（［）とベース・コンダクトΦ）間の距１
１１ｆ Ｌは、電極ｅ妃稗の最小間隔Ｓに左右さねずに
写真製版技術で決まる最小寸法まで小さくすることかで
きる。
ベース電極配線から、ベース・コンタクトの露出してい
る部分０ηは、抵抗値の小さい白金シリサイド（９）で
つながっているので、ベース抵抗ｒｂｂ’は（８）と（
６）間の距離りに比例する。
る部分０ηは、抵抗値の小さい白金シリサイド（９）で
つながっているので、ベース抵抗ｒｂｂ’は（８）と（
６）間の距離りに比例する。
ベース・コンタクト（Ｂ）とエミッタ・コンタクト（ト
）は、同一マスクを用いて開口しているので、それらの
間隔りは、現在の生産技術では、２μｍ以下にまでｇ＜
小す、ることかでき、従来のトランジスタの６μｍに比
して、４０係程度にすることが可能である。従って、ベ
ース・コンタクトとエミッタ・コンタクト間の距［Ｌに
比例するベース抵抗ｒｂｂ’は、従来のものに比べて、
約４０多程度に小さくなり、素子の品速動作性能が飛躍
的に向上する。第８図に示したＥＣＬ回路の伝帳遅延時
間ｔｐｄは、ゲート電流を大きくするにつれて小さくな
り、従来のように、イψ用ケート電流領域で飽和すると
いうことがなく、高電流領域でのｔｐｄは２倍以上高速
化することができた。
）は、同一マスクを用いて開口しているので、それらの
間隔りは、現在の生産技術では、２μｍ以下にまでｇ＜
小す、ることかでき、従来のトランジスタの６μｍに比
して、４０係程度にすることが可能である。従って、ベ
ース・コンタクトとエミッタ・コンタクト間の距［Ｌに
比例するベース抵抗ｒｂｂ’は、従来のものに比べて、
約４０多程度に小さくなり、素子の品速動作性能が飛躍
的に向上する。第８図に示したＥＣＬ回路の伝帳遅延時
間ｔｐｄは、ゲート電流を大きくするにつれて小さくな
り、従来のように、イψ用ケート電流領域で飽和すると
いうことがなく、高電流領域でのｔｐｄは２倍以上高速
化することができた。
なお、上記実施例では、ベース・コンタクトのｍ Ｉｉ
Ｍ Ｉｖり出し口が１つのトランジスタを例ニとり説明
したが、被数のベースパコンタクトの電極取り出し口を
有するトランジスタにも応用しうろことはいうまでもな
い。またバイポーラ東槓回路中のトランジスタを例にと
り説明したか、単体のバイポーラトランジスタでも同様
のクツ）果を奏する。
Ｍ Ｉｖり出し口が１つのトランジスタを例ニとり説明
したが、被数のベースパコンタクトの電極取り出し口を
有するトランジスタにも応用しうろことはいうまでもな
い。またバイポーラ東槓回路中のトランジスタを例にと
り説明したか、単体のバイポーラトランジスタでも同様
のクツ）果を奏する。
以上のように、この弁明に、Ｌれば、ベース・コンタク
トに日子シリサイドを形成し、かつエミッタに対向する
部分は電離配線で世れなくすることにより、電植配線の
が小１ｂｌ隔に左右されずに、へ−ス・コンタクトとエ
ミッタ・コンタクトの間隔を小さくすることにより、ベ
ース抵抗を飛躍的に少さくシ、刺Ｊ盲方法を大幅に嚢中
するこ、となく。
トに日子シリサイドを形成し、かつエミッタに対向する
部分は電離配線で世れなくすることにより、電植配線の
が小１ｂｌ隔に左右されずに、へ−ス・コンタクトとエ
ミッタ・コンタクトの間隔を小さくすることにより、ベ
ース抵抗を飛躍的に少さくシ、刺Ｊ盲方法を大幅に嚢中
するこ、となく。
トランジスタ素子の高速性能を向上させることができる
。
。
第１は１は、（ｊＦ米のトランジスタ（Ｉη造をボす白
面模式図、第２図は、イｉ［＋米のトランジスタの可・
価回路図、第８図はト； ＣＬ回路の伝軽遅延時四とケ
ート電流の関係を、従来のものと不発１１月のものとで
比軟して示１）た待Ｐ［図、第４図は、本弁明の一★、
施。 例によるトランジスタ構造をホすＩ、ｆ面］ψ式図であ
る。 （υ・・・半導体基板、（２）・・・埋込コレクタ、（
３戸・・フィールド下の反転防止Ｊｔ１ 、 （４）・
・・エピタキシャル１〜。 （５）・・・フィールド酸化膜、（６）・・・コレクタ
ウオール、（７）・・・ベース、（８）・・・エミッタ
、（９）・・・白金シリサイド、Ｏす・・・電極配線、
０１）・・・活性トランジスタ頭載、（Ｂ）・・・ベー
ス・コンタクト、（Ｅ）・・・エミッタ・コンタクト。 Ｃ）・・・コレクタ・コンタクト なお１図中、同一符号は同−又は相当部分をボす。 代理人 葛 野 信 − 第１図 ／′ 第２図 第３図 第４図 特許庁長官殿 １．事件の表示 す、１°願昭５８−８２８２号２
、発明の名称 トランジスタ ３、補正をする者 事件との関係 特許出願人 住 所 東京都千代１］１区丸の内爪丁目２番３
け名 称 （６０１）二菱電機株式会社代表者片１１
１仁八部 ５、補正の対象 明細書の発明の詳細な説明の欄 ６、補正の内容 （０明細書をつぎのとおり訂正する。 （２〕
面模式図、第２図は、イｉ［＋米のトランジスタの可・
価回路図、第８図はト； ＣＬ回路の伝軽遅延時四とケ
ート電流の関係を、従来のものと不発１１月のものとで
比軟して示１）た待Ｐ［図、第４図は、本弁明の一★、
施。 例によるトランジスタ構造をホすＩ、ｆ面］ψ式図であ
る。 （υ・・・半導体基板、（２）・・・埋込コレクタ、（
３戸・・フィールド下の反転防止Ｊｔ１ 、 （４）・
・・エピタキシャル１〜。 （５）・・・フィールド酸化膜、（６）・・・コレクタ
ウオール、（７）・・・ベース、（８）・・・エミッタ
、（９）・・・白金シリサイド、Ｏす・・・電極配線、
０１）・・・活性トランジスタ頭載、（Ｂ）・・・ベー
ス・コンタクト、（Ｅ）・・・エミッタ・コンタクト。 Ｃ）・・・コレクタ・コンタクト なお１図中、同一符号は同−又は相当部分をボす。 代理人 葛 野 信 − 第１図 ／′ 第２図 第３図 第４図 特許庁長官殿 １．事件の表示 す、１°願昭５８−８２８２号２
、発明の名称 トランジスタ ３、補正をする者 事件との関係 特許出願人 住 所 東京都千代１］１区丸の内爪丁目２番３
け名 称 （６０１）二菱電機株式会社代表者片１１
１仁八部 ５、補正の対象 明細書の発明の詳細な説明の欄 ６、補正の内容 （０明細書をつぎのとおり訂正する。 （２〕
Claims (1)
- ベース、エミッタ、′：Ｊレクターの各電極数り出し用
コンタクトホールに、金−とシリコンの合金からなるシ
リサイド層が形ｈＶ１されていることともに、ベース・
コンタクトは、エミッタ・コンタクトと対向する部分で
、電極配線材でＶれすに、エミッタ・コンタクトから遠
い部分でのみ、電極配線材とコンタクトが＋１ｙられて
いることを特徴とするトランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP828283A JPS59132663A (ja) | 1983-01-19 | 1983-01-19 | トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP828283A JPS59132663A (ja) | 1983-01-19 | 1983-01-19 | トランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59132663A true JPS59132663A (ja) | 1984-07-30 |
Family
ID=11688821
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP828283A Pending JPS59132663A (ja) | 1983-01-19 | 1983-01-19 | トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59132663A (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5735370A (en) * | 1980-08-12 | 1982-02-25 | Nec Corp | Semiconductor device |
| JPS57155772A (en) * | 1981-03-20 | 1982-09-25 | Mitsubishi Electric Corp | Manufacture of semiconductor device |
| JPS59106150A (ja) * | 1982-12-02 | 1984-06-19 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | 集積回路及びその製造方法 |
-
1983
- 1983-01-19 JP JP828283A patent/JPS59132663A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5735370A (en) * | 1980-08-12 | 1982-02-25 | Nec Corp | Semiconductor device |
| JPS57155772A (en) * | 1981-03-20 | 1982-09-25 | Mitsubishi Electric Corp | Manufacture of semiconductor device |
| JPS59106150A (ja) * | 1982-12-02 | 1984-06-19 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | 集積回路及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS57143858A (en) | Semiconductor integrated circuit | |
| JPS59132663A (ja) | トランジスタ | |
| US3590342A (en) | Mos integrated circuit with regions of ground potential interconnected through the semiconductor substrate | |
| JP2504498B2 (ja) | 半導体装置 | |
| JPS56100441A (en) | Semiconductor ic device with protection element and manufacture thereof | |
| JPS58222574A (ja) | 半導体装置およびその製造方法 | |
| JPS6292360A (ja) | 相補型半導体装置 | |
| JPS57132352A (en) | Complementary type metal oxide semiconductor integrated circuit device | |
| JPS5880859A (ja) | 半導体装置 | |
| JPS59139664A (ja) | 半導体集積回路装置 | |
| JPS55125645A (en) | Production of semiconductor device | |
| JPS59194462A (ja) | 半導体装置 | |
| JPS55125646A (en) | Semiconductor device | |
| JPS593866B2 (ja) | ハンドウタイソウチノセイゾウホウホウ | |
| JPS58134475A (ja) | 半導体集積回路 | |
| JPS59181669A (ja) | Ｍｏｓ型半導体装置 | |
| JPS58161371A (ja) | 半導体集積回路 | |
| JPS5826178B2 (ja) | 半導体装置 | |
| JPH0276254A (ja) | 半導体集積回路装置 | |
| JPS54109794A (en) | Manufacture of semiconductor device | |
| JPH0377343A (ja) | 半導体装置 | |
| JPS5646558A (en) | Semiconductor device | |
| JPH0422173A (ja) | フォトトライアック | |
| JPH04130658A (ja) | 半導体装置用多結晶シリコン抵抗 | |
| JPS5810851A (ja) | 集積回路 |