JPS5880859A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS5880859A JPS5880859A JP56179990A JP17999081A JPS5880859A JP S5880859 A JPS5880859 A JP S5880859A JP 56179990 A JP56179990 A JP 56179990A JP 17999081 A JP17999081 A JP 17999081A JP S5880859 A JPS5880859 A JP S5880859A
- Authority
- JP
- Japan
- Prior art keywords
- film
- semiconductor device
- impurity
- resistance
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/20—Resistors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、半導体装置に関する。
近年、スタティックＲＡＭと称せられる半導体装置は、
負荷トランジスタの代わりに多結晶シリコンからなる高
抵抗体を使用している。このような半導体装置は、例え
ば第１図に示すような構造を有している。図中１は、所
定の導電型を有する半導体基板である。半導体基板１上
には絶縁膜２が形成されている。絶縁膜２上の所定領域
には、多結晶シリコンからな′る低抵抗電極３ｍ ＋
３ｂが形成されている。低抵抗電極Ｊａ ＋ ３ｂ及び
絶縁膜２上には、酸化膜４が形成されている０酸化膜４
上には、コンタクトホール４ａ 、４ｂを介して各々の
低抵抗電極Ｊａ。
負荷トランジスタの代わりに多結晶シリコンからなる高
抵抗体を使用している。このような半導体装置は、例え
ば第１図に示すような構造を有している。図中１は、所
定の導電型を有する半導体基板である。半導体基板１上
には絶縁膜２が形成されている。絶縁膜２上の所定領域
には、多結晶シリコンからな′る低抵抗電極３ｍ ＋
３ｂが形成されている。低抵抗電極Ｊａ ＋ ３ｂ及び
絶縁膜２上には、酸化膜４が形成されている０酸化膜４
上には、コンタクトホール４ａ 、４ｂを介して各々の
低抵抗電極Ｊａ。
３ｂに接続する高抵抗体５が形成されている。
酸化膜４及び高抵抗体５上には保護膜６が形成されてい
る。
る。
而して、このように構成された半導体装置１７では、通
常、低抵抗電極Ｊｍ ＋ ３ｂにはリンなどの不純物が
高濃度に注入されておシ、高抵抗体５には、不純物は低
濃度で注入されている。
常、低抵抗電極Ｊｍ ＋ ３ｂにはリンなどの不純物が
高濃度に注入されておシ、高抵抗体５には、不純物は低
濃度で注入されている。
このため、製造工程中に含まれる１０００℃、１時間程
度の熱処理を経ると高濃度に不純物が注入された低抵抗
電極Ｊａ、Ｊｂ（シート抵抗が２０〜３０Ω／。）から
高抵抗体５へと不純物が３〜４ｓｍ＠度の拡散長で拡散
する。その結果、所定の抵抗値を有する高抵抗体５を所
定長Ｌ′形成しようとすると、低抵抗電極Ｊａ 、 Ｊ
ｂからの不純物の拡散による抵抗値の減少を考慮してそ
の分だけ長くした長さしに設定しなければならない。こ
のため素子の微細化が達成されす、集積度を高めること
ができない欠点があった。因に、第１図に示す従来の半
導体装置ｒ１ケーー中 では、低抵抗電極３ｍ 、ｊｂ間に設計上７岸畷の抵抗
長の高抵抗体５を形成しようとすると、実際には為抵抗
体５の長さが１０μ講以下になると第２図に示す如く、
抵抗値は急激に減少して事実上鳥抵抗体５としての機能
を果さなくなることが確認されている。
度の熱処理を経ると高濃度に不純物が注入された低抵抗
電極Ｊａ、Ｊｂ（シート抵抗が２０〜３０Ω／。）から
高抵抗体５へと不純物が３〜４ｓｍ＠度の拡散長で拡散
する。その結果、所定の抵抗値を有する高抵抗体５を所
定長Ｌ′形成しようとすると、低抵抗電極Ｊａ 、 Ｊ
ｂからの不純物の拡散による抵抗値の減少を考慮してそ
の分だけ長くした長さしに設定しなければならない。こ
のため素子の微細化が達成されす、集積度を高めること
ができない欠点があった。因に、第１図に示す従来の半
導体装置ｒ１ケーー中 では、低抵抗電極３ｍ 、ｊｂ間に設計上７岸畷の抵抗
長の高抵抗体５を形成しようとすると、実際には為抵抗
体５の長さが１０μ講以下になると第２図に示す如く、
抵抗値は急激に減少して事実上鳥抵抗体５としての機能
を果さなくなることが確認されている。
本発明は、かかる点に鑑みてなされたもので、所定の抵
抗値を有する高抵抗体を極めて高い形状積度で所定長形
成せしめて集積度の向上を図った半導体装置を提供する
ものである。
抗値を有する高抵抗体を極めて高い形状積度で所定長形
成せしめて集積度の向上を図った半導体装置を提供する
ものである。
以下、本発明の実施例について説明する。
８ｇ３図は、本発明の一実施例の断面図である。
図中１０は、所定の導電形を有する半導体基板である。
半４体基板１０上には、絶縁膜１１が形成されている。
絶縁膜１１上には、多結晶シリコンからなる低抵抗領域
１２が形成されている。
１２が形成されている。
低抵抗領域１２Ｆｉ、リンなどの不純物が高濃度に注入
されており２０〜３０Ω４のシート抵抗とρａ ） ＆
Ｃ設定されている。低姐抗ｍ緘ノ２及び絶縁膜１１の表
面には酸化膜Ｊ３が形成されている。酸化膜１３には、
低抵枳領域１２に通じるコンタクトホール１３ａが形成
されている。
されており２０〜３０Ω４のシート抵抗とρａ ） ＆
Ｃ設定されている。低姐抗ｍ緘ノ２及び絶縁膜１１の表
面には酸化膜Ｊ３が形成されている。酸化膜１３には、
低抵枳領域１２に通じるコンタクトホール１３ａが形成
されている。
酸化膜１３上には、１端部をコンタクトホール１３ａに
よって露出された低抵抗領域１２上に不純物拡散−一、
、を介して接続された多結晶シリコンからなる高抵抗
体１５が形成されている。高抵抗体１５には、低抵扮餉
域１２よりも低い不純物濃度で不純物が注入場れている
。高抵抗体１５及び酸化膜１３の衣山口（は、保膜膜１
６が形成されている。ここで、不純物拡散防止Ｍ！１４
としては、製造工程中の熱部ＪＩＫよって低抵抗領域１
２中の不純物が高抵抗体１５中に拡散するのを防止せし
める作用を有するものであれば良く、モリブデンシリサ
イド（ＭｏＳ１１）。
よって露出された低抵抗領域１２上に不純物拡散−一、
、を介して接続された多結晶シリコンからなる高抵抗
体１５が形成されている。高抵抗体１５には、低抵扮餉
域１２よりも低い不純物濃度で不純物が注入場れている
。高抵抗体１５及び酸化膜１３の衣山口（は、保膜膜１
６が形成されている。ここで、不純物拡散防止Ｍ！１４
としては、製造工程中の熱部ＪＩＫよって低抵抗領域１
２中の不純物が高抵抗体１５中に拡散するのを防止せし
める作用を有するものであれば良く、モリブデンシリサ
イド（ＭｏＳ１１）。
タングステンシリサイド（ＷＳ＋、）、白金シリサイド
（ｐｔ ｓｓ、） を窒化ケイ素（Ｓｉ２Ｎ３）等で形
成されたものを使用するのが望ましい。
（ｐｔ ｓｓ、） を窒化ケイ素（Ｓｉ２Ｎ３）等で形
成されたものを使用するのが望ましい。
また、不純物拡散防止膜１４の形成方法とじては、ＣＶ
Ｄ法、、スパッタ法等を使用するのが望ましい。
Ｄ法、、スパッタ法等を使用するのが望ましい。
而して、このように構成された半導体装置Ｕによれば、
製造工程中の熱処理によって低抵抗領域１２から高抵抗
体１５中に不純物が拡散するのを不純物拡散防止膜１４
によって防止できるので、高抵抗体１５の長さを理論設
計値Ｋｆｉは等しい長さに設定して、しかも、その抵抗
値を所定の値に設定することができる。その結果、高抵
抗体１５の長さを理論設計値にほぼ等しい長さに設定し
て集積度を高めることができる。
製造工程中の熱処理によって低抵抗領域１２から高抵抗
体１５中に不純物が拡散するのを不純物拡散防止膜１４
によって防止できるので、高抵抗体１５の長さを理論設
計値Ｋｆｉは等しい長さに設定して、しかも、その抵抗
値を所定の値に設定することができる。その結果、高抵
抗体１５の長さを理論設計値にほぼ等しい長さに設定し
て集積度を高めることができる。
尚、不純物拡散防止膜１４の形成方法としては、低抵抗
領域１２上にモリブデンシリサイド等を堆積するものの
他にも、第４図に示す如く、コン□タクトホール１３烏
によって露出した低抵抗領域１２の表面を直接窒化して
窒化膜１８を形成するものでも良い。 ′ 次に、実施例の半導体装置１７Ｆ）製造方法を第５図η
）乃至同図（ト））を参照して説明する。
領域１２上にモリブデンシリサイド等を堆積するものの
他にも、第４図に示す如く、コン□タクトホール１３烏
によって露出した低抵抗領域１２の表面を直接窒化して
窒化膜１８を形成するものでも良い。 ′ 次に、実施例の半導体装置１７Ｆ）製造方法を第５図η
）乃至同図（ト））を参照して説明する。
まず、第５回（４）に示す如く、所定導電型の半導体基
板１０の表面に絶縁膜１１を形成し九後、絶縁膜１１上
に所定濃度の不純物が注入され九多結晶ンリコンを堆積
し、これに写真蝕刻法によりパターンニングを施して所
定パターンの低抵抗領域１２を形成する。次いで、低抵
抗領域１２及び絶縁ＭＩＸの表面に酸化膜ＩＪを形成す
る。
板１０の表面に絶縁膜１１を形成し九後、絶縁膜１１上
に所定濃度の不純物が注入され九多結晶ンリコンを堆積
し、これに写真蝕刻法によりパターンニングを施して所
定パターンの低抵抗領域１２を形成する。次いで、低抵
抗領域１２及び絶縁ＭＩＸの表面に酸化膜ＩＪを形成す
る。
次に、同図（Ｂ）に示す如く、酸化膜１３に低抵抗領域
１１１に通じるコンタクトホール１３ａを開口する。
１１１に通じるコンタクトホール１３ａを開口する。
次に、コンタクトホールＩ３ａによって露出した低抵抗
領域１２の表面及び酸化膜ＩＳ上に例えばＣＶＤ法によ
シモリブデ／シリサイドからなる不純物拡散前止膜形成
用の薄膜１４ａを形成する。
領域１２の表面及び酸化膜ＩＳ上に例えばＣＶＤ法によ
シモリブデ／シリサイドからなる不純物拡散前止膜形成
用の薄膜１４ａを形成する。
次に、同図（２）に示す如く、写真蝕刻法により薄膜１
４ｍＫパターンニングを砲して、コンタクトホールＩ
Ｊａ）（よって露出した低抵抗領域１２上の部分だけを
残存せしめて不純物拡散防止膜Ｉ４を得る。
４ｍＫパターンニングを砲して、コンタクトホールＩ
Ｊａ）（よって露出した低抵抗領域１２上の部分だけを
残存せしめて不純物拡散防止膜Ｉ４を得る。
次に、同図（ト）Ｋ示す如く、酸化膜１３及び不純物拡
散防止膜１４上に多結晶シリコンからなる高抵抗体形成
用膜１５ａを形成する。然る後、写真蝕刻法により高抵
抗体形成用膜１５ａにパターンニングを施し、１端部で
不純物拡散防止膜１４を介して低抵抗領域１１に接続す
る高抵抗体１５を形成し、高抵抗体１５及び酸化膜１３
の表面に保−膜１６を形成して第３図に示す如き、半導
体装置すを得る。
散防止膜１４上に多結晶シリコンからなる高抵抗体形成
用膜１５ａを形成する。然る後、写真蝕刻法により高抵
抗体形成用膜１５ａにパターンニングを施し、１端部で
不純物拡散防止膜１４を介して低抵抗領域１１に接続す
る高抵抗体１５を形成し、高抵抗体１５及び酸化膜１３
の表面に保−膜１６を形成して第３図に示す如き、半導
体装置すを得る。
−この半導体装置の製造方法によれば、不純物不純物が
高抵抗体１１ｆｌＣ拡散するのを防止できるので、高抵
抗体１５の抵抗長をはぼ理論設計値に等しい最短長にし
て集積度を高めることができる。
高抵抗体１１ｆｌＣ拡散するのを防止できるので、高抵
抗体１５の抵抗長をはぼ理論設計値に等しい最短長にし
て集積度を高めることができる。
以上説明した如く、本発明に係る半導体装置によれば、
所定の抵抗値を有する高抵抗体を極めて高い形状精度で
所定長形成せしめて集積度を高めることができる等顕著
な効果を有するものである。
所定の抵抗値を有する高抵抗体を極めて高い形状精度で
所定長形成せしめて集積度を高めることができる等顕著
な効果を有するものである。
第１図は、従来の半導体装置の断面図、第２図は、同半
導体装置の高抵抗体の抵抗長と抵抗値の関係を示す特性
図、第３図は、本発明の一実施例の断面図、第４図は、
不純物拡散防止膜に窒化膜を用いた他の実施例の断面図
、第５図（４）乃至同図（匂は、実施例の半導体装置の
製造方法を工程順に示す説明図である。 １０・・・半導体基板、１１・・・絶縁膜、１２・・・
低抵抗領域、１３・・・酸化膜、１３ａ・・・コンタク
トホール、１４・・・不純物拡散防止膜、１５・・・高
抵抗体、１６・・・保護膜、１−７・・・半導体装置。 出願人代理人 弁理士 鈴 江 武 彦第１図 ヱ ｌｌ２ｆ！！ｆｆ 抵抗Ｌ（い 第３図 亘 特許庁兼官 島 １）番。樹殿 １．事件の表示 特願昭５６−１７９９９０号 ２、発明の名称 牛尋゛体装置 ３、補正をする者 事件との関係 特許出願人 （３０７） 東京芝浦亀気株式会社 ４、代理人 ６、補正の対象 明細書 明細普、第４頁、第１６行目１：「良く、モリブデンシ
リサイド」とあるのを「良く、厚さが１０００〜２００
０Ｘのモリブデンシリサイド」と訂正する。 １：・ ２８
導体装置の高抵抗体の抵抗長と抵抗値の関係を示す特性
図、第３図は、本発明の一実施例の断面図、第４図は、
不純物拡散防止膜に窒化膜を用いた他の実施例の断面図
、第５図（４）乃至同図（匂は、実施例の半導体装置の
製造方法を工程順に示す説明図である。 １０・・・半導体基板、１１・・・絶縁膜、１２・・・
低抵抗領域、１３・・・酸化膜、１３ａ・・・コンタク
トホール、１４・・・不純物拡散防止膜、１５・・・高
抵抗体、１６・・・保護膜、１−７・・・半導体装置。 出願人代理人 弁理士 鈴 江 武 彦第１図 ヱ ｌｌ２ｆ！！ｆｆ 抵抗Ｌ（い 第３図 亘 特許庁兼官 島 １）番。樹殿 １．事件の表示 特願昭５６−１７９９９０号 ２、発明の名称 牛尋゛体装置 ３、補正をする者 事件との関係 特許出願人 （３０７） 東京芝浦亀気株式会社 ４、代理人 ６、補正の対象 明細書 明細普、第４頁、第１６行目１：「良く、モリブデンシ
リサイド」とあるのを「良く、厚さが１０００〜２００
０Ｘのモリブデンシリサイド」と訂正する。 １：・ ２８
Claims (1)
- １導電型の半導体基板上に絶縁膜を介して形成された低
抵抗領域と、該低抵抗領域に不純物拡散防止膜を介して
接続され、かつ、前記低抵抗領域よシも高い抵抗値を有
する高抵抗体とを具備することを特徴とする半導体装置
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56179990A JPS5880859A (ja) | 1981-11-10 | 1981-11-10 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56179990A JPS5880859A (ja) | 1981-11-10 | 1981-11-10 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5880859A true JPS5880859A (ja) | 1983-05-16 |
Family
ID=16075526
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56179990A Pending JPS5880859A (ja) | 1981-11-10 | 1981-11-10 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5880859A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63292665A (ja) * | 1987-05-25 | 1988-11-29 | Nec Corp | 抵抗負荷型半導体装置 |
| JPH02174170A (ja) * | 1988-12-06 | 1990-07-05 | Ind Technol Res Inst | 薄膜電界効果トランジスタの製造方法 |
-
1981
- 1981-11-10 JP JP56179990A patent/JPS5880859A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63292665A (ja) * | 1987-05-25 | 1988-11-29 | Nec Corp | 抵抗負荷型半導体装置 |
| JPH02174170A (ja) * | 1988-12-06 | 1990-07-05 | Ind Technol Res Inst | 薄膜電界効果トランジスタの製造方法 |
| JPH0812926B2 (ja) * | 1988-12-06 | 1996-02-07 | 財団法人工業技術研究院 | 薄膜電界効果トランジスタの製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4643777A (en) | Method of manufacturing a semiconductor device comprising resistors of high and low resistances | |
| JPS58210656A (ja) | 積層型ｃｍｏｓインバ−タ装置 | |
| JPS607775A (ja) | 半導体装置およびその製造方法 | |
| EP0183995A1 (en) | Semiconductor device having a polycrystalline silicon interconnection layer and method for its manufacture | |
| JPS62174968A (ja) | 半導体装置 | |
| JPS5880859A (ja) | 半導体装置 | |
| JPS60130155A (ja) | 半導体装置 | |
| JPH0360068A (ja) | 半導体メモリ装置 | |
| JPS6259463B2 (ja) | ||
| JPS61150376A (ja) | 半導体装置 | |
| JPS58173830A (ja) | 半導体装置の製造方法 | |
| JPS60236257A (ja) | 半導体装置 | |
| JPS62244161A (ja) | 高抵抗素子の形成方法 | |
| JPS61228661A (ja) | 半導体装置及びその製造方法 | |
| JPS63177454A (ja) | 半導体装置の製造方法 | |
| JPH05315333A (ja) | 半導体装置の製造方法 | |
| JPH0385758A (ja) | 半導体抵抗器 | |
| JP3147374B2 (ja) | 半導体装置 | |
| JPS5826177B2 (ja) | 半導体装置の製造方法 | |
| JPH0522393B2 (ja) | ||
| JPS59181669A (ja) | Ｍｏｓ型半導体装置 | |
| JPS588146B2 (ja) | ハンドウタイテイコウタイ | |
| JPS5826178B2 (ja) | 半導体装置 | |
| JPS60225474A (ja) | 半導体装置 | |
| JPS6182479A (ja) | 半導体装置の製造方法 |