JPS59132050A - マイコンシステム等における誤出力防止回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 止回路に関し、：廼．亀な回路構成でエラーデータの誤
出力を防１ｂ　Ｌ，てシステムの信碩１住を向上さぜ１
こマイコンシステム等におけろ誤出力防出回′烙乞ｔＭ
供ｆること７目的とする。

以下、不発明の一実施例ぞ・′１Σ附さｎた・ス面と共
に況・力ｆろ。

淋１図，・」本発明に係るマイコンシステム等におけろ
誤出力防止回路の一実施例１火示すブロック図である。

本実廁１夕１１でシエ、例えば産業プロセス件への出力
をマイコンシステム仙１からの，ｌＩＩＪヘｌ田ｉ？４
宙に応じて制御てる禰せに、エラー演出時の処理乞例に
して説明する。

第１図に２いて、１０に出力レジスタで，図示さｎない
中央処理装置（ＣＰＵ）の監視下で後述てろ書き込み信
号（ライトストローブ信号）に同期して書縫込み、この
書き込みデータケ被制御対象であるプロセスへ出力てる
。１２は本発明によって新たに付加さｎたゲート回路で
、書き込み信号ｂ　ＷＩ　ＣＰ　Ｕ　Ｋよるデータ処理
の実行過程で例えばパリティチェック等により工゛−ラ
ーと一１４１１定さ几た際発生するエラー検出信号Ｓ　
Ｄとの癒埋条注欠生成てろ。このゲート回路】２の出力
は前述した出力レジスタ１０のライトストローブ信号人
力４　ＣＬＫに送出さ几る。

不発明の一処施例は上記のように構成さしており、以下
その動作について第２図のタイムチャートと共に説明で
る。

今、データが第２図ｆＡｌのよ５に周貼的に発生すると
共に書き込み信号が第２図ｆＢ）のように各データに対
応してＣｐＵの監視の下で生成さねているものとてろ。

サイクルＡでは第２図（Ｃ）に示すよ５にエラー検出信
号ＳＤが１Ｈルベル、即ちエラーが発生していたい１、
従って、ゲート回路１２からは書き込み信号Ｓｗが５出
力レジスタ１０の入力端ＣＬＫＩＣ送出さＢ　第２図＋
Ｄｌに示すよ５な入力レベルとなる。従って、出力レジ
スタ１０では該轟″ｆるデータ２書き込み信号Ｓｗに同
期して書き込み、所定の読み出しタイミングでプロセス
側に出力する１、こｎに対し、サイクルＢにおいて、デ
ータにパリティエラー等のエラーが検出さｎろと、エラ
ー、芙出１言号ＳＤは第２図（Ｃ）のη［１＜”Ｌ”レ
ベルに立ち下がる。従って、ゲート回路１２からの書き
込み信４　Ｂｗの送出は禁よされ、出力レジスタ１００
入力端子ＣＬＫＫは第２図ｔＤＩ　Ｋ示す如く、書き込
み信号ＳＷは与えらちない。従って、出力レジスタ１０
の内容はｑ新（リフレッシュ）さｎず、プロセスへのエ
ラーデータの誤出力は発生せず、システムの致命的エラ
ーは防止され、システムの信顯性は向上てる。

本発明に１以上のようであり、データの邊に込み信号と
エラー・演出信号との論理条件ケゲート回路で生成して
５工ラー発出時Ｏのゲート回路の慟ぎπより出力レジス
タへのデータ誉キ込み乞膝止ｆゐよ’＋［、溝！戊した
ので、極めて簡単な回路構成で、工？−データの被制御
対象への誤出力は防止さｎ、システムの誤出力に伴へ致
命的なエラーが生ずることがなくシステム１言頼注乞向
上できろ。

【図面の簡単な説明】

第１図に本発明に係るマイコンシステムにおける誤出力
防止回路の一実施例２示すブロック図。 第２図（Ａｌ乃至第２図＋Ｄ１は第１図に示ｆ誤出力防
止回路の各部の動作を説明てるタイミングチャートであ
る。 １０・・・出力レジスタ、１２・・・ゲート回路、Ｓい
・・・傅差込み信号、ＳＤ・・・エラー検出信号。

Claims (1)

【特許請求の範囲】
1. （１）　　中夫処理彰ばのｇ侃下で所望のブーツ２回定
   の丼き込み信号に同胡して出力レジスタに外き込み、こ
   の書き込みデータ乞破郁制御対象−＼θ〕匍１ｅ）］橿
   管として出力ｆろシステムにおいて、各データに関ｆろ
   エラー検出信号と前記−甜き込み信号との澹埋条件２主
   １戎てろゲート回、洛乞備え。 該ゲート：川６ｖｒより１１丁記エラーｉ芙出信号の発
   生時はＭｉ前記薯致込みイ耳号の前記出力レジスター＼
   の送出ン嫡土丁ゐよ５π構成したことｔ特徴とでろマイ
   コンシステム等における誤出力防止回路。